Académique Documents
Professionnel Documents
Culture Documents
1. Définition :
Un circuit logique combinatoire possède des entrées E1, E2,... , En et une ou plusieurs sorties S1, S2, ... , Sm. L'état
d'une sortie Si ne dépend que des états des entrées E1, E2,... , En:
…..
En Sm Sm = f m (E1, E2,... , En).
Une sortie Si d'un circuit logique combinatoire, peut être décrite par une équation logique, par une table de vérité
ou un logigramme. L'étude d'un circuit combinatoire consiste donc à trouver les équations logiques de la (ou les)
sortie(s) en se basant sur les spécifications d'un cahier des charges. La méthodologie à suivre pour la résolution
d'un problème en logique combinatoire peut être résumée comme suit:
- Table de vérité
- Equations logiques
- Logigramme
Tests Non
Valides?
Oui
Synthèse
Les circuits combinatoires usuels peuvent être classés dans trois catégories:
• Circuits de Transcodage:
Décodeurs: passage du code binaire (naturel) vers un autre code;
Encodeurs: passage d'un code quelconque vers le binaire (naturel).
• Circuits d'Aiguillage:
Multiplexeur : permet de sélectionner une seule voie parmi plusieurs ;
Démultiplexeur : permet de diriger l'unique voie d'entrée vers une sortie parmi plusieurs.
• Circuits de calcul arithmétique:
Comparateur (logique): compare deux nombres binaires et donne le résultat sous la forme de trois
sorties : supérieur, inférieur ou égal ;
Additionneurs, Soustracteurs: permet d'ajouter ou de soustraire deux nombres binaires, ...
En technologie électronique, les fonctions combinatoires citées peuvent être réalisées (synthétisées) à l'aide de
portes logiques de base : ET, OU, …, ou grâce aux circuits intégrés (voir annexe) renfermant des fonctions
combinatoires prédéfinies : décodeur, additionneur, comparateur, etc.
a a
A b 5 0 1 0 1 1 0 1 1 0 1 1
B Décodeur c f b 6 0 1 1 0 1 0 1 1 1 1 1 10 0 1 1 1
g
BCD/ d
C 7seg. e 7 0 1 1 1 1 1 1 0 0 0 0
D f e c
8 1 0 0 0 1 1 1 1 1 1 1 a=B+D+ A⋅C +A⋅C
g
d 9 1 0 0 1 1 1 1 1 0 1 1 =B+D+A⊕C ;
0v
10 1 0 1 0 X X X X X X X b=... ;
11 1 0 1 1 X X X X X X X c=... ;
12 1 1 0 0 X X X X X X X
d =...;
13 1 1 0 1 X X X X X X X
14 1 1 1 0 X X X X X X X e=... ;
15 1 1 1 1 X X X X X X X f =... ;
g =... ;
E. Benaata. Filière Ingénieurs – EEIN / 1. 2
UM5. E.N.S.E.T. Rabat. M-11-1 : Introduction aux systèmes numériques.
E3 E2 E1 E0 S1 S0 N
E0
Encodeur S0 0 0 0 1 0 0 0
E1 S0=E3⋅E2⋅E1+E3 ;
4/2 0 0 1 x 0 1 1 S1=E3⋅E2+E3.
E2 à priorité
S1 0 1 x x 1 0 2
E3
1 x x x 1 1 3
2.3. Multiplexeur :
Dans un multiplexeur (Mux), l'entrée de sélection s permet de choisir laquelle des deux entrées principales E1 ou
E2, sera dirigée vers la sortie principale W :
1 Mux
E1
s = 0 : W = E1 ; 0 1
W
s = 1 : W = E2. 1 1
E2
1
s
On considère le circuit multiplexeur 2/1 (2 entrées principales/ 1 sortie principale). Les entrées principales sont sur
1 bit chacune (figure ci dessus).
• Étude d'un multiplexeur 2/1;
E0 S W
Mux
2/1 W 0 E1
E1 1 E2 W =S⋅E1+S⋅E2.
2.4. DeMultiplexeur :
Un démultiplexeur (DeMux) réalise l'opération inverse (figure ci dessous) : l'unique entrée principale E est dirigée
vers l'une des deux sorties principales W1 ou W2 en fonction de l'entrée de sélection s :
s = 0 : W1 = E ; DeMux
1
0 W1
s = 1 : W 2= E.
1
• (voir travail à faire). E 1 1
W2
1
s
2.5. Additionneur :
Deux types d'additionneurs binaires : Demi-additionneur et Additionneur Complet.
• Demi-additionneur 1 bit : permet de faire la somme de deux bits, a et b et donne le résultat sur la sortie S
(somme) et R (la retenue). Les sorties S et R sont sur 1 bit chacune ;
• Additionneur Complet 1 bit : la somme S est calculée en fonction des entrées a et b, en tenant compte d'une
éventuelle retenue initiale r. La sortie somme S et la retenue finale R sont codées sur 1 bit chacune.
Le but de cet exercice est de montrer qu'on peut réaliser un additionneur complet 1 bit à base de demi-
additionneurs 1 bit et qu'on peut réaliser un additionneur 4 bits (ou n bits) par l'utilisation de plusieurs cellules
élémentaires d'additionneurs complets 1 bit.
• Étude d'un demi-additionneurs 1 bit :
1 1 a b 1S R 1
a Demi- S 0 0
a 0 Additionneur
0
S
1
Additionneur
1 1 S =a⋅b+a⋅b=a⊕b
Complet
1 ;
b 1 bit R 0 1 b 1 0 1 bit R
R=a⋅b.
1 0 1 0
1
1 1 r 0 1
2.6. Comparateur :
Le comparateur logique est un circuit combinatoire qui permet de comparer deux nombres binaires codés en
général sur n bits. Le résultat de la comparaison est donné sur trois sorties de 1 bit chacune :
n 1
A (A > B)
Comparateur 1
Logique n (A = B)
bits
n 1
B (A < B)
1
1 S1 A B S1 S2 S3
A (A > B) S1( A>B)= A⋅B ;
0 0 0 1 0
Comparateur 1 S2 S2 (A= B)=A⋅B+ A⋅B= A⊕ B ;
Logique 1 bit 0 1 0 0 1
(A = B)
1 1 0 1 0 0 S3 (A<B)= A⋅B.
B 1 S3 1 1 0 1 0
(A < B)
3. Travail demandé :
1. Étudier un décodeur binaire vers octal sur un seul digit (équations, logigramme et simulation);
2. Compléter les équations du décodeur BCD vers 7 segments ;
3. Étudier un encodeur octal vers binaire sans priorité (équations, logigramme et simulation);
4. Multiplexeur et Demultiplexeur :
• Reprendre l'étude d'un multiplexeur ayant 4 entrées principales, notées E0, E1, E2 et E3, codées chacune
sur 1 bit. La sortie sera nommée W (équations, logigramme et simulation);
• Étudier un Demultiplexeur 1 vers 2 sachant que l'entrée principale E est sur 2 bits (équations, logigramme
et simulation);
5. Additionneur complet 1 bit :
• Reprendre les équations de l'additionneur complet 1 bit, en partant de la table de vérité et en utilisant la
méthode algébrique pour la simplification (équations, logigramme et simulation) : conclusion;
• Montrer qu'on peut réaliser un additionneur complet 1 bit en utilisant des demi-additionneurs 1 bit.
Justifier toutes les étapes de l'analyse et valider la solution par simulation;
• Par l'utilisation de plusieurs additionneurs complets 1 bit, réaliser un additionneur 4 bits (logigramme et
simulation).
6. Comparateur logique :
• Par l'utilisation de plusieurs comparateurs logiques 1 bit, réaliser un comparateur logique pour n = 2
bits (logigramme et simulation);
Annexes :
Tous les circuits combinatoires cités (et bien d'autres) sont déjà réalisés sous la forme de circuits intégrés. Voici
quelques exemples de circuits combinatoires disponibles :
A.1. Circuits intégrés logiques contenant des opérateurs logiques de base :
74xx32 74xx30
74xx86
7486 Quad 2 Input XOR
Brochage :
Logigramme :
Table de vérité :