Académique Documents
Professionnel Documents
Culture Documents
Tunis
Département Génie électrique
Fascicule de TP
Intervenants :
Durée : 1 séance de 3H
ISTMT TP1 2
TP Architecture des systèmes à processeurs GBM3
Figure 1
ISTMT TP1 3
TP Architecture des systèmes à processeurs GBM3
B/ Microcontrôleur PIC 16F84
1- Présentation
Le 16F84 est un microcontrôleur PIC qui dispose de 13 lignes d’entrées/sorties. Ces
lignes sont issues de deux ports internes nommés PORTA et PORTB. Les lignes du PORTA
sont repérées de RA0 à RA4 et sur le PORTB, les lignes sont repérées de RB0 à RB7.
Ce µc PIC existe en boîtier 18 broches (figure 2) avec une fréquence maximale de
20MHz (sur broches OSC1 et OSC2). Il dispose d’une entrée MCLR de remise à 0 active à
l’état bas.
Registre TRISB :
Nom de la broche RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0
Bit correspondant 7 6 5 4 3 2 1 0
ISTMT TP1 4
TP Architecture des systèmes à processeurs GBM3
Il est donc nécessaire au début du programme principal de mettre chaque bit de ces registres à
sa bonne valeur selon la connexion des E/S par rapport aux broches.
Une fois ces broches sont configurées en E/S, on peut envoyer ou recevoir des données de ces
broches des ports en manipulant les états des bits de 2 autres registres : PORTA et PORTB
qui contiennent l’état du port physique respectivement A ou B.
C/ Manipulation
A présent nous allons passer à l’utilisation effective des outils décrits précédemment. Soit le
circuit de la figure 3.
Figure 3 : Montage
ISTMT TP1 5
TP Architecture des systèmes à processeurs GBM3
#include <16f84a.h>
#use delay (clock=4000000)
//Programme principal
void main ( )
{
set_tris_b (0x00); // port b en sortie
set_tris_a (0xFF); //port a entrée
ISTMT TP1 6
TP Architecture des systèmes à processeurs GBM3
Allumer L0/L2/L4/L6
Eteindre L1/L3/L5/L7
Attente 1s
Eteindre L0/L2/L4/L6
Allumer L1/L3/L5/L7
Attente 1s
Figure 4 : Organigramme 1
Si SW1 est
fermé
Oui
Allumer L0/L2/L4/L6
Eteindre L1/L3/L5/L7
Attente 1s
Eteindre L0/L2/L4/L6
Allumer L1/L3/L5/L7
Attente 1s
Figure 5 : Organigramme 2
ISTMT TP1 7
TP Architecture des systèmes à processeurs GBM3
Oui Oui
Allumer L0/L2/L4/L6
Eteindre L1/L3/L5/L7 i=0
Attente 1s
i<10
Eteindre L0/L2/L4/L6
Allumer L1/L3/L5/L7
Oui
Allumer L0/L2/L4/L6
Attente 1s Eteindre L1/L3/L5/L7
Attente 1s
Eteindre L0/L2/L4/L6
Attente 1s
i++
Figure 6 : Organigramme 3
ISTMT TP1 8