Académique Documents
Professionnel Documents
Culture Documents
COMBINATOIRES
ET APPLICATIONS
1
I - INTRODUCTION.
Il existe deux types de circuits logiques : les circuits combinatoires et les circuits
séquentiels.
La logique combinatoire utilise des combinaisons de circuits élémentaires sans mémoire
pour réaliser des fonctions instantanées. La sortie ne dépend que des entrées au moment de la
mesure.
II - BUT.
La série de manipulations suivantes à pour but l'étude des circuits intégrés logiques
combinatoires tels que : l’afficheur 7 segments, l’additionneur et le soustracteur avec
affichage, les circuits d’aiguillage et leur utilisation pour générer des fonctions logiques.
Parmi les domaines considérables d’utilisation des circuits numériques, on trouve toujours
la présence d’un afficheur pour convertir des données binaires en une forme qui se présente
sous forme d’affichage numérique. Dans de nombreux afficheurs numériques, les dix chiffres
0 à 9 et parfois les caractères hexadécimaux A, b, C, d, E et F sont configurés au moyen de
sept segments. Chacun est constitué d’un matériau qui émet de la lumière quand il est traversé
par un courant. Les matériaux les plus utilisés sont les diodes électroluminescentes (DEL) et
les filaments incandescents (figure 1).
a
f b
g
e c
d
Exemple : Pour afficher le chiffre 4, il faut que les segments b, c, f et g soient allumés et que
les segments a, d et e soient éteints.
La figure 3 montre l’affichage des 16 bits du système hexadécimal.
Aussi cet afficheur peut être piloté par un décodeur DCB-7 segments (TTL, 7446 ou
7447), qui possède 4 entrées et 7 sorties reliées aux 7 segments de l’afficheur.
Si on applique aux l’entrées DCBA de ce décodeur la combinaison (0110) qui
correspondant au chiffre 6. Les sorties a, f, g, c, d, et e, seront activées. Un courant passe à
travers les segments DEL (a, f, g, c, d, et e) et affiche le nombre 6.
La maquette DIGI BOARD2 (V3910) contient un circuit à deux afficheurs sept segments
(figure 2), chaque afficheur est commandé par une entrée à quatre bits 8, 4, 2, 1.
Les sept segments de l’afficheur droit peuvent être commandés séparément une fois
2
l’entrée X est mise au niveau bas.
BIN/7SEG
1 a
2 b
4 c
8 d
1 e
2 f
8 g
8 x
Figure 2
- Remplir le tableau suivant à fin de visualiser les différents nombres donnés sur la
colonne gauche.
- Brancher les deux entrées à quatre bits 8, 4, 2, 1, des deux afficheurs, et visualiser ces
différents nombres décimaux.
3
Entrées de Entrées de
Nombre
l’afficheur gauche l’afficheur droit
Décimal
4 3 2 1 4 3 2 1
00
07
12
26
33
46
59
63
68
70
76
85
91
99
Ils existent des additionneurs sous la forme de circuits intégrés pour éviter qu’on ait à
manipuler une quantité énorme de portes logiques. La figure 3 suivante montre la brochure
du circuit intégré d’un additionneur de 2 nombre de 4 bits chacun avec une retenue initiale
généralement nulle et une retenue finale généralement égale à 1.
Le schéma utilisé pour un additionneur parallèle de 4 bits est le suivant :
B3 B2 B1 B0 A3 A2 A1 A0
S3 S2 S1 S0
Figure 3
4
å
0
}
3
P
}0
å
0
}
3
Q
3
CI CO
Figure 4
Le tableau suivant contient deux nombres de quatre bits N1 et N2 en binaire et leur somme
S de quatre bits également en binaire mais affichée en Hexadécimal.
a) Brancher les deux entrées P et Q aux entrées principales de la maquette et les quatre
sorties à quatre LED de la maquette et en même temps aux entrées de l’afficheur droit.
b) Appliquer les différentes combinaisons du tableau suivant et vérifier son fonctionnent.
Il n’existe pas de circuit intégré pour la soustraction. Il est cependant possible d’utiliser
un artifice mathématique pour transformer la soustraction en addition et ainsi utiliser des
additionneurs logiques pour réaliser la soustraction.
Ø On utilise la technique mathématique dite « soustraction à retenue circulaire et à
complément à 1 ». La façon de procéder est la suivante :
On inverse le valeur logique (complément de chaque entrée du diminuteur.
Exemple 0011 est transformé en 1100.
5
Ø On prendra la sortie de la retenue finale du dernier étage pour la ramener à la retenue
initiale du premier étage. Cette retenue devient automatiquement (1) lorsqu’on prend le
complément du diminuteur avec le même nombre que le diminuende, complété par des zéros
à gauche.
Exemple : 1001 – 0011 = 0110 Méthode directe
1001 – 0011 = 1001 + 1100 + 1 = (1) 0110 Méthode du complément à 2
En utilisant le circuit additionneur précédent (figure 4). On applique le diminuende 1001 aux
entrées A3A2A1A0 et le diminuteur 0011 à travers des inverseurs aux entrées B3B2B1B0 puis
on boucle la retenue finale à la retenue initiale.
0 0 1 1
1 0 0 1
B3 B2 B1 B0 A3 A2 A1 A0
R4 Additionneur parallèle de 4 bits R0
D3 D2 D1 D0
0 1 1 0
Figure 5
EN2
2
1
Figure 6
6
b) Appliquer les différentes combinaisons du tableau suivant et vérifier son fonctionnent.
Ce sont des circuits de sélections qui occupent une place très importante dans
l'architecture des systèmes logiques.
a) Etude du multiplexeur
E0 ●
E1 ● A1 A0 S
E2 ●
● S 0 0 E0
E3 ●
0 1 E1
1 0 E2
}
A0 1 1 E3
A1
S = A 1 A 0 E0 + A 1 A0E1 + A1 A 0 E2 + A1A0E3
MUX
EN
A0 0 0
A1 1
}G
3
0
1
2
3
Figure 7
7
- Brancher les deux entrées adresse A0 et A1 et les quatre entrées données 3, 2, 1, 0, aux
entrée principales de la maquette et la sortie à une LED de la maquette.
- Appliquer les différentes combinaisons aux entrées adresse A1 et A0 et vérifier que à
chaque fois la sortie S est liée à une seule entrée donnée.
Le multiplexeur pouvant calculer des fonctions de plusieurs variables, peut être utilisé en
générateur de fonctions logiques.
Pour un multiplexeur à 4 entrées d’information E0, E1, E1, E1, et 2 entrées d’adresse A1 et A0,
(A1 le bit du poids le plus fort et A0 le bit du poids le moins fort), le signal de sortie est donné
par :
S = A 1 A 0 E0 + A 1 A0E1 + A1 A 0 E2 + A1A0E3
F = AB + BC + AC
Il faut choisir par exemple pour entrées adresse A1 = A (poids le plus fort) et A0 = B (poids le
plus faible), La fonction F peut s’écrire sous la forme suivante :
F = BC + AC + AB
F = CBA + CBA + CBA + CBA
F = A B 0 + ABC + A BC + AB 1
S = A 1 A 0 E0 + A 1 A0E1 + A1 A 0 E2 + A1A0E3
E1 = E2 = C, E3 = 1 et E0 = 0
A A1 E0 E1 E2 E3
B A0
Figure 8
8
A B C F
0 0 1
0 0 0
0 1 1
0 1 0
1 0 1
1 0 0
1 1 1
1 1 0
4) Demultiplexeur
C0
C1
DX
A0 0 0 0
A1 1
}G 1
3
2
& 3
Figure 9
Brancher les deux entrées adresse A0 et A1 et l’entrée donnée vraie au niveau haut, aux
entrées principales de la maquette et les quatre sorties à quatre LED de la maquette.
Appliquer les différentes combinaisons aux entrées adresse A1 et A0 et vérifier que
l’entrée donnée est liée une seule sortie à la fois.
9