ARCHITECTURES DES

ORDINATEURS
1 Mme Najeh Kamoun
Classe RT2 GL2 IIA2
Année universitaire 2020-2021
PLAN DU COURS
 Chapitre 1 introduction aux architectures des
ordinateurs
 Chapitre 2 processeur

 Chapitre 3 mémoire

 Chapitre 4 interface d’entrées sortie

2
 CHAPITRE 1
3 Introduction aux architectures des ordinateurs
INTRODUCTION

 Architecture :description détaillée d’un objet

selon des niveaux d’abstraction
 Ordinateur : machine électrique qui sert :
 Calculer
 Communiquer
 Gestion des données
 Programmation
 Pilote des autres machines
 Partage des informations
 Architecture d’ordinateur :
 Description approfondie des compositions de
4
l’ordinateur
COMPOSITION D’UN ORDINATEUR
 Un ordinateur est composé de
 Un ou plusieurs processeurs: exécution d’un
programme
 Mémoire : stockage des données
 Interfaces d’entrée sorties: communication avec le
monde extérieur
 Bus de communications : assurer la liaison entre les
différents unités de l’ordinateur

 Il s’agit d’une décomposition fonctionnelle : selon

le rôle de chaque élément
 Chaque bloc fonctionnel peut lui-même être
décrit par un ensemble d'unités fonctionnelles 5
PROCESSEUR
 Il est constitué de
 Unité de commande UCd: contrôle l’exécution d’une
instruction
 Unité arithmétique et logique UAL : exécute
l’opération de l’instruction:
 constitué de blocs logiques exemple additionneur :
 L’additionneur est composé de porte logique

 Porte logique est l’assemblage des transistors

 Des registres : sauvegarde d’information nécessaire à
l’instruction
 Il s’agit de plusieurs niveaux d’abstraction pour
ce cours nous nous limitons au niveau de porte
logique 6
PERFORMANCES D’UNE ARCHITECTURE
Pour choisir une architecture parmi d’autres, nous
optons aux critères suivants
 performances et coûts ;
 Fréquence de processeur
 Vitesse de transfert de la mémoire
 Vitesse des interfaces d’E/S

 efficacité et facilité de construction

 performances d'ensemble et facilité de
programmation

7
ARCHITECTURE DE VON NEUMANN
 Il est composé d’un
 Processeur
 Une mémoire qui contient à la fois les données et les
instructions
 Bus qui relie les deux unités

 La séparation entre la mémoire de donnée et

celle des instructions est dite logique

MD
P M

MI 8
AJOUT D’INTERFACE D’E/S DANS
L’ARCHITECTURE DE VON NEUMANN :
LIAISON DIRECTE

 Pour ajouter une interface d’E/S à l’architecture

de base de Von Neumann, il existe 3 possibilités:
1. Liaison directe avec le processeur

E/S P M

la différence de communication se fait par

des différentes instructions pour chaque liaison
9
AJOUT D’INTERFACE D’E/S DANS
L’ARCHITECTURE DE VON NEUMANN :
VUE COMME MÉMOIRE

2. l’interface d’E/S est directement reliée à la

mémoire

P M E/S

La différence de communication se fait par l’emploi

des adresses différentes pour la mémoire et
l’interface d’E/S 10
AJOUT D’INTERFACE D’E/S DANS
L’ARCHITECTURE DE VON NEUMANN :
BUS COMMUN

 3 . Les trois unités sont reliés par un bus

commun

E/S P M

 La différence de communications se fait par des

11
fils de contrôle dans le bus
ARCHITECTURE DE HARVARD
 Il est composé de
 Un processeur
 2 mémoires:
 Mémoire de donnée
 Mémoire d’instruction

 La séparation entre les deux mémoires est

physiques

MI P MD

12
AJOUT D’INTERFACE D’E/S DANS
L’ARCHITECTURE DE HARVARD

 Il se fait par 3 possibilités aussi

 1.Liaison directe avec le processeur
 2.Vue comme mémoire il sera relié à la mémoire de
donnée
 3. Bus commun entre les quatre unités de
l’architecture
 L’avantage de cette architecture qu’elle sera plus
rapide puisqu’elle permet un traitement parallèle
en chargeant une instruction on peut chargé des
données depuis l’interface d’E/S

13
COMPARAISON ARCHITECTURE DE
HARVARD ET VON NEUMANN
Von Neumann Harvard

 Simple  Complexe
 Moins rapide  Rapide

 Traitement séquentiel  Traitement parallèle

 Séparation logique  Séparation physique

entre MD et MI entre MD et MI

14
ETAPES D’EXÉCUTION D’UNE INSTRUCTION
 Chargement de l’instruction Ii :Besoin de Registre
RI
 Décodage de l’instruction Ii :Décodeur

 Chargement de données si nécessaire: Registres

de données RD
 Exécution de l’opération de l’instruction Ii :
opérateur dans lUAL
 Sauvegarde du résultat et de don état :Registre
ACC et registre d’état RE
 Passage à l’instruction suivante :Compteur
ordinal 15
REGISTRES DU PROCESSEUR
 Le nombre varie d’un processeur à un autre.
Nous citons:
 Registre d’instruction RI: contient l’instruction en
cours d’exécution
 Registre de données RD: sauvegarde de donnée à
manipulé dans l’instruction
 Accumulateur Acc: stocke le résultat de l’instruction
 Registre d’état RE: contient l’état du résultat
 Compteur ordinal: sauvegarde l’adresse de la
prochaine instruction à exécuter
 Pointeur de pile et pile PP: assure l’appel de sous
programme
16
MÉMOIRE
 Rôle de la mémoire: stockage de l’information
 Parmi les performances de la mémoire nous
citons:
 Temps d’accès à la mémoire: temps nécessaire pour
chargé une donnée depuis la mémoire vers le
processeur

 Capacité et taille de la mémoire

17
TEMPS D’ACCÈS À LA MÉMOIRE
t1 t2 t3 t4 t5 t6

 t1 : instant det1demande de donnée D depuis la

mémoire
 t2: vérification de la disponibilité de la mémoire

 t3:envoie de l’adresse de la mémoire

 t4: localisation de la donnée dans la mémoire

 t5: chargement de donnée depuis la mémoire

 t6:donnée prête dans le processeur

 Temps d’accès à la mémoire= t6-t1

18
TAILLE ET CAPACITÉ DE LA MÉMOIRE
 Taille de la mémoire : nbre de cases disponibles
dans la mémoire
 Capacité de la mémoire : =nbre d’octet disponible
dans la mémoire=taille de la mémoire x la taille
d’une case en octet
 Taille maximale de la mémoire =2A avec A taille
du bus d’adresse
 Capacité maximale de la mémoire = 2A taille de
d’une case mémoire

19
BUS
 Un bus est un moyen de communication entre les
différents éléments constituant une machine.
 Il s'agit en général d'un ensemble de fils électriques.
 Les différents éléments sont relies au bus par des
connecteurs, dont l'ensemble constitue un fond de
panier.
 Chaque emplacement (slot) du fond de panier
(backplane) peut recevoir une carte électronique
(board).
 Sur un bus circulent différents types de signaux :
 adresses,
 données,
 contrôle,
20
 alimentations.
INTERFACES D’E/S
 Dans ce cours nous nous limitons à détailler les
interfaces d’E/S et non pas les périphériques qui
le relie.
 L’interface d’E/S assure la liaison entre
processeur et périphérique. Elle traduit
l’information entre les deux unités
 Pour communiquer avec l’interface d’E/S, le
processeur dispose de 2 techniques d’échange de
donnée:
 Sondage
 interruption
21
SONDAGE
 Dans cette méthode le processeur vérifie
périodiquement Ts l’existence d’une donnée dans
l’interface d’E/S
 Si la période et très petite nous aurons un
gaspillage de temps
 Si la période est très grande nous aurons une
perte de donnée. Une donnée qui arrive écrase
l’ancienne
 Cette méthode est simple à mettre en œuvre
mais non efficace
22
INTERRUPTION

 Il s’agit de la méthode la plus utilisée

 Le principe de cette méthode consiste à envoyer
un signal d’interruption dés l’arrivée d’une
donnée dans l’interface dE/S.
 Le processeur complète l’instruction en cours puis
arrête le programme en cours d’exécution . Il
charge la donnée en entrée
 Puis il retourne exécuter le programme
interrompu

23