ARCHITECTURES DES

ORDINATEURS
1 Mme Najeh Kamoun
Classe RT2 GL2 IIA2
Année universitaire 2020-2021
PLAN DU COURS
 Chapitre 1 introduction aux architectures des
ordinateurs
 Chapitre 2 processeur

 Chapitre 3 mémoire

 Chapitre 4 interface d’entrées sortie

2
 CHAPITRE 3
3 Mémoire
INTRODUCTION
 Rôle de la stockage de l’information
 Donnée
 Instruction
 Adresse

 Vue externe de la mémoire

@
M
D

R/W
Reset

4
VUE INTERNE DE LA MÉMOIRE

 Un mot de k bits
 Chaque mot possède
une adresse
 L’adresse sur n bits
génère 2n adresses

5
CARACTÉRISTIQUES DE LA MÉMOIRE

 Ils sont
 Différents type physique de la mémoire
 Durée de mémorisation
 Capacité et taille de la mémoire
 Emplacement
 Performance
 Mode d’accès
 Hiérarchie

6
DIFFÉRENTS TYPES PHYSIQUE DE LA
MÉMOIRE

Les différents supports utilisées sont

principalement :
 semi-conducteur(exemple registre)

 magnétique (exemple disquette)

 optique (exemple cd-rom)

 Flash (clé USB)

7
DURÉE DE MÉMORISATION
 Elles peut être en fonction
 du temps :

 quasi-permanente(disque)

 ROM(Read Only Memory) à temporaire (mémoire

dynamique)
 la présence d'alimentation électrique (volatile :
RAM Random Access Memory)

8
EMPLACEMENT DE LA MÉMOIRE
Il correspond à la localisation de la mémoire dans
la machine :
 dans le processeur (registre)

 À l'intérieur au boitier de l'UC (mémoire

principale)
 À l'extérieur au boitier de l'UC (mémoire
secondaire)

P registres

UC UC MP
Ms 9
TAILLE ET CAPACITÉ DE LA MÉMOIRE
 Taille de la mémoire : nbre de cases disponibles
dans la mémoire
 Capacité de la mémoire : =nbre d’octet disponible
dans la mémoire=taille de la mémoire x la taille
d’une case en Octet
 Taille maximale de la mémoire =2A avec A taille
du bus d’adresse
 Capacité maximale de la mémoire = 2A taille de
d’une case mémoire en octet
 téra 1T = 240

 péta 1P = 250 10
PERFORMANCE DE LA MÉMOIRE

Nous considérons principalement les informations

suivantes :
 Le temps d'accès : le temps nécessaire à une
opération de lecture ou d‘écriture : c.-à-d. le
temps qui sépare l'instant où l'opération est
demandé de l'instant où l'opération est achevé.
 Le débit : la quantité d'information lue ou écrits
par unité de temps . Il est exprimé en Mo/s.

11
HIÉRARCHIE
 L'idéal est de posséder une mémoire illimitée et très rapide.
Or le temps d'accès augmente avec la capacité.
 L'idée adopté pour l'organisation de la mémoire est donc de
considérer que seules les données les plus utilisés
nécessitent un temps d'accès très petit.

12
MODE D’ACCÈS DE LA MÉMOIRE
 Il détermine le mode de recherche d’une adresse
dans la mémoire
 Nous citons le mode d’accès :
 séquentiel
 aléatoire
 direct

13
MODE D’ACCÈS : ACCÈS SÉQUENTIEL
 @r=@recherché
 @p=@ pointé

oui
@p=@p+1 @r=@p

 À la première itération @p=0 fin

 Si @p=@fin @p+1=0

 Pour i1,à l’iéme accès @p=@r à i-1

14
EXEMPLE DE MODE ACCÈS SÉQUENTIEL

 Nous considérons une mémoire de taille 100

cases.
 Au premier accès nous cherchons l’adresse 60.

 Au deuxième accès nous cherchons l’adresse 40

 Déterminer le nombre de test pour chaque

adresse
 Pour le premier accès
 nbretest=60-0+1=61
 Pour le deuxième accès
 nbretest=99-60+1+ 40-0+1=81
15
CARACTÉRISTIQUE DE
MODE D’ACCÈS SÉQUENTIEL

 Il est employé pour l'archivage d'importants

volumes de données
 Les diverses informations sont écrites les une
derrière les autres : pour accéder à une donnée, il
faut avoir lu les précédentes.
 Les opérations associées à ce mode d'accès :
 début : se positionner sur la première donnée,
 lecture : lire une donnée,
 écriture : écrire donnée,
 fin : se positionner après la dernière donnée

 Le temps d'accès est variable

16
MODE D’ACCÈS : ACCÈS ALÉATOIRE
 @r=@recherché
Générer @p
 @p=@ pointé
aléatoirement

oui
@r=@p

fin

 Le générateur aléatoire suit la loi de gauss

 Il garantie que deux valeurs successives de @p
17
soient différent
CARACTÉRISTIQUES DE MODE D’ACCÈS
ALÉATOIRE

 Il s'agit d'un mode d'accès le plus employé.

 Il est utilisé par :
 les mémoires qui composent la mémoire principale,
 quelques mémoires caches.
 A chaque mot mémoire est associée une adresse
unique. N'importe quelle adresse peut être
traitée. La taille d'une adresse dépend de la
capacité de la mémoire.
 Les opérations associées à ce mode d'accès :
 lecture,
 écriture.
 Le temps d'accès est constant(il est indépendant 18
des accès précédents).
MODE ACCÈS DIRECT
 Il utilise les décodeurs pour se positionner vers
l’adresse recherché
 Un décodeur à 3 entrées a 8 sorties

0
0
0
1 0
1 décodeur 0
1 0
0
1

19
CARACTÉRISTIQUES DE MODE ACCÈS
DIRECT

 Il est employé pour les disques .

 Chaque bloc de données a une adresse unique.
Une donnée est accédée en accédant le bloc qui la
contient, puis en se déplaçant dans le bloc
jusqu'µa sa position.
 Les opérations associées à ce mode d'accès :
 lecture,
 écriture,

 Le temps d'accès est variable.

20
TYPE DE LA MÉMOIRE PRINCIPALE
 L'accès à la mémoire principale est le chemin le plus
important dans l'ordinateur.
 Les mémoires composant la mémoire principale sont des
mémoires à base de semi-conducteurs, employant un mode
d'accès aléatoires.
 Elles sont de deux types : volatiles ou non.
 Le terme RAM correspond aux mémoires volatile. Elles
stockent des données temporaires.
 Nous en trouvons principalement 2 types :
 RAM dynamique (DRAM) : des condensateurs sont utilisés
comme unités de mémorisation. Elles nécessitent un
rafraichissement périodique. Elles sont simples, denses, peu
couteuses.
 RAM statique SRAM: des bascules sont utilisées comme
unités de mémorisation. Elles sont plus rapides, et ne
nécessitent pas de rafraichissement.
 Le circuit DRAM demeure la brique de base de la mémoire 21
principale.
COMPARAISON DRAM ET SRAM
DRAM SRAM

 1 transistor et un  6 transistors
condensateur

22
MÉMOIRES NON VOLATILES
 Les ROM (Read Only Memory) sont utilisées pour
stocker des informations permanentes.
 Nous en trouvons de plusieurs types, selon la
technologie et le nombre d‘écriture :
 ROM : écriture unique lors de la fabrication,
 PROM : écriture unique après fabrication,
 EPROM : (Erasable Programmable Read Only Memory)
admet un nombre d’écriture limité
 EEPROM ( Electrically Erasable Programmable Read Onl
y Memory) sont effaçables et programmables par
l’utilisateur. Elles sont plus faciles à effacer que
les EPROM . Elles constituent désormais le principal type
de mémoire morte avec les mémoires SD, USB, Compact
Flash et enfin les disques SSD(Solid-State Drive). 23
ORGANISATION DE LA
MÉMOIRE PRINCIPALE sélection

D cellule
 L’élément de base d'une mémoire semi-
conducteur est appelé cellule.
 Une cellule possède 3 connexions L/E
 une entrée de sélection indiquant si la cellule est
concernée par l'opération en cours
 une entrée de contrôle indiquant la nature de
l'opération :Lecture ou écriture
 une ligne bidirectionnels de données

 Pour réaliser un circuit RAM de M mots de B

bits, nous devons disposer de log2(M) lignes
d'adresse et de B lignes de données. 24
MÉMOIRE CACHE
 La performance des microprocesseurs augmente
de environ 55% par an
 La performance des mémoires augmente de 7%
par an.
 La mémoire cache est un niveau de
mémorisation intermédiaire rapide et de petite
capacité pour mémoriser les données ou
instructions les plus récemment accèdes.
 Une cache est située entre le processeur et la
mémoire principale
25
MÉMOIRE CACHE ET LOCALITÉ
 Localité temporelle : si nous utilisons une donnée
il y a possibilité de réutiliser cette même donnée

 Localité spatiale : nous apportons tous le bloc

contenant une donnée parce que nous
manipulons généralement des tableaux

26
MÉMOIRE CACHE : PRINCIPE
 La recherche d'une donnée dans le cache avant
de la recherche dans la mémoire principale :
 succès de cache : la donnée est présente dans la
cache,
 Défaut de cache : la donnée est absente dans la cache,
il faut l’apporter de la mémoire principale. Puis il
faut la mettre dans la mémoire cache puis vers le
processeur
 Un bloc est un ensemble de mots d'adresses
contigües. La mémoire est découpé en des blocs
de même taille.
27
MÉMOIRE CACHE CONTENU
 Avec l'emploi des caches multiples, nous avons
généralement une dédiée à la stockage de donnée
et l'autre au stockage des instructions.

 Cela augmente les performances du processeur

pour l'exécution des tâches en parallèle.

28
MÉMOIRE CACHE: CORRESPONDANCE
 La correspondance est la méthode d’associer à
une adresse de la mémoire principale vers une
adresse de la mémoire cache
 Il existe 3 types de correspondance
 Direct
 Totalement associative
 Partiellement associative

29
CORRESPONDANCE DIRECT
 À chaque adresse de la mémoire principale ça lui
correspond une adresse de la mémoire caché qui est
@Mcache=@Mp modulo (taille de mémoire cache)
 Exemple @Mp=16, taille de la mémoire cache=8
 @Mcache=16mod(8)=0
 Méthode binaire
 Taille de l’adresse de la MP est de 5 bits
 @MP=01000
 Taille de M cache est 8 , log2(8)=3
 @Mcache=000(3 premiers bits de l@Mp)
 Le reste de l’adresse est 01 s’appelle étiquette. Il sert à
retrouver @Mp et de comparer deux valeurs qui se stockent
30
dans la même case
ÉTAT DE LA MÉMOIRE CACHE À
CORRESPONDANCE DIRECT

validité étiquette Donné

@
000 O 01 D(16)
001 N
010 N
011 N
100 N
101 N
110 N
111 N

31
AVANTAGES ET INCONVÉNIENTS DE LA
CORRESPONDANCE DIRECT

 Avantages
 Calcul simple de l@Mcache
 Nous sauvegarder une partie de l’adresse de la
mémoire principale

 Inconvénients
 Une même adresse dans la mémoire cache lui
correspond plusieurs adresses dans la mémoire
principale
 Nous effaçons la même case tandis qu’il y a de
l’espace libre dans la mémoire cache
32
CORRESPONDANCE TOTALEMENT
ASSOCIATIVE

 À chaque adresse de la mémoire principale ça lui

correspond n’importe quelle adresse de la
mémoire cache

 Exemple @Mp=16, @Mcache=2

 Il faut sauvegarder la totalité de l’adresse de la

mémoire principale
 Étiquette= @Mp

33
ÉTAT DE LA MÉMOIRE CACHE À
CORRESPONDANCE TOTALEMENT ASSOCIATIVE

validité étiquette Donné

@
000 N
001 N
010 O @Mp=16 D(16)
011 N
100 N
101 N
110 N
111 N

34
AVANTAGES ET INCONVÉNIENTS DE LA
CORRESPONDANCE TOTALEMENT ASSOCIATIVE

 Avantages
 Dés que nous avons de la place nous pouvons mettre
de données
 Bonne gestion de la mémoire

 Inconvénients
 Il faut sauvegarder la totalité de l’adresse
 Gaspillage de ressources

35
CORRESPONDANCE PARTIELLEMENT
ASSOCIATIVE

 Nous divisons la mémoire cache et la mémoire

principale en nombres égale d’ensembles multiple
de 2
 Nous pouvons placer la donnée de la mémoire
principale dans la partie alloué de la mémoire
cache
 Exemple taille de la Mp =28 taille Mcache =8

 Nous divisons les deux mémoires en 2 ensemble

 Mp=E1E2
 Avec E1:0 à 127
 Avec E2:128 à255
36
EXEMPLE DE CORRESPONDANCE
PARTIELLEMENT ASSOCIATIVE

 M cache=F1F2 avec
 F1:0 à 3
 F2 : 4 à 7

 Pour la donnée à l’adresse @Mp= 16E1 elle sera

placé dans l’ensemble F1 par exemple @Mcahe=1
 Pour la donnée à l’adresse @Mp=128 E2 elle
sera placé dans l’ensemble F2 par exemple
@Mcache=4
 En relation avec les ensembles l’étiquette sera
une partie de l’adresse
 Nous supposons la taille de l’adresse @Mp=8
37
ÉTAT DE LA MÉMOIRE CACHE À
CORRESPONDANCE PAREILLEMENT
ASSOCIATIVE

validité étiquette Donné

@
000 N
001 O 0001000 D(16)
010 N
011 N
100 O 000 0000 D(128)
101 N
110 N
111 N

Pour retrouver l’adresse de la mémoire principale il faut

38
ajouter 0 pour l’ensemble F1 et 1 pour l’ensemble F2
AVANTAGES ET INCONVÉNIENTS DE LA
CORRESPONDANCE PARTIELLEMENT
ASSOCIATIVE

 Avantages
 Dés que nous avons de la place dans l’ensemble nous
pouvons mettre de données
 Bonne gestion de la mémoire
 Il faut sauvegarder une partie de l’adresse de la
mémoire principale

 Inconvénients
 Si un ensemble est plein et l’autre est vide nous nous
pouvons mettre des donnée dans cette ensemble.
 Il faut effacer dans l’ensemble correspondant
39
PERFORMANCES DE LA MÉMOIRE CACHE
 Nous pouvons évaluer la performance d'une
mémoire en utilisant une mémoire cache par le
calcul du temps d'accès mémoire moyen TaMm

 Avec
 TS temps de succès,
 e taux d’échec
 pe pénalité d’échec
 Nd Nombre de défauts 40
 Na Nombre d’accès
EXEMPLE DE CALCUL DE PERFORMANCE
Nous considérons le cas de traitement suivant:
 durée d'un cycle horloge: Tc
 pénalité d'échec: 10 cycles
 durée d'une instruction (sans référence mémoire): 2
cycles
 nombre de références mémoire par instruction: 1,33
 taux d'échec: 2%
 temps d'accès succès: négligeable
 temps d‘exécution moyen d'une instruction
= (2+2%*1.33*10)Tc=2.27Tc
 et dans le cas où il n'y a pas de cache, ce temps passe
à : temps d'exécution moyen d'une instruction
= (2+1.33*10)Tc=15.3 Tc 41
ALGORITHMES DE REMPLACEMENT POUR
MÉMOIRE CACHE
Il existent plusieurs types d'algorithmes de
remplacement. Parmi eux, nous citons :
 choisir un bloc de manière aléatoire

 choisir le bloc le plus ancien du cache (FIFO)

 choisir le bloc le moins récemment utilisé(LRU)

 choisir le bloc le moins fréquemment utilisé(LFU)

Les stratégie concernant l'utilisation (LFU, LRU) sont
les plus efficace (vient ensuite la stratégie aléatoire).
Les stratégies aléatoire et FIFO sont plus faciles à
implanter. 42
POLITIQUES D’ÉCRITURE POUR MÉMOIRE
CACHE

Deux cas se présentent : le bloc que nous souhaite

écrire dans la mémoire cache ou non
 Dans le premier cas, deux méthodes sont
possibles :
 écrire simultanément dans la cache et dans la
mémoire
 écrire dans la cache seulement et différer l'écriture
dans la mémoire lorsqu'on besoin pour libérer de
l'espace.
 Dans le deuxième cas, nous pouvons choisir entre
 de charger le bloc dans la cache et d'effectuer
l'opération d'écriture
 écrire directement dans la mémoire
43
NOMBRE DE CACHE ET LOCALISATION
Il existe plusieurs niveaux de cache:
 Cache niveau 1, dans le même ship que le
processeur de taille faible et très rapide

 Cache niveau 2 , dans la même carte mère que le

processeur de taille plus grande et moins rapide
que le niveau 1

 Le cache de niveau 2 doit être de 10 à 100 fois

plus grand que le/les caches de niveau 1 pour être
intéressant. 44
TAILLE DE LA MÉMOIRE CACHE
Il doit être suffisamment
 petit pour que son coût soit proche de celui d'une
mémoire principale, et que le temps d'accès soit
le plus intéressant possible,
 grand pour ne pas avoir à trop accéder à la
mémoire principale.

 Des études ont montré que les caches les plus

efficaces ont une taille inférieure à 512 K mots,
mais leur performance dépendent beaucoup de la
nature des applications traitées par la machine
45
MODE D’ACCÈS PAR LE CONTENU DANS LA
MÉMOIRE CACHE
 Ce mode d'accès caractérise les mémoires appelées mémoires
associatives. Il est employé principalement par les mémoires
caches.
 Le principe est similaire à la mémoire à accès aléatoire sans
notion d'adresse : un mot est retrouvé par une partie de son
contenu.
 En général, une mémoire associative est divisée en 2 parties :
 1. une partie content un descripteur (clé ) et permettant une
comparaison en parallèle de ce
 descripteur avec une autre ,
 2. une 2eme partie fournissant le mot associé au descripteur
 Les opérations associées à ce mode d'accès :
 écriture ,
 lecture,
 existe,
 retirer.
 Le temps d'accès est constant.
46