Cours logique programmable

ESP/UCAD
 Mémoire
• Mémoire: élément clé des systèmes numériques

• Tout traitement d'information nécessite une mémoire

• Deux types de mémoire utilisées dans les systèmes numérique:

- RAM (Random-Access Memory, ou mémoire a accès aléatoire) et

- ROM (Read-Only Memory)

• RAM: lecture et écriture

• ROM: lecture seulement

• Dispositif logique programmable. Autres types:

PLA: programmable logic array

PLD: programmable logic device

FPGA: Field-programmable gate array

Mémoire
Mémoire
 Mémoire

• Mémoire: ensemble de cellules de stockage avec les circuits complémentaires

nécessaires pour transférer l'information d'un dispositif

• L'architecture de la mémoire est conçue de sorte que l'information peut être

accédée a n'importe quel endroit.

• Stocker de l'information en groupes de bits appelés des mots

- Mot: groupe de 1 et 0 qui représente un chiffre, une instruction, un caractère

alphanumérique ou autre

• La capacité d'une mémoire est normalement donnée en fonction du nombre total

de bytes de la mémoire.
 Mémoire

• Communication entre la mémoire et son

environnement obtenue par une entrée et une sortie,

une adresse, et des lignes de contrôle lecture/écriture.

• n lignes d'entrée permettent d‘écrire dans la mémoire
• Voici un schéma bloc de mémoire
lorsque Ecriture est à 1
• n lignes de sortie permettent de lire les valeurs en
mémoire lorsque Lecture est à 1
• Choix du mot à lire ou à écrire est affectée par les k
bits d'adresse (où n = 2k normalement)
• Ex1: mémoire de 10 bits aura une capacité maximale
de 1024 bits ou 1K.
• Ex2: mémoire de 32 bits a une taille maximale de
4Gb.
Mémoire
Mémoire
Mémoire
 Mémoire

Capacité de mémoire
 Mémoire

• Le temps d’accès : durée du début d’une opération (lecture/écriture) en mémoire à la

mise à disposition des données sur le bus de données(BD)
• Temps de cycle : intervalle minimum qui doit séparer deux opérations successives de
lecture ou d’écriture.
 Mémoire

Caractéristique des mémoires

 Mémoire

Exemple d’une cellule mémoire 1 bit : Cellule mémoire et schéma bloc.

• Composée d'un verrou RS (bascule RS) avec des portes logiques qui forment une
bascule D.
• Normalement, une cellule a 4 ou 6 transistors
• Pour activer la cellule (pour la lecture ou l’écriture) on doit activer l'entrée
Select (Select=1)
• Pour faire la lecture, Lire/Ecrire = 1, et pour faire l’écriture, Lire/Ecrire = 0
• Cette cellule de base permet de construire des mémoires plus complexes
Mémoire
 Mémoire

Catégories de mémoires intégrés

• Si une mémoire ne conserve pas les

données mémorisées après une
coupure d’alimentation : la mémoire
est dite volatile (mémoires vives)
• Si une mémoire conserve les données
mémorisées après une coupure
d ’alimentation : la mémoire est dite
non volatile
 Mémoire RAM

Deux types de mémoire volatile:

- SRAM (statique): conserve l'information en mémoire aussi longtemps
qu'elle est alimentée
- SRAM: nécessite normalement 4 ou 6 transistors
- DRAM (dynamique): perd sa charge au fil du temps. Il faut rafraîchir la
mémoire périodiquement (un minimum de millisecondes). Il faut donc
lire et réécrire tous les bits en mémoire a toutes les millisecondes
- DRAM: nécessite 1 seul transistor
- DRAM: occupe beaucoup moins d'espace.
 Les mémoires vives

q Informations perdues après coupure alim.

- Les RAM statiques : cellule de base est une bascule : maintient

de la tension d’alimentation pour conservation de l’info.

- Cellule élémentaire de 1 bit :

- 2 inverseurs

Pour maintenir la donnée : simple jeu

d’équations :

Schéma d’une cellule SRAM

 La SRAM

• Le transistors de sélections permettent de reconnaitre les

mots.

• On reconnait les 4 transistors (2 NMOS et 2 PMOS en tête bêche ) qui forme

la cellule mémoire puis que un inverseur est constitué de 2 transistors

complémentaire et qu’une cellule est constituée de 2 inverseurs donc 4

transistors 2 à 2 complémentaires.

• Caractéristiques : la taille peut aller jusqu’à 64 Mbits / puce

• Exemple de la mémoire HEF4505B

 La SRAM : le 4505B

Taille : 64 Mbits (1 bit/mot)

Pour lire ou écrire il faut que ST et CEs soient à 1.
 La DRAM
• Mémoire dynamique et l’élément mémoire est une capacité.
• Petit volume, petite capacité mais rapide
• Ici il faut périodiquement réécrire la donnée ce qui diminue la fréquence d’utilisation
• Son point fort : sa grande capacité d’intégration, seulement un seul transistor contre
6 pour réaliser une cellule obtention de 4Gbit/puce
 Exercice d’application

La capacité d’une mémoire est de 8K*16

1. Quel est le nombre de mots (ou cases) que dispose cette mémoire?
2. Quel est le nombre d’entrées d’adresse?
3. Quelle est la longueur en bits de chacun des mots
4. Combien peut-on y emmagasiner d’informations(en bits et en octets)
 Les circuits combinatoires à base de RAM

• Application des RAM = stockage d’informations.

• Les données stockées sont localisées à une adresse correspondant aux décodages de la valeur binaire appliquée aux
entrées d’adresse. La lecture d’une adresse correspond à une combinaison particulières des bits d’adresse.
• Soit dx le contenu à l’adresse x, alors en lecture la sortie sur un bit d’une mémoire de taille 2n. S (la sortie ) s’écrit :

• Où a
n-1, …, a0 sont les bits d’adresse, les valeurs d0, …, dn-1 sont à écrire dans la
mémoire , il est possible de réaliser toute fonction de n variables appliquées
aux adresses de la mémoire. La fonction ainsi réalisée est appelée table de
transformation ou communément LUT (pour Look Up Table)
 Les circuits combinatoires à base de RAM (2)

• Exemple de LUT à trois entrées :

• RAM et son contenu. a, b et c sont appliquées sur les entrées d’adresse .
L’entrée R/W bar (Read/Write bar) permet le contrôle Lecture ou Écriture. Avec cette
entrée à « 1 », la mémoire est en mode lecture.
 ROM
• Circuit combinatoire avec k entrées et n sorties

- Entrées: adresses

- Sorties: données

• Un ROM mémorise la table de vérité d'une fonction logique a k entrées et n sorties

• Ex: un ROM a 3 entrées et 4 sorties serait appelé un ROM 8 x 4 (8 = 2)

• ROM est une mémoire non volatile: l'information est conservée même si le ROM

n'est pas sous tension.

• Dans sa technologie de fabrication, la présence ou l'absence d'une diode ou d'un

transistor fait la différence entre un 0 ou un 1.

 Technologie d’une ROM

Les données sont directement inscrites dans le semi conducteur par masquage à la
fabrication : on utilise le principe d’une matrice à diode et l’interrupteur d’adressage
Est constitué par un interrupteur statique (transistor).

Exemple de cellule ROM

 Différents types de ROM

• PROM: Programmable ROM. On utilise un programme pour enregistrer les valeurs sur le ROM. C’est à dire les
données sont inscrites par l’utilisateur une seule fois alors. (souvent on utilise aussi Fuse PROM)
• Structure : Réalisée à l’aide de deux technologies :
- à partir de transistors bipolaires dont leurs liaisons entre l'émetteur et le
collecteur sont effectuées par l'intermédiaire d'un fusible.

- Par destruction de fusibles pour les PROM à fusibles . Après avoir programmé le PROM en appliquant des
à la mémoire, aux adresses désignées, des impulsions de courant sont envoyées par les bus de données
qui détruiront le fusible là où on vet modig=fier les états des points de connection. (I varie de 10 mA à 1A)
 Les EPROMs

• EPROM pour Erasable PROM : PROM effaçable : c’est comme le PROM sauf qu’on peut effacer

le programme en l'exposant aux rayonnement UV de 5 à 10mns.

• Structure :Mémoire MORTE réalisée avec des transistors FAMOS (Floating Gate MOS = MOS à

grille Flottant, un MOS de type P dont la grille n’est relié à aucun conducteur). Si on applique une

tension impulsionnelle entre S et D, un effet d’avalanche se crée entre le D (type P) et S (type N)

et par effet tunnel des électrons sont injectés dans la grille flottante. Lorsqu’on annulle la tension,

les électrons piégés dans la grille ne peuvent plus s’écouler tout seuls. La grille est polarisée et

produit alors un canal P et donc le transistor est passant (S=0). Si on lui soumet un UV, la donnée

s’efface.
 Les EEPROM

• Electrically Erasable PROM : ils sont programmables et effaçables électriquement des

milliers de fois. Le cout de production est élevé donc rareté.
• Effacement adresse par adresse possible .
• On utilise du MNOS qui fonctionne exactement comme le FAMOS mais qui se bloque par
effet tunnel lors d’un effacement sous l’effet d’une impulsion électrique.
• Utilisation : dans tous les systèmes où on a besoin de modifier souvent les paramètres
dans un programme (caisses enregistreuses, pompes à essence…)
Exercice 1

Soit la mémoire représentée par le schéma suivant :

1. Quelle est le nombre de broche d’adresses que comporte la mémoire.

2. Quelle est la taille du mot mémoire correspondant
3. Calculer la capacité de la mémoire
4. De quel type de mémoire s’agit-il ? Justifiez.
Exercice 2 :

Taille du bus de données est de TMC = 8 bits.

MC = 64Kbytes
1. Quelle est la taille d’un mot mémoire ?
2. Calculer le nombre de mots adressables
3. Quelle est la ta taille minimale d’un bus d’adresses
4. Quel est le plus grand nombre décimal pouvant être sauvegardé dans un mot
mémoire?
Exercice 3

Soit une mémoire ayant les caractéristiques suivantes :

• Le plus grand nombre hexadécimal pouvant être placé
dans un mot mémoire est « FFFF »
• La capacité mémoire est de 256 Méga bits
1. Donner le nombre d’entrées de données de cette mémoire
2. Quel est le nombre de bits réservés à l’adressage
3. La mémoire est extensible jusqu’à 1 Giga bits.
a. Calculer le nombre total des mots mémoire après
l’extension de cette dernière.
b. Calculer le nombre de bits réservés à l’adressage (après
extension)
c. Donner la plage d’adresses de cette mémoire après
extension
 Exercice 4

Un microprocesseur a un bus d’adresse de 20 bits et un bus de données de 8 bits.

1. Quel est l’espace adressable du processeur?

2. Calculer le nombre de bits permettant d’adresser la ROM.
3. Donner la capacité de la ROM
4. Quelle est la capacité de la RAM
5. Le cycle mémoire de la DRAM est de 320 ns. Calculer le débit de cette DRAM.