Les mémoires

1
 introduction
Lorsque le 8086 est réinitialisé,
la prochaine instruction
exécutée sera extraite de
l'emplacement mémoire
FFFFOH.
Cela signifie que l'adresse 20 bits
1111111111111110000 sera sortie sur les
lignes d'adresse A19-A0.
2
 introduction
Au fur et à mesure que
l'instruction est récupérée et
exécutée, le Op-code et les
données sont transportés vers
ou depuis la mémoire via les
16 lignes de bus de données.
La direction du flux de données, c'est-à-dire une
opération de lecture ou d'écriture du processeur, est
déterminée par les signaux du bus de contrôle.
3
 introduction
La mémoire qui s'interface directement avec le
microprocesseur de cette manière est appelée mémoire
principale. Il a les caractéristiques suivantes :
• N'importe quel endroit est accessible aléatoirement
• Chaque Byte a sa propre adresse unique.
• Les données sont lues ou écrites dans un cycle de bus CPU.
La RAM et la ROM sont connus sous le nom de mémoire
principale,
4
 introduction
Les éléments de mémoire principale sont des
dispositifs à semi-conducteurs, car les dispositifs
à semi-conducteurs peuvent fonctionner à des
vitesses élevées et consommer moins d'énergie.
De plus, ils peuvent être fabriqués comme des
circuits intégrés et occupent donc moins d'espace

5
 introduction RAM
La cellule de base du RAM est une
bascule qui peut être activée ou
réinitialisée.
C'est cette caractéristique de la RAM qui lui
permet d'être écrite et lue. Les RAM sont des
mémoire volatile, elles perdront leurs données
("oublier") lorsque l'alimentation est coupée.
6
 introduction ROM
La ROM est un type de mémoire
principale non volatile en lecture seulle.
Un programmeur spécial est nécessaire
pour écrire des données dans l'appareil.
Les ROM sont souvent mappées pour couvrir
l'adresse de réinitialisation du CPU. ils sont utilisés
pour "démarrer" l'ordinateur à partir d'un démarrage
"à froid".
7
 mappage mémoire

Le mappage de mémoire pour un

microprocesseur définit comment les adresses
générées par le processeur sont associées aux
emplacements physiques ou logiques de la
mémoire dans le système.
8
Toute information stockée dans la
introduction
RAM seras finalement perdue. Pour
cette raison, un type de mémoire plus
p e r m a n e n t e e st n é c e ssa i r e p o u r
sauvegarder les données importantes
et les fichiers de programme
. La disquette est un exemple courant. Les 1 et les 0 qui
composent les données sont stockés sous forme
d'impulsions magnétiques semi-permanentes à la surface
du disque.
9
 FLASH
La mémoire flash (ou simplement flash) est
un type moderne d’Electrically Erasable
MEMORY
PROM inventé en 1984. La mémoire flash
peut être effacée et réécrite plus rapidement
que l'EEPROM ordinaire, et les
conceptions plus récentes présentent une
endurance très élevée (supérieure à 1 000
000 cycles).
Le flash NAND moderne utilise efficacement la zone de la
puce de silicium, ce qui se traduit par des circuits intégrés
individuels d'une capacité pouvant atteindre 32 Go à partir
de 2007 10
 Flash MEMORY
La fonctionnalité, ainsi que son endurance et sa durabilité
physique, a permis au flash NAND de remplacer le
magnétique dans certaines applications (telles que les clés
USB). La mémoire flash NOR est parfois appelée ROM
flash ou EEPROM flash lorsqu'elle est utilisée en
remplacement des anciens types de ROM, mais pas dans
les applications qui tirent parti de sa capacité à être
modifiée rapidement et fréquemment.

11
Les périphériques tels que le lecteur de introduction
disquette, le lecteur de disque
Winchester sont appelés périphériques
de stockage secondaires. Ce ne sont
pas la mémoire principale du CPU.
Cependant, ils permettent de
sauvegarder les données stockées dans
la RAM. Les disquettes constituent
également un moyen pratique
d'échanger des logiciels entre deux
ordinateurs. 12
Il est possible de voir une ROM ROM
comme un périphérique à n
entrées et m sorties. Pour chacune
des 2n combinaisons d'entrée, il y
a un mot de sortie de m bits. Une
ROM est composée d'un
décodeur d'adresse, d'une matrice
de mémoire programmable et
d'un ensemble de tampons de
sortie. 13
La programmation des ROM peut ROM
être effectuée à l'aide du
programmeur ROM (PROM).
Habituellement, le programmeur
ROM est un système numérique
interfacé à un ordinateur personnel
(PC). Les informations à
programmer sont d'abord stockées
sous forme de fichier dans le PC
et converties au format binaire requis à l'aide d'un
logiciel de conversion. Ensuite, les informations sont
transférées du PC au programmateur ROM. 14
La mémoire morte (ROM) qui possède des EPROM
fonctionnalités reprogrammables est appelée
EPROM (Erasable-Programmable Read Only
Memory). Les informations stockées sont
effacées à l'aide de rayons ultraviolets. 10-30
min, La mémoire EPROM est non volatile et
possède également la fonction d'accès aléatoire.
EEPROM (Electrically-Erasable
Programmable Read-Only Memory) Le
contenu de la mémoire peut être facilement
effacé et réécrit à l'aide d'un courant électrique.
15
 La RAM statiques
Deux types de RAM à semi-
conducteurs sont populaires.
Dans la première, appelée
RAM statique (SRAM), quatre
M1 et M3 sont les dispositifs actifs,
à six transistors sont connectés tandis que M2 et M4 sont polarisés
pour former une simple en tant que charges résistives. Les
transistors M5 et M6 sont utilisés
bascule RS. pour envoyer les données sur le bus
de données interne

16
 La RAM statiques
La technologie CMOS est utilisée pour la SRAM, afin
d’atteindre des niveaux faibles de consommation
d'énergie. Elle consomme moins d'énergie mais à des
fréquences élevées, elle peut également consommer des
quantités importantes d'énergie.
les SRAM sont plus coûteuses
et moins denses. elles sont plus
utilisées en tant que 'mémoire
cache', où la vitesse est le
facteur décisif. 17
 Cycle de lecture de la mémoire SRAM
Les étapes d'un cycle de lecture de la
SRAM sont les suivantes :
1. Placer l'adresse de l'octet à lire sur
le bus d'adresses.
2. S'assurer que la puce est activée en
mettant CS à un niveau bas.
3. Activer la broche OE (Output
Enable). Cela garantit que les
données sont lues.
4. Les données requises apparaissent
ensuite sur le bus de données. 18
 Cycle d’d'écriture de la mémoire SRAM
Les étapes d'un cycle d'écriture de la SRAM sont
les suivantes :
1. Placer l'adresse de l'octet à écrire sur le bus
d'adresses.
2. S'assurer que la puce est activée en mettant CS
à un niveau bas.
3. Placer les données à écrire sur le bus de
données.
4. Activer la ligne WR (Write). Seulement à ce
moment-là, les données sont considérées
comme valides.
Les données sont ensuite écrites à l'emplacement
d'adresse spécifié. 19
 RAM dynamiques
la RAM dynamique est désignée
comme dynamique parce que son
contenu ne reste pas inchangé (statique)
et donc des « rafraîchissements »
fréquents sont nécessaires. Une cellule
mémoire DRAM se compose, comme
d'un seul transistor à effet de champ
(FET) et d'un condensateur.
20
 RAM dynamiques
Lors de la lecture d'une puce DRAM, le processeur envoie l'adresse
complète via ses broches d'adresse. Un contrôleur de mémoire entre
le processeur et la puce divise cette adresse en colonnes et en lignes.
La DRAM a la moitié du nombre de broches d'adresse du processeur,
car les lignes d'adresse de la puce sont multiplexées dans le temps
pour les adresses de ligne et de colonne.
Le contrôleur génère les
signaux nécessaires pour les
opérations de lecture et
d'écriture dans la DRAM

21
 Cycle de lecture/Ecriture de la DRAM
1. L'adresse de ligne est placée sur les rangées et laisse suffisamment
de temps pour se stabiliser et être verrouillée.
2. Le signal de sélection de l'adresse de ligne (RAS - Row Address
Strobe) est ensuite activé.
3. Le décodeur d'adresse de ligne sélectionne la ligne appropriée.
4. Ensuite, l'adresse de colonne est placée sur les mêmes lignes
d'adresse et on lui laisse le temps de se stabiliser et d'être
verrouillée.

22
 Cycle de lecture/Ecriture de la DRAM
5. Le signal de sélection de l'adresse de colonne (CAS - Column
Address Strobe) est ensuite activé.
6. La broche CAS sert également de commande de sortie (Output
Enable), donc une fois que le signal CAS s'est stabilisé, les
amplificateurs de sens placent les données de la ligne et de la
colonne sélectionnées sur le bus de données.
7. Avec cela, les données de l'adresse sélectionnée sont disponibles
dans les tampons de sortie de la puce et sont transférées sur le bus
de données.
8. Avant que le cycle de lecture
puisse être considéré comme
complet, les signaux CAS et RAS
doivent revenir à leur état
précédent. 23
 Le rafraîchissement de la mémoire
Le rafraîchissement de la mémoire est un processus
qui consiste à lire périodiquement les informations
d'une mémoire d'ordinateur et les réécrire
immédiatement sans modifications, dans le but de
prévenir la perte de ces informations. Le
rafraîchissement de la mémoire est requis dans les
mémoires DRAM, Ce type de mémoire vive utilisé,
nécessite rafraîchissement.
24
 Le rafraîchissement de la mémoire
Ce procédé est réalisé automatiquement, en arrière-plan, par
un circuit intégré à la mémoire, aussi longtemps que
l'ordinateur est sous tension.
Ce procédé ne nécessite aucune intervention de
l'utilisateur et n'est pas visible par l'utilisateur. Pendant le
rafraîchissement, la mémoire n'est pas disponible pour
les opérations de lecture et d'écriture, mais dans les
mémoires modernes, cela ne ralentit pas la mémoire de
façon significative.
25
 Broches de la mémoire
Une RAM typique a des lignes de broches
• lignes de données de D0 à D7 1 octé
• lignes d'adresse (A0 à A(N-1)) dépend du nombre d'emplacements
qu'elle contient.
Exemple:
Si c’est une RAM de 256 × 8 => 8 lignes de données, capacité de
stockage de 256 emplacements
nécessitant ainsi 8 lignes d'adresse car 256 = 28.

26
 Broches de la mémoire
• les signaux WE doivent être connectés au signal
M E M W R d u c ô t é p r o c e s s e u r. p o u r e ff e c t u e r
l’opération d’écriture
•Pour la lecture, la broche
MEMRD (du côté processeur)
doit être connectée à la broche
OE
• La broche CS (Chip Select) est
la broche qui active la puce
mémoire. 27
 Décodage de l'Adresse Mémoire
• Lorsque plusieurs puces doivent être interfacées,
les lignes d'adresse supplémentaires inutilisées sont
utilisée pour spécifier la puce concernée par
l’adressage ( décodage d'adresse )
À partir de la sortie du décodeur
d'adresse, la bonne valeur logique
doit être obtenue pour activer la
bonne puce.

28
Example
Déterminez la plage d'adresses de la puce mémoire.
Les lignes d'adresse de A 10 à A 0
peuvent varier de 00000000000
à 11111111111 . L e s l i g n e s
d ' a d r e s s e A 1 9 à A 11 d o i v e n t
toujours être à 111111111 pour
que cette puce soit sélectionnée.

29
 Exemple
Concevez un décodeur
d'adresse pour l'interface de 2
EPROM de 8 Ko de la Fig
avec le 8086. de sorte que la
mémoire commence à
l'adresse 80000H.

30
 Décodage d'Adresse à l'Aide de Décodeurs en Blocs
• Le (74LS138) est un décodeur 3 vers 8
• une seule ligne de sortie sera active.
• Pour activer la puce du décodeur, il faut s'assurer que G2A et G2B
sont à un niveau logique 0 et que G1 est à un niveau logique 1.

31
 Décodage d'Adresse à l'Aide de Décodeurs en Blocs
•La RAM a 10 lignes d'adresse. Ainsi, les 10 lignes restantes
du bus d'adresse du processeur peuvent être utilisées pour le
décodage. Pour activer le décodeur,
G2A et G2B doivent être à 0,
et G1 doit être à 1. De plus,
pour activer Y3, CBA doit
être 011. Ainsi, la logique sur
les lignes de A19 à A10 doit
être 1111 1111 10.
FF800H à FFBFFH=1023
1023+1=1Ko
32
 Décodage d'Adresse Partiel
les lignes d'adresse de poids faible sont connectées
directement aux lignes d'adresse de la mémoire, les
lignes d'ordre supérieur sont utilisées pour le
décodage. Donc les adresses générées sont unique.
Parfois, seulement certaines lignes d'adresse
supérieures sont utilisées pour le décodage, c’est le
décodage d'adresse partiel. le système nécessitera
beaucoup moins de mémoire que l'espace d'adresse
complet de 1 Mo.
33
 Décodage d'Adresse Partiel
Les lignes d'adresse A15 à A19 sont indifférent,
plusieurs adresses différentes seront mappées vers le
même emplacement physique. Pas de problèmes sauf
dans le cas ou la mémoire du système doit être étendue

34
 Bancs de Mémoire
le transfert de données en 8086 peut se faire par 16 bits
par cycle de bus. Parfois, seul un octet doit être accédé,
donc le processeur doit
être capable d’effectuer
le transfert de données
en octet et en mot. Un
mot de 16 bits peut être
obtenu en accédant
simultanément à deux
puces mémoire.
35
 Bancs de Mémoire
un mot de 16 bits a un octet avec une adresse
impaire et un octet avec une adresse paire, Si seul
un octet doit être accédé, il peut être dans la
banque impaire ou la banque paire.

36
 Bancs de Mémoire
• A0 peut être utilisé pour activer la banque paire.
• un signal BHE (Bus High Enable) passe à l'état bas
chaque fois que l'octet adressé est dans la banque haute
(impair).

37
 Organisation de la mémoire dans le 8086
Un système à base de microprocesseur nécessite à la fois
l’EPROM et la RAM. Donc, l'espace mémoire doit être
divisé entre les 2. Certains systèmes nécessite tout l’espace
mémoire.

38
 Organisation de la mémoire dans le 8086
En 8086, (1 Mo) d'espace mémoire adressable est divisé en deux banques:
• les 8 lignes inférieures D0-D7 sont connectées en banque de mémoire paires.
• les 8 lignes supérieures D8 - D15 sont connectées en banque de mémoire impair.
La banque paire est sélectionnée par la ligne d'adresse A0 et la banque impaire est
sélectionnée par le signal de commande BHE.

39
Mais dans certains Organisation de la mémoire dans le 8086
systèmes, l'espace
mémoire n'est pas
complétement
utilisé. Les
adresses mémoire
inutilisées peuvent
être utilisées pour
l'adressage des
périphériques E/S.
Ces périphériques
sont accessibles de
la même manière
qu'un périphérique
de mémoire. 40
 Direct Memory Access
Le transfert de données entre les périphériques E/S
et la mémoire est une activité fréquente dans
n'importe quel système informatique qui ce fait par 3
méthodes:
1. Le sondage
2. Les interruptions
3. Accès direct à la mémoire DMA

41
 Direct Memory Access
En accès direct à la mémoire les données peuvent
être envoyées au périphérique d’entrée/sortie
depuis la mémoire sans que il soit nécessaire
d'impliquer le processeur dans le transfert de
données.

42
 Direct Memory Access
Lorsqu on a une opération DMA, la connexion du
processeur à la mémoire et aux périphériques E/S est
bloquée, c-à-d que les bus du processeur sont en état
d'impédance élevée, laissant le chemin ouvert pour le
transfert direct de données entre les périphériques E/S et
la mémoire.

43
 Direct Memory Access
Lorsqu'une opération DMA doit être effectuée, le contrôleur DMA
place une demande DMA sur la broche HOLD du 8086.
le DMA est de haute priorité, le processeur arrête ce qu'il est en
train de faire et reconnaît la demande par HLDA =1

44