Bascules, Registres, Compteurs, Mémoires

Bascules
– Bascule RS asynchrone Reset Set
– Bascule Synchrone R S T
– Bascule JK, Toggle, bascule D
Registres
– Registre parallèle
– Registre sérialisé
– Registre à décalage
– Codeur : Opération inverse d’un décodeur
Compteur
– Compteur
•Circuit asynchrone : les sorties
– Décompteur
– Timer
réagissent immédiatement aux
variations des entrées
Mémoire
•Circuits synchrones : les
– Circuit mémoire
sorties se positionnent sur un
– B anc m ém oi r e signal d’horloge
 Bascule Asynchrone : la bascule R S Reset (mise à 0) Set (mise à 1)
Asynchrone, active bas Asynchrone, active haut
Une circuit asynchrone,
est une bascule dont la Q Q
R R
sortie évolue dès lors
qu’un changement a lieu S Q S Q
sur l’une des entrées
R Q R Q
Exemple de circuit
a
b Q Q
S S

a Table de vérité
R S Qt Qt+ Fonction R S Qt Q t+ Fonction
b
1 1 Qo Qo Mémoire 0 0 Qo Qo Mémo ire
Une seule bascule
asynchrone, la bascule 1 0 Qo 1 M i se à 1 0 1 Qo 1 Mise à 1
RS
0 1 Qo 0 Mise à 0 1 0 Qo 0 Mise à 0

Interdit Interdit
0 0 1 1
 Bascule synchrone : exemple du latch R S T sur niveau 1
L a s o r ti e é v o l u e q u a n d l e si g n a l d ’ h o r l o g e
est actif soit sur niveau, soit sur front
R Q
Latch déclenché sur niveau haut
T
R Q Q
T S
S Q
Latch déclenché sur niveau bas F o n c t io n n e m e n t :
• Signal d’horloge actif bascule RS
•Absence de signal actif d’horloge m é m o i re
R Q
T C h r o n o gr a m m e :
S Q
Registre sur front montant

R Q
Clk T
S Q
Registre sur front descendant
R

R Q S
Clk
S Q Q
 Bascule Synchrone J K Bascule T : Toggle
J J Q 1
S Q J Q
Q T D Q
T T T K Q
Q Q T Q
R T
K K Q Q
Fonctionnement: La sortie change d’état à
J K Qo Qo S R fonction Q Q fonction chaque apparition d’un front actif d’horloge
0 0 X X 0 0 Mémo X X Mémoire
0 1 1 0 0 1 Reset 0 1 Reset Exemple :Décompteur 4 bits
0 1 0 0 Mémo 0 1
1 0 1 0 0 0 Mémo 1 0 a0 T T T
Q Q Q
0 1 1 0 Set 1 0 Set
1 1 1 0 0 1 Reset 0 1 Inversion a0 a1 a2 a3
0 1 1 0 Set 1 0
Chronogramme : a0
T
a1
J
a2
K
a3
a3 a2 a1 a0 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13

Q
 Bascule D : Latch état Haut Circuit
D J Q
D Q
K
T
T T Q
Entrées asynchrones Set ou Reset
T D J K Qn+1 fonction T D Qn+1 Set -> Mise à 1 asynchrone de la sortie
0 X X X Qn Mémo 0 X Maintenir Qn Reset ou Clear -> Mise à 0 asynchrone de la
1 1 1 0 1 Set 1 D Écrire D sort ie
1 0 0 1 0 Reset Entrées pouvant être actives sur le niveau bas
Fonctionnement : 2 b a s c u l e s p ar b o î ti e r 1 4 p a t t e s
Quand signal actif, la sortie recopie l’entrée D Fonction Ecriture
Signal inactif Fo n ct i on M é m oi r e
Chronogramme :
T
D
Bascule D : Latch état bas

Q D Q
T
 Bascule D synchrone sur front
Fonctionnement :
D D Q D1 Q Sur front Montant, la sortie recopie l’entrée D Fonction Ecriture
Sinon Fo n ct i on M é m oi r e
H T T Chronogramme :
H
D
H D D1 Q
0 0 0 0
1 0 0 0
1 1 0 0 D Q Q
0 1 1 0 H
1 1 1 1
1 0 1 1

Fonctionnement :
Tant que H = 0
La première bascule recopie l’entrée D sur D1
La deuxième bascule mémorise l’état précédent
Quand H passe à 1 Bascule D synchrone sur front
La première bascule maintient D1
La deuxième bascule le recopie sur Q D Q
écriture sur front montant T
Contraintes Temporelles
t tsetup t tholp
horl og e
Setup Time
e n tr é e D
Hold Time
sortie Q
t>tpLH t>tpHL
P r o p a g a ti o n T i m e
Respect du temps de conditionnement Setup Time
Le temps séparant l’arrivée du front actif d’horloge, du dernier changement de l ’entrée
D, doit être supérieur au temps de préconditionnement de la bascule (tsetup)
Respect du temps de maintien Hold Time
Après l’apparition d’un front actif d’horloge, les entrées doivent rester stables un
temps au moins égal au temps de maintien (thold) de la bascule
Temps de propagation Propagation Time
A partir de l’apparition d’un front actif d’horloge, un temps au moins égal au temps
de propagation pour la transition attendue, sera nécessaire avant de pouvoir observer le
c h a n g e m e n t d e s s o r ti e s
 Registres à sorties parallèles, chargement parallèle ou série
E3 E2 E1 E0

Registre 4 bits, actif sur niveau, D Q D Q D Q D Q

à chargement parallèle T T T T
Load
Q3 Q2 Q1 Q0
E3 E2 E1 E0
Registre 4 bits, actif sur front,
avec clear asynchrone niveau DQ DQ DQ DQ
H Clr H Clr H Clr H Clr
bas à chargement parallèle H
Clear Q3 Q2 Q1 Q0

Registre 4 bits, actif sur front, InG DQ DQ DQ DQ

avec clear asynchrone niveau H Clr H Clr H Clr H Clr
bas à chargement série H
Clear Q3 Q2 Q1 Q0

Registre universel E3 E2 E1 E0 H
S0 S1 Fonctions InG
0 0 Mémo ire InD
0 1 Décalage Droit S0
1 0 Décalage Gauche S1
1 1 Chargement parallèle
Clear Q3 Q2 Q1 Q0
 Compteurs
Raz
Compteur 4 bits, actif sur front, Clear Q Clear Q Clear Q Clear Q Clear Q
En
avec RAZ synchrone, Enable et Toggle Toggle Toggle Toggle Toggle
H
Fin de comptage FC
Raz Q3 Q0 Q1 Q2 Q3 FC
En Q2
Q1 En Raz
H Q0 H
Compteur modulo 16 n

Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10Q11
Compteur modulo 10 actif sur
front, Raz
FC
Q3
– Comparer à 9 En Q2
Q1
– RAZ synchrone sur horloge H Q0

Compteur à préchargement A0 A1 A2 A3
FC
Load Q 3
Raz Q2
En Q1
H Q0
 Compteurs - décompteur

Compteur diviseur de fréquence Décompteur diviseur de fréquence

FC
Raz Q3
En Q2
Q1
H Q0
Raz Raz
Clear Q Cle ar Q Clear Q Cle ar Q Clear Q Clear Q Cle ar Q Clear Q Cle ar Q Clear Q
En Toggle Toggle Toggle Toggle Toggle
En Toggle Toggle Toggle Toggle Toggle
H H
Q0 Q1 Q2 Q3 FC Q0 Q1 Q2 Q3 FC
En En
Raz Raz
H H
Q0 Q0
Q1 Q1
Q2 Q2
Q3 Q3
Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 Q3 Q2 Q1 Q0 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13
 Compteurs d’évènement – compteur de temps

Compteur d’évènement Compteur de temps

– Mesure de fréquence – Mesure de temps

FC
Raz Q3 4
En Q2
Q1 Q3 Q2 Q1 Q0
H Q0

En En
Raz Raz
H H

Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 9 10 11
Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 9 10 11 12 13
 Automate à états et logique séquentielle

Compteur par 1, 2, 3 ou 4 à chaque coup d’horloge

– 4 états possibles C0, C1, C2, C3
– Etat = Où en est le comptage
Variable de contrôle du comptage Représentation graphique
Contrôle du comptage V2 V1
V1+V2
Compter par 1 0 0
Compter par 2 0 1 C0 V2=0 C1
V1+V2=0
Compter par 3 1 0 V2
V1.V2=0
Compter par 4 1 1
C3 C2
Transition d’état sur variable de contrôle
V1.V2
état présent V2 V1 État futur
C0 0 0 C0
C0 Sinon C1 Réalisation matérielle
C1 1 X C2
E n tré e s S o rtie s
C1 0 X C0
F o n ctio n F o n ctio n
B a s c u le
c o m b in ato ir e d e l'éta t co m b in a to ir e
fu t u r D d e s o rtie
Di Xi

C2 1 1 C3
H o rl o g e
C2 Sinon C0
C3 X X C0
 CS
Mémoire CS 10

=
10
@ @ Décodeur
R/W
Circuit mémoire 1 Koctet 8
R /W
Data T CS T CS

E0 S0 E0 S0
Circuit Mémoire 1 Mo 8
E1
E2
S1
S2
E1
E2
S1
S2
CS E3 S3 E3 S3
10 Data
20 CS E4 S4 E4 S4
@ Décodeur E5 S5 E5 S5
@
=
E6 S6 E6 S6
E7 S7 E7 S7
R/W
8 10 CS
Data @
R /W @
8 R/W

1 Méga mots de 32 bits Data Data

– Même @ ; même CS ; Même R/W

– Data sur 4 octets différents

20 CS 20 CS 20 CS 20 CS 20 CS

@ @ @ @ @
R/W = 8
R/W
8
R/W
8
R/W
8
R/W

Data Data Data Data Data

32
Mémoire

Banc mémoire 20 CS 20 CS 20 CS 20 CS

@ @ @ @
R/W R/W R/W R/W

D a ta Data D a ta Data

32 32 32 32

R Y3
A Y2
B Y1
Y0

W Y3
A Y2
@1
B Y1
@0
Y0