Projet FPGA Détection de Contours v2.0

Détection de contours
sur FPGA
ENIT - Génie Électrique
BOURGUIBA Riadh
riad.bourguiba@enit.rnu.tn
2
Détection de contours sur FPGA
1. La carte Celoxica RC203

2. Le lisseur de Deriche
3. La détection des contours par calcul du gradient
Références bibliographiques
ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

3

4
Config.
SAA7113H
Philips Décodeur Contrôleur Analog
ITU601 VGA Devices
SAA7113H AD7123
Gestionnaire
27 MHz RAM 25 MHz
RAM 0 RAM 1

5


6
A. Structure générale
B. Le filtre récursif du 1 ordre er
C. Le filtre récursif du 2nd ordre

7

8

9
er
B. Le filtre récursif du 1 ordre
i. De l'équation à l'architecture
ii. Simplification du chemin critique
iii.Réduction du nombre de bits
iv.Schéma d'implantation détaillé

10
yn −α
(1−e ) −α
H ( z )= = où 0⩽e ⩽1
x n 1−e−α⋅z −1
(1−γ) −α
y n= −1
⋅x n
avec γ=e
1−γ⋅z
−1
y n⋅(1−γ⋅z )=(1−γ )⋅x n
y n−γ⋅y n−1= x n−γ⋅x n
y n=γ⋅( y n −1−x n )+ x n

11
y n=γ⋅( y n −1−x n )+ x n

12
 Or g est un nombre décimal que l'on choisit de coder sur
sur 3 bits :
 =0,  1  2  3
 Multiplier un entier a par g revient à calculer la somme
pondérée : −1
a⋅γ= a⋅γ 1⋅2
−2
+ a⋅γ 2⋅2
−3
+ a⋅γ3⋅2
13

14
er

15
 Comment accélérer le filtre ?
 => En agissant sur le chemin critique pour le simplifier.
 Comment déterminer le chemin critique ?
 Avant la synthèse et le routage, il est difficile de prévoir le
chemin critique avec précision.
 Si l'on ignore le routage, le chemin critique est celui qui,
partant d'un registre et arrivant sur un registre, comporte le
plus de composants combinatoires.

16
 A supposer que l'entrée provient d'un registre, une première
hypothèse serait :
 Il passe par le soustracteur, puis les portes ET, l'additionneur le

plus large et l'additionneur final pour aboutir au registre de sortie.

17
 Mais ce n'est pas la seule, une deuxième hypothèse serait :
 Il correspond exactement à la boucle combinatoire.

18
 Remarques :
 Les deux chemins sont quasiment équivalents, seul le routage
va les différencier.
 Si l'on ignore le routage, ils intègrent les même composants
combinatoires : ceux de la boucle récursive.
 => Du coup, toute action sur la boucle récursive aura un
impact sur les deux hypothèses de chemin critique.

19
 INTERDICTION D'UTILISER LE PIPELINE : Il est impossible d'insérer des registres de
pipeline dans la boucle récursive, sans dénaturer le filtre!
 Démonstration : On insère une barrière de registres entre le soustracteur et le
multiplieur pour couper le chemin critique en deux.
 Filtre initial
 Filtre après insertion des registres de pipeline

20
 Pour trouver l'équation calculée, il faut déplacer les registres en aval :
 On obtient l'équation suivante :
y ' n =γ⋅( y ' n−2− x n)+ x n

21
 Comparons l'équation du fitlre initial avec celle du filtre dans lequel on a
inséré un registre de pipeline :
y n=γ⋅( y n −1 −x n )+ x n
y n=γ⋅( y n −2−x n )+ x n
 L'équation est différente, ce n'est donc pas le même filtre...

22
 Il faut donc chercher une solution pour simplifier la cellule sans
utiliser de registres de pipeline...
 Idée : décomposer l'équation au maximum
y n=γ⋅( y n −1−x n )+ x n
=γ⋅y n−1−γ⋅x n + x n
=γ⋅y n−1 +(1−γ)⋅x n
1,000−0, γ 1 γ 2 γ 3

23
 Rappel :
calculer A – B revient à ajouter à A, le complément à 2 de B.
 Si le résultat est plus large que les opérandes, alors il est positif et on
ignore les bits supplémentaires.
 Sinon, le résultat est négatif et sa valeur absolue est obtenue en prenant
son complément à 2.
0 1, 0 0 0
 1 1, 1 2 3
 0 0, 0 0 1
1 0 0, 1 2  31
24
 Dans le résultat on peut identifier :
0 0, 1 2  3 1
−3
2
 Or, on peut ne garder que les 3 bits derrière la virgule pour effectuer le produit, ce qui
donne :
y n =γ⋅y n−1 +(1−γ)⋅x n
−3
=γ⋅y n−1 +( γ +2 )⋅x n
−3
=(γ⋅y n −1+ γ⋅x n )+2 ⋅x n
Multiplexeurs commandés
par les bits de
γ
25
 On obtient une nouvelle structure avec des multiplexeurs, qui fait le même calcul, donc
qui est rigoureusement équivalente à la précédente, d'un point de vue algorithmique.
−3
y n=( γ⋅y n −1+ γ⋅x n )+2 ⋅x n

26
 Les multiplexeurs ont des temps de traversée négligeables en première approximation.
 Du coup, l'ensemble des opérateurs de la boucle récursive ne contient plus que deux
additionneurs au lieu de trois dans la structure précédente.
 => Le chemin critique est simplifié pour les deux hypothèses initiales.

27
er

28
iii. Réduction du nombre de bits
 Les pondérations par des puissances négatives de 2 élargissent le chemin de
données, ce qui élargit les opérateurs situés en aval et rallonge le chemin
critique.
=> On a intérêt à retarder ces pondérations au maximum pour limiter leur

impact en termes de surface et de vitesse.

29

30

31
er

32
iv. Schéma d'implantation détaillé

33

34
nd
C. Le filtre récursif du 2 ordre
i. Architecture cascade
ii. Architecture entrelacée d'un filtre du 2nd ordre
iii. Architecture entrelacée de deux filtres du 2nd ordre

35
 D'après la structure générale, un filtre du 2 nd ordre peut être
construit par deux filtres du 1er ordre en cascade.

36
 On obtient donc un pipeline à deux étages pour le filtre du
2nd ordre.
 Remarques :
 La cadence de travail est fixée par la camera pour le
traitement horizontal : F=27MHz et T=37ns
 En revanche, elle est imposée par l'écran VGA pour le
traitement vertical : F=25MHz et T=40ns

37
 Il faut deux cycles d'horloge pour filtrer un pixel.

38
nd

ii. Architecture entrelacée 39
d'un filtre du 2nd ordre
 Le filtre du 1er ordre a déjà été considérablement optimisé et il est
difficile de faire mieux.
 Si l'on souhaite encore améliorer les performances (vitesse et/ou
surface) du filtre de Deriche, il faut désormais travailler sur le filtre du
2nd ordre.
 Voici notre situation de départ :
 D'après l'analyse des timings, la cellule du 1er ordre travaille moins
de la moitié du cycle.
 Cependant, il n'est pas possible d'exploiter ce temps mort en
augmentant la fréquence de travail, puisque celle-ci, bien que lente,
est imposée par les standards ITU601 et VGA...


 Si on ne peut pas travailler plus vite, alors essayons de réduire la
surface !
 Pourquoi ne pas réutiliser une seule cellule du 1er ordre pour réaliser le
filtre du 2nd ordre ?
 Pour cela, on doit multiplier la fréquence de calcul par 2, ce qui est
possible d'après l'analyse des timings.

 Le calcul du filtre du 2nd ordre s'effectuera en deux phases calculées par
la même cellule du 1er ordre.
 Remarque : La fréquence pixel doit rester inchangée, puisque fixée par

la caméra ou l'écran.

 Pour séquencer ces deux phases, il faut placer un multiplexeur à
l'entrée et un registre en sortie.

 Avec ce stratagème, on a divisé la surface par 2, à défaut de pouvoir multiplier la
fréquence d'horloge par 2.
 Désormais, la cellule du 1er ordre travaille 100 % du cycle, pour réaliser une cellule du
2nd ordre.
 Remarques :
 L'entrelacement a créé une seconde boucle de récursion.
 Elle a également permis d'insérer un registre dans la 1 ère boucle récursive.

45
nd

iii. Architecture entrelacée 46
de deux filtres du 2nd ordre
 L'entrelacement de deux cellules du 1er ordre, ou entrelacement d'un facteur 2, a permis
d'insérer un registre dans la boucle récursive initiale.
 Malheureusement, ce registre n'a pas apporté d'effet pipeline, car une seconde boucle
de récursion est apparue...
 Qu'en est-il lors d'un entrelacement d'un facteur 4, pour entrelacer par exemple deux
cellules du 2nd ordre ?
 Réfléchissons intensément :
 Si un second registre apparaissait dans la boucle récursive initiale, alors on pourrai
la couper en deux, créer deux étages de pipeline et accélérer les calculs...
 Oui, mais pour cela, il faudrait pouvoir multiplier la fréquence initiale par 4, ce qui
n'est pas possible d'après l'analyse des timings...
 Les deux étages de pipeline apporteraient-ils un gain en performance suffisant pour
l'horloge par 4 ?
 Méthode : Supposons que cela soit possible et vérifions à posteriori.

 On souhaite donc remplacer quatre cellules du 1er ordre réalisant deux filtres du 2nd
ordre, par une cellule du 4ème ordre réalisant le même travail.
1 2
3 4

 Ce calcul s'effectuait auparavant en deux cycles.


 On multiplie l'horloge de travail par 4.





 La structure finale calcule-t-elle assez vite ?
 La boucle récursive initiale contient 3 registres, et la

nouvelle en contient 2.

 On peut donc les redistribuer (retiming) pour créer deux
étages de pipeline.
 Si le bloc combinatoire requiert moins de 50 % de la

période, alors sa moitié nécessitera moins de 25 %.
 => L'hypothèse de départ est vérifiée !
57


3. La détection des contours 58
par calcul du gradient
A. Algorithme
B. Architecture
C. Schéma détaillé

59
A. Algorithme
i. Coordonnées
ii. Direction
iii. Norme

60
i. Coordonnées
 Le calcul de la dérivée est une technique couramment employée pour analyser
les variations d'une fonction.
 La dérivée, ou le gradient, d'un signal unidimensionnel est proportionnel à ses
variations.
 Elle peut être approximée en chaque point, par le calcul de la différence entre
deux échantillons successifs.
 Par analogie, il est possible de calculer le gradient d'un signal bidimensionnel,
en calculant la différence entre deux (groupes de) points voisins, selon les
deux directions.
{G h=(b−a)+(c−d )
G v =(a−d )+(b−c )
 Si le signal 2D est une image de luminance, on obtient en chaque point, les deux
composantes d'un vecteur, selon les directions horizontale et verticale.
61
i. Coordonnées
 La norme du gradient est proportionnelle à la variation de luminosité
entre les surfaces constituant l'image, et sa direction est perpendiculaire
aux frontières.
 Les contours dans l'image peuvent ensuite être détectés par seuillage
de la norme du gradient, tandis que les segments séparés peuvent être
reliés par prolongement perpendiculaire à sa direction.

62
A. Algorithme
i. Coordonnées
ii. Direction
iii. Norme

63
ii. Direction
 La direction du gradient est essentielle pour déterminer l'orientation de
la frontière entre deux surfaces.
 Cette orientation servira ultérieurement, lors de la fermeture des
contours mal détectés.
 En réalité, il est inutile d'avoir une précision au degré près. On peut
parfaitement se contenter de 4 directions.

64
ii. Direction
 Avec une telle simplification, il devient très simple de déterminer
la direction du gradient :
 Si G h >2⋅G v alors direction 1,
 Sinon, si Gv >2⋅G h alors direction 3,
 Sinon, si G v⋅G h >0 alors direction 2,
 Sinon direction 4.

65
A. Algorithme
i. Coordonnées
ii. Direction
iii. Norme

66
iii. Norme
 Bien sûr, la norme du gradient peut être calculée à partir de ses
deux composantes, avec le théorème de pythagore :
‖G ‖=√ Gh +Gv
⃗ 2 2
 Toutefois, si cette formule donne un résultat précis, l'électronique

pour la réaliser est bien trop complexe...

67
iii. Norme
 Heureusement, encore une fois, on ne recherche pas un résultat exact, mais
plutôt une valeur approchée.
 Dès lors, des d'approximations deviennent possibles, selon l'orientation du
gradient :
 Si direction 1, alors ⃗ ‖=Gh
‖G
 Sinon si direction 3, alors ⃗ ‖=G v
‖G
 Sinon on détermine la norme à partir du cosinus et du sinus de l'angle α ,
formé par les directions 2 ou 4 avec l'horizontale :
{ cos α=
√2
2
α=45 ° ⇒
sin α=
√ 2
2

68
iii. Norme
 Exprimons la norme du gradient à partir du sinus et du
cosinus de α :
{
Gh ⃗ G ⃗ h⋅√ 2
h
cos α= ⇒‖G‖= ⇒‖G‖=G
⃗
‖G‖ cos α
Gv Gv
sin α= ⃗
⇒‖G‖= ⃗ ‖=G v⋅√2
⇒‖G
⃗
‖G‖ sin α
 Ces deux expressions donnent des valeurs approchées
acceptables, sans que l'on puisse dire laquelle est la plus
proche du résultat, d'où l'idée d'en faire la moyenne :
⃗ √ 2
‖G‖= ⋅(Gh +Gv )
2
69
iii. Norme
 Enfin, on peut substituer √2à une valeur approchée
2 de 2 :
construite avec des puissances
√2 =0,707... ⇔0,75=2−1 +2−2

2
 On obtient l'expression approchée suivante, où les

multiplications par des puissances de 2 négatives ne sont
autres que des décalages vers la droite :
⃗ ‖=(2−1+ 2−2)⋅(Gh+G v )
‖G

A. Algorithme
B. Architecture

71
B. Architecture
 Le calcul du gradient vertical nécessite les valeurs de
luminosité des pixels appartenant à deux lignes successives.
 Pour réunir ces informations, il faut insérer une FIFO capable
de retarder les pixels pendant la durée d'une ligne entière :

72
B. Architecture
 Part ailleurs, pour profiter au mieux de l'ordre d'arrivée des pixels lors du
calcul des composantes du gradient, une petite réorganisation des calculs
s'impose.
 En effet, sachant que les pixels arrivent à chaque cycle par colonne, il faut
privilégier les calculs dans une même colonne pour profiter du pipeline :
{ G h=(b−a)+(c−d )=(b+ c)−(a+ d )

G v =(a−d )+(b−c )=(b−c)+(a−d )
cycle i cycle (i-1)

73
B. Architecture
 Enfin, le calcul de la direction et de la norme ne posent aucun
problème particulier.

A. Algorithme
B. Architecture

75

76


77
1. D. Demigny, F. Garcia Lorca, et L. Kessal, De l'Architecture à l'algorithme ? un exemple : le
détecteur de contours de Deriche, Traitement du signal Numéro Spécial Adéquation Algorithme
Architecture, 14(6) pp.615-623, november 1997.
2. F. G. Lorca, L. Kessal, and D. Demigny, Efficient asic and fpga implementations of iir filters for real
time edge detection, in International Conference on Image Processing (IEEE ICIP), number 2,
pages 406-409, Santa Barbara, 1997.
3. Filtres récursifs temps réel pour la détection de contours : optimisations algorithmiques et

architecturales, Federico Garcia Lorca, Thèse de doctorat, Univ. Paris XI, 1996.
4. D. Demigny, L. Kessal, F. Garcia Lorca, et J.P. Cocquerez, Conceptions nouvelles du détecteur de

contours de Deriche, In Actes des Journées Adéquation Algorithmes Architectures En Traitement
Du Signal et de L'image (CNRS, GDR ISIS, CNES), pages 45-52, Toulouse, janvier 1996.
5. Architecture reconfigurable dynamiquement, application au traitement d'images. Riad Bourguiba,

Didier Demigny et Lounis Kessal, Actes des Journées Thématiques Universités/Industries sur
l'Adéquation Algorithme-Architecture pour les Applications Temps Réel Industrielles Complexes,
Mars 1999, Lille GRAISyHM, GDR-PRC ISIS.
6. Conception d'une architecture materielle reconfigurable dynamiquement dediee au traitement

d'images en temps reel, Riad Bourguiba, Thèse de doctorat, Univ. Cergy-Pontoise, juillet 2000.

Projet FPGA Détection de Contours v2.0

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Projet FPGA Détection de Contours v2.0

Transféré par

Droits d'auteur :

Formats disponibles

Détection de contours

1. La carte Celoxica RC203

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

1. La carte Celoxica RC203

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

C. Le filtre récursif du 2nd ordre

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

C. Le filtre récursif du 2nd ordre

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

 Il passe par le soustracteur, puis les portes ET, l'additionneur le

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

 Il correspond exactement à la boucle combinatoire.

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

 Filtre après insertion des registres de pipeline

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

 On obtient l'équation suivante :

y ' n =γ⋅( y ' n−2− x n)+ x n

 L'équation est différente, ce n'est donc pas le même filtre...

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

=> On a intérêt à retarder ces pondérations au maximum pour limiter leur

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

C. Le filtre récursif du 2nd ordre

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

 Remarque : La fréquence pixel doit rester inchangée, puisque fixée par

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0

ENIT - Génie Electrique - Détection de contours sur FPGA v2.0