Examen Systèmes Embarqués 2021 ELN ESE M2 USTO

Exo1
1)Le pipeline a 3 niveaux
Un multiplicateur matériel
2 type d'instruction 32 bits et 16 bits (compressés) (thumb)
7modes de fonctionnement avec chaque mode une banque de registre
Architecture Load and store (instruction de format fixe)
Condition incluse dans l'instruction
Barrel registre pour faire un décalage en parallèle avec les opérations de L'ALU
Etc……
2)Soft core est un cœur de microprocesseur qui est disponible sous forme d'un code HDL
(description en langage matériel) et par conséquent il est flexible il peut être adapté aux besoins de
l'application contrairement au hard core qui est donné sous un bloc compact complet a être utilisé
tel quel
Exemple le MICROBLAZE
3)la mémoire cache peut être efficace et rentable si le programme exploite la propriété de la
localité temporelle et la localité spatiale des données et des instructions donc il faut optimiser les
boucles et utiliser des des structures de données adéquates
4)la problématique de la conception d'un système embarqué concerne la productivité : on exige un
produit très compétitif avec un TTM très réduit.
L'obstacle de la productivité de conception qui résume l'écart entre l'avancement technologique
en électronique et son exploitation effective et réelle par une conception qui aboutit à un produit
délivrable et commercialisable.
Solutions: (réduire le TTM)
Procéder par une méthodologie de conception
Modélisation a haut niveau (niveau fonctionnel)
Utiliser des modèles formels
Réutilisation de composants IP
Utilisation des outils de conception automatique
Codesign du matériel et logicielle
et laisser la partie comportement indépendant de l'architecture
5) Conception classique

1. Commencez par des spécifications de la fonctionnalité et un ensemble de contraintes

2. Générer un modèle plus formel de la fonctionnalité, basée sur un concept de modélisation.
3. Simulez le modèle afin de vérifiez la fonctionnalité. Si nécessaire faire des ajustements.
4. Choisissez une architecture (μprocesseur, bus, etc.) tels que les limites de coût sont respectées
Ainsi que les contraintes de temps et de puissance.
5. Construisez un prototype et implémentez le système.
6. Vérifiez le système: si les contraintes ne sont pas satisfaites:
Revenez à 4, choisissez une nouvelle architecture et démarrez une nouvelle implémentation.
Conception actuelle

Examen SYS EMB USTO ELN 1

 1. Concevoir à différents niveaux d’abstraction
2. Ramener la complexité à un niveau gérable
3. Apporter les détails d’implantation le plus tard possible
4. Développer le matériel et logiciel en même temps sur des chemins parallèles
5. Séparation des champs d’étude à chaque niveau
6. Séparer l’application de la plateforme
7. Rester ‘platform independant’ le plus longtemps possible (Flot de conception en Y)
8. Réaliser des objectifs au niveau du système en exploitant les compromis entre matériel et
logiciel dans un système grâce à leur conception simultanée

le goulot d'étranglement concerne la répartition du matériel et logiciel car

Il existe plusieurs possibilités

Classique moderne
6) ZYBO et ZEDBOARD
7)le zynq est un soc qui contient deux paries PS (unité de traitement comportant 2 cœurs ARM9 et
une partie logique PL qui comporte un FPGA. Quant a ARM7TDMI est un uniprocesseur
L'utilité du zynq est sa possibilité de l'utiliser pour réaliser certaines tache en matériel et d'autres en
logiciel ce qui le rend tres pratique pour une conception conjointe.
8) CAN 2.0A Standard trame maxi = 1 + 11 + 1 + 6 + 64 + 16 + 2 + 7 = 108 bits
Rendement = Données utiles/Trame standard maxi=64/108= 59:25%

Examen SYS EMB USTO ELN 2

9) ASIC et FPGA sont classés matériel
Dsp et microcontrolleur sont classés logiciel

Exo2
A)
A(Th1 ,n1) B(Th2 ,n2)
Th la periode de l’horloge
n le CPI nombre de cycles (de periode horloge) par instruction
si on a un programme qui comporte N instructions
le temps d’execution sur l’implementation A est : Ta=NxTh1xn1
-----------------------------------------------------B est Tb=NxTh2xn2
A est plus rapide que B si : Ta< Tb d’où : NxTh1xn1 < NxTh2xn2 d’où :
Th1xn1 < Th2xn2
A .N si Th2=1microS et n2=2 et n1=1 Th1 < 2 microS on peut prendre 1.5 microsec
A est plus rapide Que B d’une proportion de 2 / 1.5
B)Efficacité energetique=MOPS/mw
L'efficacité énergétique est le nombre des OPs utiles divisés par l'énergie nécessaire pour les
réaliser. OP/nJ (nb d’operation par nano joule)
P=kxCl xfx(Vdd)2 = 1000 x 100x 106 x5x5x10-12= 2,5 w = 2500 mW
1000 operation par cycle d'horloge =1000/Tcl=1000xf=1000x100x106=1011Operation/s
Eff= 1011/2500=100/25 =4 x 107 ops/mw=40 x106 = 40MOPS/mw

EXO2
1)
A est une amelioration -----acceleration d’une fraction F par un facteur S
Temps avant amelioration=Tav
Temps apres amelioration =Tap
Tap= F/S x Tav + (1-F) xTav d’ou: Tap= (F/S +(1-F))Tav = (F+S-FS)/S x Tav
Le speed up= sp= Tav/Tap = S/(F+S-FS)
Discussion:
Si F=1 amelioration totale sp= S
Si F=0 aucune amelioration sp = 1

2) F=0,4 et S=5 application de la formule précédente

Tap=0,4 Tav/5 + 0,6 Tav speed up= 5/0,4+5-0,4x5=5/3,4=1,47

Examen SYS EMB USTO ELN 3