Présenté Par: BENMGUIRIDA Issam

Présenté par: BENMGUIRIDA Issam
CHAP 1: Introduction au monde numérique

1. Numérique ou analogique ?
Représentation analogique
La plupart des capteurs transforment une grandeur physique (température,
pression...) en grandeur électrique.
Exemple: le microphone transforme la pression acoustique en grandeur
électrique proportionnelle.
Représentation numérique
La grandeur mise sous forme numérique n'est plus proportionnelle à la
grandeur d'entrée. Elle s'exprime par symboles ou codes (chiffres) par
exemple: le tachymètre d'une automobile, s'il est numérique, indique une
valeur par pas de 1 km/h : la progression est discontinue; s'il est
analogique (à aiguille), la progression est continue. La représentation
numérique est donc DISCONTINUE.
Electronique analogique
- Variation continue des grandeurs électriques
Information  valeurs instantanées I(t) et V(t)
Electronique numérique
- Variation binaire des grandeurs électriques
Codage de l’Information  Niveau d’abstraction supplémentaire
2. Les avantages des circuits numériques

Immunité au bruit : les circuits sont généralement peu sensibles à des petites
variations de tension.
Conception simple : le traitement de données binaires permet de réaliser des
circuits plus simples et faciles à simuler.
Exemple : une multiplication de deux tensions est plus facile à effectuer en
numérique qu’en analogique.
Stockage de l’information : il est plus facile de mémoriser des 0/1 qu’une tension
analogique.
Intégration à grande échelle : la plupart des fonctions se font à partir de quelques
opérations élémentaires faciles à répéter.
Portabilité : possibilités de traiter des données binaires sur des machines
différentes.
Mais
• La plupart des circuits numériques ne peuvent pas dépasser des
fréquences de ~ GHz.
• Notre monde est analogique : tout capteur commence d’abord par
mesurer une tension analogique, qui doit être convertie en binaire.
3. Les systèmes de numération
La base d’un système de numération est le nombre de chiffres différents

qu’utilise ce système de numération. En électronique numérique, les
systèmes les plus couramment utilisés sont : le système binaire, le système
octal, le système décimal et le système hexadécimal.
a- Système décimal
C’est le système à base 10 que nous utilisons habituellement. Il contient dix
chiffres : 0,1,2,3,4,5,6,7,8,9.
Le chiffre 2356 dans ce système, s’écrit (2356)10
Donc ce chiffre s’écrit comme un polynôme :
N = 2 x 103 + 3 x 102 + 5 x 101 + 6 x 100 = 2356
Un nombre décimal N entier composé de n+1 chiffres pourra s’écrire sous la

forme :
N = α0 x 100 + α1 x 101 + … + αn x 10n
𝑛
N= α
𝑖=0 i
x 10𝑖
Les puissances de 10 sont appelés les poids ou les valeurs de position.
Le poids est égal à la base élevée à la puissance de son rang.
Unité Dizaine Centaine Milliers 10*Milliers 100*Milliers
Chiffre a0 a1 a2 a3 a4 a5
Rang 0 1 2 3 4 5
Poids 100 101 102 103 104 105
b- système binaire
Le système binaire est le système de base 2, c’est à dire qui utilise deux
chifrres différents : le 0 et le 1. Chacun d’eux est appelé bit (contraction de
binary digit) ou élément binaire.
Dans ce système, le poids est une puissance de 2.
Exemple : N= (10110)2
N= 1 * 24 + 0 * 23 + 1 * 22 + 1 * 21 + 0 * 20
N= (22)10
* Puissance de 2 :
n 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
2n 1 2 4 8 16 32 64 128 256 512 1024 2048 4096 8192 16384 32768
* Cadrage d’un nombre :
C’est le nombre d’éléments binaires pris pour représenter un intervalle de

valeurs.
Exemple : % 00011011 nombre représenté sur un octet (8 bits)

% 0000000000011011 nombre représenté sur 16 bits.
* Valeurs maximum et minimum représentées sur n bits :
En utilisant n bits, on peut former 2n nombres différents et le plus grand

d’entre eux est égal à (2n-1).
Exemple : si n = 8 alors : on peut former 256 nombres différents et

Nmax = (28 -1) = 255.
c- système octal
Le système de numération octal est de base 8, ainsi il utilise 8 chiffres différents : 0, 1, 2, 3, 4,
5, 6 et 7.
Exemple : N = (6543)8
N = 6 * 83 + 5 * 82 + 4 * 81 + 3 * 80
N = (3427)10
La succession des nombres par ordre croissant est le suivant :
- 1 chiffre : 0, 1, 2, 3, 4, 5, 6, 7.
- 2 chiffres : 10, 11, 12, 13, 14, 15, 16, 17, 20, 21......, 27, 30, 31....etc.
* puissance de 8 :
n 0 1 2 3 4 5
8n 1 8 64 512 4096 32768
d- système hexadécimal
Le système hexadécimal est de base 16 et utilise 16 symboles différents :

les dix premiers chiffres décimaux : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 et les 6
premières lettres de l’alphabet : A, B, C, D, E, F.
La succession des nombres hexadécimaux par ordre croissant est la
suivante :
- 1 chiffre : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F, 0, 1, 2, 3.....etc.
- 2 chiffres : 00, 01, 02 ....., 09, 0A, 0B,....., 0F, 10, 11, 12,....., 19, 1A,
1B.....etc.
Exemple : N = (AC53)16
N = A * 163 + C * 162 + 5 * 161 + 3 * 160
N = 10 * 163 + 12 * 162 + 5 * 161 + 3 * 160
N = (44115)10
* puissance de 16 :
n 0 1 2 3 4 5
16n 1 16 256 4096 65536 1048576
* valeurs maximum et minimum d’un nombre hexadécimal :
nombre valeur valeur maximum
de chiffres minimum base 16 base 10

1 0 $F 15
2 00 $FF 255
3 000 $FFF 4095
4 0000 $FFFF 65535
5 00000 $FFFFF 1048575
6 000000 $FFFFFF 16777215
7 0000000 $FFFFFFF 268435455
8 00000000 $FFFFFFFF 4294967295
4. Changement de base
a) Conversion d’un nombre décimal en un nombre d’un système
d’une autre base
Problème : un nombre N étant donné en base 10, cherchons à l’écrire dans

un système de base b.
Méthode : Nous divisons le nombre décimal à convertir par la base b

et nous conservons le reste. Le quotient obtenu est divisé par b et
nous conservons le reste. S’il y a un reste, le résultat est égal à 1
sinon il est égal à 0. Il faut répéter l’opération sur chaque quotient
obtenu. Les restes successifs sont écrits, en commençant par le
dernier, de la gauche vers la droite pour former l’expression de N
dans le système de base b.
Exemple :conversion de N = (86)10 en un nombre du système binaire

(b=2).
b) autres conversions
* conversion d’un nombre octal en un nombre binaire :

Chaque symbole du nombre écrit dans le système octal est remplacé par
son équivalent écrit dans le système binaire à trois bit.
Exemple : N = (257)8 = % 010 101 111
2 5 7
* conversion d’un nombre binaire en un nombre octal :
C’est l’opération inverse de la précédente. Il faut regrouper les 1 et 0 du
nombre trois par trois en commençant par la droite, puis chaque groupe est
remplacé par le chiffre octal correspondant.
Exemple : N = % 11001101111 = 11 001 101 111
3 1 5 7
N = @ 3157
* conversion d’un nombre hexadécimal en un nombre binaire :
Chaque symbole du nombre hexadécimal est remplacé par son équivalent
écrit dans le système binaire.
Exemple : N=$BF8
N = % 1011 1111 1000
B F 8
* conversion d’un nombre binaire en un nombre hexadécimal :
C’est l’inverse de la précédente. Il faut donc regrouper les 1 et 0 du nombre
par quartet en commençant par la droite, puis chaque groupe est remplacé
par le symbole hexadécimal correspondant.
Exemple : N = % 100001101111
N = % 1000 0110 1111
8 6 F
N = $ 86F
5. OPERATIONS SUR LE SYSTEME BINAIRE
1) Nombres signés
La plupart des dispositifs numériques traitent positifs et les nombres négatifs,

ce qui impose de prendre en compte deux symboles supplémentaire : + et -.
Ces dispositifs n’acceptant que des 0 et des 1, il faut ajouter un autre bit pour
symboliser le signe.
Lorsqu’il est égal à 0 le nombre est positif ;
S’il est égal à 1  le nombre est négatif.
Ce bit est appelé bit de signe et le nombre ainsi formé est dit signé.
Notation en grandeur exacte

Ex : + (47)10 = % 0 101111 et - (47)10 = % 1 101111
Complément à 1 d’un nombre binaire
Complémenter à 1 un chiffre binaire revient à remplacer un 0 par un 1 et un
1 par un 0.
Ex : - 47 s’écrit % 1 101111 en notation exacte et son complément à 1
est % 1 010000, le bit de signe restant inchangé.
Complément à 2 d’un nombre binaire

Pour obtenir le complément à 2 d’un nombre binaire, il faut prendre le
complément à 1 de ce nombre et lui ajouter 1.
Dans le cas d’une addition, un nombre binaire négatif est écrit sous la forme
du complément à 2 car cela facilite la réalisation de l’opération.
Ex : -47 s’écrit % 1 101111 en notation exacte, son complément à 1 est

% 1 010000, son complément à 2 est % 1 010001.
b) Addition
L’addition de nombre signé est utilisée dans la plupart des circuits

numériques. Trois cas peuvent se présenter :
 L’addition de deux nombres positifs,

 L’addition de deux nombres de signes contraires,
 L’addition de deux nombres négatifs.
La méthode consiste à écrire les nombres positifs en notation exacte et à

remplacer les nombre négatifs par leur complément à 2 avant
d’additionner. Si le résultat est positif, il est en notation exacte, s’il est
négatif, il est en notation complément à 2.
0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 0 avec un report de 1
i) addition de deux nombres positifs
Effectuons l’addition (+17)10 et (+12)10

L’écriture de l’addition est la suivante :
1er nombre (+17)10 010001
2ème nombre (+12)10 + 001100
Résultat 011101
ii) addition de deux nombres de signes contraires
Deux cas se présentent :
 La grandeur du nombre positif est supérieure à celle du nombre négatif.
Effectuons l’addition des nombres suivants : (+17)10 = % 0 10001 et
(-12)10 = % 1 01100
(-12)10 étant négatif, il faut le remplacer par son complément à 2.
Effectuons l’addition :
1er nombre 010001
2ème nombre +110100
Résultat 1000101
Remarque : Nous avons additionné les bits de signe et la retenue ;

cela peut entraîner, comme dans le cas présent, un débordement qui est
toujours a rejeté. La somme étant positive, le résultat est en notation
exacte :
% 0 00101 = (+5)10
 La grandeur du nombre positif est inférieure à celle du nombre négatif.
Effectuons l’addition des nombres (-17)10 = % 1 10001 et
(+12)10 = % 0 01100
Le complément à 2 de (-17)10 est : % 1 01111

L’écriture de l’addition est alors :
1er nombre 101111
2ème nombre + 001100
Résultat 111011
Cette somme est négative, le résultat est le complément à 2 du total

cherché qui s’écrit en notation exacte : % 1 0 0 1 0 1 = (-5)10.
iii) addition de deux nombres négatifs
Effectuons l’addition de (-17)10 et (-12)10.

Les compléments à 2 sont : (-17)10 = % 1 01111 et (-12)10 = % 1 10100
L’écriture de l’addition est alors :
1er nombre 101111

2ème nombre +110100
Résultat 1100011
Cette somme est négative, le résultat est le complément à 2 du résultat

cherché qui s’écrit en notation exacte : 1 11101 = (-29)10.
c) Multiplication
0x0=0
0x1=0
1x0=0
1x1=1
Remarque :
- si les nombres sont tous les deux négatifs, ce sont leurs compléments
à 2 qui sont pris en compte avant la multiplication et le produit est
en notation exacte.
- si l’un des nombres est négatif, on prend son complément à 2 avant la

multiplication, le résultat est le complément à 2 du produit cherché.
d) Division
La méthode est identique à celle d’une division de deux nombres décimaux.
Exemple : 110110 1010

-1010
101
00111
00000
1110
- 1010
0100
Soit : (110110)2 = (1010)2 x (101)2 + (100)2

Ou encore en base 10 : 54 = 10 x 5 + 4
- si les nombres sont négatifs, on prend leur complément à 2 avant la
division, le quotient est en notation exacte ;
- si l’un des nombres est négatif, on prend son complément à 2 avant la
division, le résultat est le complément à 2 du quotient cherché.
CHAP 2: système numérique (porte logique + tableau de Karnaugh)
1. Définitions :
1.1 Table de vérité
Une fonction X peut comporter n variables.

Nous obtenons 2n combinaisons de ces n variables.
Pour chacune de ces combinaisons, la fonction peut prendre une valeur 0 ou
1.
L'ensemble de ces 2n combinaisons des variables et la valeur associée de la
fonction représente  "LA TABLE DE VERITE"
Exemple d'une table de vérité :
X=𝑎. 𝑏. 𝑐
1.2 Forme canonique
Pour écrire l'équation de X en fonction des 3 variables il faut dire :
Autant de termes que de fois que la fonction est égale à 1.

Ce qui donne une écriture "algébrique" en notant :
Si a vaut 1 nous écrirons a.

Si a vaut 0 nous écrirons 𝒂 et nous lirons a barre.
Pour la table de vérité ci-dessus, cela nous donne
Cette forme d'écriture est appelée FORME CANONIQUE.

3.1 Chronogramme
Il existe une autre façon de représenter une fonction logique:

appelée chronogramme ou diagramme des temps.
Les variables binaires sont représentées par:
un niveau de tension lorsqu’elles sont à 1.
une valeur nulle lorsqu’elles sont à 0.
Elles évoluent dans le temps.
Exemple de chronogramme de la fonction ET à 2 entrées :
Soit X = a. b
Le chronogramme est également utilisé pour représenter le fonctionnement

complet d'un système électromécanique.
Le cahier des charges d'un système logique peut être exprimé par un
chronogramme (ex: gestion des feux de carrefour).
2. Opérateurs logiques de base
2.1 Opérateur NON

La sortie d'un opérateur NON est toujours dans l'état opposé à celui de
l'entrée unique.
symbole USA symbole UE notation Table de vérité
E S
E 1 S
0 1
S= E
1 0
Lire E barre
2.2 Opérateur ET
La sortie d’un opérateur ET est à l'état "1" si et seulement si toutes les
entrées sont à l'état "1"
Symbole USA Symbole UE Notation Table de vérité
A B S
S = A.B 0 0 0
A S
B & 0 1 0
(lire A et B)
1 0 0
1 1 1
2.3 Opérateur OU
La sortie d'un opérateur OU est à l'état "1" si et seulement si l'une au moins
entrées est à l'état "1"

A B S
A S 0 0 0
B >1 S = A+B 0 1 1
(lire A ou B) 1 0 1
1 1 1
Remarque:
Les opérateurs logiques NON, ET et OU ce sont les opérateurs logiques de
base, il existe autres opérateurs logiques appelés opérateurs logiques
dérivés.
2.4 Opérateur OU EXCLUSIF (XOR)

La sortie d'un opérateur OU EXCLUSIF est à l'état "1" si et seulement si
une et une seule entrée est à l'état "1"

A B S
A 0 0 0
S S=A B
B =1 0 1 1
(lire A ou exclusif B) 1 0 1
1 1 0
3. Association d'opérateurs de base

3.1 ET NON (NAND)
association symbole Notation Table de vérité

équivalent
A B S
A A 0 0 1
1S B & S S=A.B 0 1 1
B&
1 0 1
1 1 0
3.2 OU NON (NOR)
association symbole Notation Table de vérité

A B S
A A S 0 0 1
B>1 1 S B >1 S=A+B 0 1 0
1 0 0
1 1 0
3.3 NON OU exclusif (Non XOR)

association Symbole Notation Table de vérité
A B S
0 0 1
S=A B 0 1 0
(lire A non ou 1 0 0
exclusif B) 1 1 1
4. Tableau de KARNAUGH
Les règles et propriétés de l'algèbre de Boole permettent de simplifier les

fonctions. Cette méthode est relativement lourde et ne permet jamais de
savoir si l'on aboutit à une expression minimale de la fonction ou pas.
Nous pourrons utiliser la méthode du tableau de Karnaugh.

Cas de deux variables binaires: nous avons quatre combinaisons, la table
de vérité est le suivante :
A chaque combinaison des variables est associée une valeur de la fonction.

L'idée de KARNAUGH est d'associer une surface à chaque
combinaison des variables, en adoptant la représentation suivante :
Nous disposons de 4 cases correspondant aux 4 combinaisons de variables.
La case 1 correspond à la combinaison a = 0 b = 0 ==> (𝒂 . 𝒃)

La case 2 correspond à la combinaison a = 1 b = 0 ==> (a . 𝒃)
La case 3 correspond à la combinaison a = 0 b = 1 ==> (𝒂 . b)
La case 4 correspond à la combinaison a = 1 b = 1 ==> (a . b)
Dans chacune de ces cases sera inscrite la valeur de la fonction pour la

combinaison de variables correspondant à cette case.
En suivant l'exemple déjà représenté nous avons :

case n° 2 ==> combinaison de variables a = 1 et b = 0 ==> valeur de la
fonction = 0.
Pour chacune des cases nous associons un produit de variables
4.1 Représentation d'un tableau de Karnaugh

Un tableau de Karnaugh peut se représenter sous les formes suivantes :
Ces trois représentations sont équivalentes.
Un tableau de Karnaugh nous renseigne donc sur les données suivantes :

Le nom de la fonction (par exemple : X),
Le nom des variables (a, b),
L'état des variables : 0 , 1 ou une barre représentant l'état 1,
La valeur de la fonction (1 ou 0).
4.2 Tableau de Karnaugh à 3 variables
A chaque case est associé un triplé des valeurs a, b, c.
Exemple :
La case n° 1 représentera le triplet {0,0,0} ou a = 0, b = 0 et c = 0.
Nous pouvons dire également que la case n°1 correspond au produit
(𝒂.𝒃.𝒄)
Dans ce cas la représentation devient :
4.3 Tableau de Karnaugh à 4 variables
A chaque case est associé un quadruplet des valeurs a, b, c, d.
Exemples :
la case n° 4 représentera le quadruplet {1,0,0,0} ou a = 1, b = 0, c = 0 et
d = 0 (a . 𝑏.𝑐.𝑑).
La case n° 11 représentera le quadruplet {1,1,1,1} ou a = 1, b = 1, c = 1

et d = 1 (a . b . c . d ).
La case n° 16 représentera le quadruplet {1,0,1,0} ou a = 1, b = 0, c = 1

et d = 0 (a . 𝑏 . c . 𝑑).
4.4 Adjacences des cases

Dans chaque cas, l'ordre d'écriture des états des variables fait qu'entre
deux cases voisines (en ligne ou en colonne) une seule variable change
d'état ; on dit de telles cases qu'elles sont adjacentes.
La case 2 correspond à a = 0 ; b = 1 ; c = 0 ; d = 0
La case 3 correspond à a = 1 ; b = 1 ; c = 0 ; d = 0
Lorsque nous passons de 2 à 3, seule la variable "a" change d'état :

2 et 3 sont adjacentes.
Lorsque nous passons de 2 à 1, seule la variable "b" change d'état :
Lorsque nous passons de 2 à 6, seule la variable "d" change d'état :
Enfin, lorsque nous passons de 2 à 14, seule la variable "c" change d'état :
Nous venons de déterminer les adjacences de la case n° 2.

Cette notion de cases adjacentes est fondamentale.
4.5 Simplification d’équations

La méthode consiste à réaliser des groupements de CASES ADJACENTES
contenant des 1 ou des 0. Un groupement de 1 permet d’obtenir
l’équation de S, un groupement de 0 permet d’obtenir l’équation 𝑺.
Règles :
• Le nombre de cases d’un groupement doit être égal à 1, 2 ,4 , …2n
• Les groupements doivent être les plus grands possibles.
• Les groupements peuvent se chevaucher pour être les plus grands
possibles.
• Dans chaque groupement on ne retient que les variables dont l’état
ne change pas.
• Pour extraire l’équation de la fonction logique on ne retient que les
variables dont l’état ne change pas à l’intérieur d’un groupement et
on effectue la somme logique (OU logique) de toutes les expressions
trouvées.
cas de 5 variables:
Chap3: Technologies des circuits intégrés numériques.
1. Définition de classes d’intégration
Dans l’ordre chronologique, on distingue 4 classes d’intégration :
Les microcircuits SSI ( Single Size Intégration) :  100 transistors par cm2.
Les circuits intégrés MSI ( Médium Size Intégration ) :  1000 transistors

par cm2.
Les circuits LSI ( Large Size Intégration ) :  10000 à 100000 transistors

par cm2.
Les circuits VLSI ( Very Large Size Intégration ) :  0.1 à 1 million

transistors par cm2.
2. Notion de niveaux logiques

Pour une famille donnée, les niveaux logiques « 0 » et « 1 » ne
correspondent pas à une tension précise, mais à une certaine « plage » de
tension.
 On appellera pour les valeurs de tension en entrée ( Input ):
VIHmin : Tension minimale en entrée qui assure le niveau logique haut.
VILmax : Tension maximale en entrée qui assure le niveau logique bas.
 On appellera pour les valeurs de tension en sortie ( Output ):

VOHmin : Tension minimale de sortie à l’état logique haut.
V0Lmax : Tension maximale de sortie à l’état logique bas.
3. Compatibilité des niveaux logiques
Compatibilité au niveau haut : Il faut que VOHmin > VIHmin

Compatibilité au niveau bas : Il faut que VILmax > VOlmax
4. Temps moyen de propagation.

Lorsqu’on applique à l’entrée d’un circuit un niveau logique, il y a un certain
retard pour que la sortie réagisse. Cette durée est le temps moyen de
propagation tPD.
tPHL: Temps de propagation du niveau haut au niveau bas.

tPLH: Temps de propagation du niveau bas au niveau haut.
tPD = (tPHL + tPLH ) / 2
Remarque : Ce temps détermine la fréquence maximale FMAX à laquelle les

circuits intégrés sont capables de réagir.
5. Facteur de charge : Sortance N.
Ce paramètre caractérise le nombre N maximal d’entrées de portes logiques

pouvant être commandées par la sortie d’un autre opérateur logique de la
même famille.
Dans l’ordre chronologique, on distingue 4 classes d’intégration :
Sortance N ( A l’état haut ) = IOH / IIH

Sortance N ( A l’état bas ) = IOL / IIL
Remarque : La documentation constructeur fournie les données suivantes :

IOH, IIH, IOL, IIL.
6. Notion de familles de circuits logiques :
Il existe plusieurs familles de circuits technologiques. Les 2 plus utilisées

sont :
TTL ( Transistors Transistors Logic )
CMOS (transistors à effet de champ MOS - Complémentaire - Métal - Oxyde

- Semiconducteur )
7. Nomenclature
La nomenclature commerciale doit permettre (facilement) de déterminer la

famille logique du circuit. Les constructeurs de circuit logiques ont
finalement commencé à utiliser une nomenclature unifiée
1 – Circuit normal ou ayant une spécification particulière. SN=normal

2 – Série (température), 74=civile [0,70°], 54=militaire [-55,125°]
3 – Famille (Ici : Low power Schottky)
7 – La référence du circuit : 76 = 2 bascules JK
8 – Boîtier : N =Dual Inline Package
Type de boitier
SOP: Small Outline Package

QFP: Quad Flat Package
DIP: Dual Inline Package
a. Famille TTL : Transistor Transistor Logique (logique à

transistors bipolaires)
• Utilise des transistors bipolaires.
• S’alimente par 5V
• Constituée de plusieurs variantes :
74 : TTL Standard, (10ns, 10 mW)

C’est la première famille de CI à avoir vue le jour, c’était en 1964.
Ces CI offre un bon compromis entre vitesse et consommation
convenant ainsi à de nombreuses applications. Il est obsolète mais
reste le circuit de référence pour les comparaisons de performance.
74 H : High Speed, (6ns, 22 mW)

Famille de circuits rapides. Les circuits sont à peut près les même que
ceux de la série standard, les résistances sont de plus faibles valeur
et en sortie un des transistors est remplacé par un montage Darlington. La
vitesse de commutation est plus rapide et les temps de propagation
sont faibles. Toutefois la consommation de ce type de circuits est
importante (Pd = 23mW)
La série 74 H est périmée depuis l’arrivée de la série 74 S.
74 L : Low Power, (33ns, 1 mW)

Ce sont les mêmes circuits que ceux de la série standard sauf pour ce
qui est des résistances qui sont toutes plus élevées donc la
consommation en courant est plus faible (U=R*I).
L’inconvénient est qu’en réduisant la consommation, les temps de
commutation augmentent ( τ = R×C ).
La série 74 L est périmée depuis l’arrivée de la série 74 LS.
74 S : Schottky, remplacée par AS, (3ns, 19 mW)

Les séries 74, 74L et 74H fonctionnent toutes avec des transistors qui sont
en régime de saturation lorsqu’ils conduisent. Le fonctionnement à
saturation engendre des retards de stockage donc les vitesses de
commutations sont limitées. La série 74S réduit le retard de stockage
en évitant la saturation complète des transistors grâce à une diode
Schottky placée entre la base et le collecteur.
Les 74S sont deux fois plus rapides que les 74H pour à peu près la
même consommation.
74 LS : Low Power Schottky, fortement utilisée pendant longtemps,

elle est maintenant en perte de vitesse (9.5ns, 2 mW)
Même technologie que la série 74S mais les résistances sont de plus
grandes valeur donc la consommation est plus faible mais les temps
de commutations sont plus élevés.
74 AS : Advanced Schottky, (1.5ns, 8 mW)

Nouvelle série, la série 74AS fonctionne plus rapidement que la série S et
les besoins en courants d’entrées sont relativement faibles, ce qui traduit
une sortance accrue.
C’est la série utilisée dans toutes les applications rapides.
74 ALS : Advanced Low Powe Schottky, (4ns, 1 mW)

Nouvelle série, la série 74ALS est une version plus perfectionnée
que la série 74AS, bien supérieure en vitesse et en consommation.
Exemple d’une porte logique NAND (TTL)

Tableau de comparaison :
b. Famille CMOS : (Complementary Metal Oxide Semiconductor)

Fabriquée avec un étage de sortie est composé d'un couple de
transistors MOSFET N et P
• Consommation quasi nulle en basse fréquence
• Souplesse d’alimentation
• Meilleure immunité au bruit
• Comparée à la technologie TTL cette technologie est plus lente,
consomme moins d’énergie, a une marge de sensibilité aux bruits plus
large, fonctionne sous une gamme de tensions d’alimentations plus
grande, a une sortance plus élevée et une densité d’intégration plus
importante.
• Néanmoins la technologie TTL est plus rapide.
Série 4000 : CMOS standard (l'ancêtre)

74C : serie 4000 avec brochage TTL
La première série de CI MOS à avoir vue le jour est la série 4000.
La série 74C est compatible avec les TTL de même numéro (même brochage et
niveau compatible).
Les circuits 4000 et 74C peuvent fonctionner avec une tension comprise entre 3V et
18V.
Exemple d’une porte logique NAND (CMOS)

c- FAMILLES HYBRIDES
Ces familles intègrent des transistors bipolaires et des transistors CMOS.
Elles réunissent les qualités des deux technologies :
Rapidité de la TTL
Faible consommation de la CMOS
74HC / 74HCT CMOS RAPIDES
Version améliorée de la série 74C, la vitesse de commutation est dix fois
plus grande.
Comparable à la série TTL 74LS
La série HCT à des niveaux de tension d’entrée compatible avec les TTL (
0,8V et 2V )
La série HC à des niveaux de tension d’entrée compatible avec les CMOS
(1,35V et 3,35V )
74HC: alimentation de 2V à 6V
74HCT: alimentation 5V à ± 10%
74AC / 74ACT CMOS Advanced

Avantages : rapidité de fonctionnement, consommation pratiquement nulle,
sortance importante.
Ces circuits sont compatibles avec les CMOS et les TTL.
Afin d’obtenir une plus grande rapidité et des fronts plus raides le brochage
a été adapté, il y a plusieurs broches Vcc et GND au milieu des boîtiers. Les
boîtiers sont plus volumineux.
Les boîtiers ont la même numérotation que les TTL
74LV / 74LVC Low Voltage CMOS
Pour reculer les limites de l’intégration qui sont liées à la tension de
claquage (pour VDD=5V la taille des pistes est de 5µm), les séries LV et LVC
utilisent des tensions d’alimentation comprises entre 1V et 3.6V (LV) et
entre 1,2V et 3.6V (LVC) la taille des pistes est de 3µm.
Avantages : très haute intégration, fonctionne sous piles ou accumulateur
(appareil portable), plus économique (boîtier plastique au lieu de
céramique).
Toutes les fonctions ne sont pas disponibles, ces circuits sont plus lents. La
puissance disponible en sortie est faible.
d- Compatibilité des familles :

Il est nécessaire de prendre certaines précautions lors de l’association de CI
de familles différentes. Les niveaux des tensions d’entrée et de sortie pour
les états Haut et Bas doivent être compatibles pour assurer correctement le
changement d’état du circuit commandé. Il faut s’assurer que VOH du circuit
amont correspond à VIH du circuit commandé ainsi que VOL à VIL.
A l’état haut, la tension minimale de sortie VOH, doit être supérieure ou
égale à la tension minimale d’entrée VIH du circuit de commande.
A l’état bas, la tension maximale de sortie VOL, doit être inférieure ou égale
à la tension maximale d’entrée VIL du circuit de commande.
Les familles compatibles sont donc : CMOS-HC vers TTL
TTL vers HCT
Les familles non compatibles sont donc : TTL vers CMOS-HC
CMOS (lorsque VDD ≠ VCC) vers TTL
e- CHOIX D’UNE FAMILLE LOGIQUE

Facteurs à considérer :
• Vitesse.
• Consommation
• Source d’alimentation
• Prix des circuits logiques.
• L’immunité aux bruits
• La compatibilité avec les autres CI utilisés.
• La gamme de température.
f- TABLEAU COMPARATIF DES CARACTERISTIQUES DES SERIES TTL,

CMOS ET HYBRIDE
Dans le cas d’une porte ET NON
Chap4: Circuits combinatoires
1. Additionneur
a-Demi-additionneur
• Le demi additionneur est un circuit combinatoire qui permet de réaliser
la somme arithmétique de deux nombres A et B chacun sur un bit.
• A la sotie on va avoir la somme S et la retenu R (Carry)
Pour trouver la structure (le schéma) de ce circuit on doit en premier

dresser sa table de vérité
En binaire l’addition sur un seul bit se fait de la manière suivante:
•La table de vérité associée :
De la table de vérité on trouve :

b- Additionneur complet
En binaire, lorsque on fait une addition il faut tenir en compte de la
retenue entrante.
Table de vérité d’un additionneur complet sur 1 bit

Si on veut simplifier les équations on obtient :
Schéma d’un additionneur complet

En utilisant des Demi Additionneurs
Si on pose :
On obtient :
Et si on pose :
On obtient :
•On remarque que X et Y sont les sorties d’un demi additionneur ayant
comme entrées A et B.
•On remarque que Z et T sont les sorties d’un demi additionneur ayant
comme entrées X et Ri-1.
c- Additionneur sur 4 bits

• Un additionneur sur 4 bits est un circuit qui permet de faire l’addition de
deux nombres A et B de 4 bits chacun,
– A (a3a2a1a0)
– B (b3b2b1b0)
En plus il tient en compte de la retenu entrante
• En sortie on va avoir le résultat sur 4 bits ainsi que la retenu (5 bits en

sortie)
• Donc au total le circuit possède 9 entrées et 5 sorties.
• Avec 9 entrées on a 29=512 combinaisons !!!!!! Comment faire pour

représenter la table de vérité ?????
• Il faut trouver une solution plus facile et plus efficace pour concevoir ce
circuit
•Lorsque on fait l’addition en binaire, on additionne bit par bit en

commençant à partir du poids fiable et à chaque fois on propage la retenue
sortante au bit du rang supérieur.
L’addition sur un bit peut se faire par un additionneur complet sur 1 bit.
2. Le comparateur
• C’est un circuit combinatoire qui permet de comparer entre deux nombres
binaire A et B.
• Il possède 2 entrées :
– A : sur un bit
– B : sur un bit
• Il possède 3 sorties
– fe : égalité (A=B)
– fi : inférieur (A < B)
– fs : supérieur (A > B)
a- Comparateur sur un bit

Schéma d’un comparateur dur un bit

c- Comparateur 2 bits
• Il permet de faire la comparaison entre deux nombres A (a2a1) et
B(b2b1) chacun sur deux bits.
c- Comparateur 2 bits avec des comparateurs 1 bit

•C’est possible de réaliser un comparateur 2 bits en utilisant des
comparateurs 1 bit et des portes logiques.
•Il faut utiliser un comparateur pour comparer les bits du poids faible et un
autre pour comparer les bits du poids fort.
•Il faut combiner entre les sorties des deux comparateurs utilisés pour
réaliser les sorties du comparateur final.
d- Comparateur avec des entrées de mise en cascade

• On remarque que :
– Si A2 >B2 alors A > B
– Si A2<B2 alors A < B
• Par contre si A2=B2 alors il faut tenir en compte du résultat de la
comparaison des bits du poids faible.
• Pour cela on rajoute au comparateur des entrées qui nous indiquent le
résultat de la comparaison précédente.
• Ces entrées sont appelées des entrées de mise en cascade.
3. Le multiplexeur
Le multiplexeur (MUX) est un circuit combinatoire qui permet de

sélectionner une information (1 bit) parmi 2n valeurs en entrée.
Le rôle du multiplexeur est d’acheminer au choix une entrée parmi
plusieurs.
Le multiplexeur possède donc plusieurs entrées et des signaux de contrôle
permettant d’acheminer un de ces signaux vers sa sortie.
– 2n entrées d’information
– Une seule sortie
– N entrées de sélection (commandes)
Un multiplexeur joue le rôle d’un commutateur à plusieurs positions qui

aiguillerait vers la sortie les informations de n’importe quelle entrée,
Les entrées d’adressage permettent de connaître à chaque instant l’état

d’une entrée de données.
E1
Entrées Multiplexeur S Sortie
E2
a
Contrôle
E1
Entrées S Sortie
E2
Multiplexeur
a=0
Contrôle
E1
Entrées S Sortie
E2
Multiplexeur
a=1
Contrôle
a- Multiplexeur 2 à 1 (2  1) :
• S(C0,E0 , E1) = E0 si c = 0
• S(C0,E0 , E1) = E1 si c = 1
On voit clairement clair que le signal de contrôle C0 permet de choisir

(mettre en sortie) l’entrée E0 si C0=0, et l’entrée E1 si C0 = 1. Le même
raisonnement peut être appliqué au mux de 4 à 1.
E1
E2
c
E1
E2
S=E1
C=0
E1
E2
S=E2
C=1
b- Multiplexeur 4 à 1 (4  1) :
c- Multiplexeur 8 à 1 (81) :
4. Le démultiplexeur
• Il joue le rôle inverse d’un multiplexeur, il permet de faire passer une

information dans l’une des sorties selon les valeurs des entrées de
commandes.
• Il possède :
– une seule entrée
– 2n sorties
– N entrées de sélection (commandes)

a- Démultiplexeur 14
S1
S2
Entrée E
Sorties
Démultiplexeur S3
S4
a b Contrôle
S1=Eab
S2
Entrée E
Sorties
Démultiplexeur S3
S4
a=0 b=0 Contrôle

S1
S2=Eab
Entrée E
Sorties
Démultiplexeur S3
S4
a=0 b=1 Contrôle

S1
S2
Entrée E
Sorties
Démultiplexeur S3=Eab
S4
a=1 b=0 Contrôle

S1
S2
Entrée E
Sorties
Démultiplexeur S3
S4=Eab
a=1 b=1 Contrôle

S1=E
S2=0
E
S3=0
S4=0
a=0 b=0
b- Démultiplexeur 18
Il est important de noter ici que l’entrée e a été inscrite dans la table de
vérité, indiquant le report de l’entrée à la sortie. On relèvera que l’index i de
la sortie si par laquelle est acheminé e correspond à la valeur binaire formé
par les signaux de commande : i=c2c1c0.
Dans l’application pratique, le démux est peu utilisé dans cette forme. On lui
préfère un composant dérivé : le décodeur.
5. Le décodeur
C’est un circuit combinatoire qui est constitué de :
– N : entrées de données
– 2n sorties
– Pour chaque combinaison en entrée une seule sortie est active à

la fois
Le décodeur fonctionne de façon très similaire à celle du démultiplexeur,

l’entrée e ayant été fixée à 1. Le décodeur reçoit n signaux de contrôle et
donne 2n sorties.
S1=1
S2=0
a=0
Décodeur S3=0
b=0
S4=0
S1=0
S2=1
a=0
Décodeur S3=0
b=1
S4=0
S1=0
S2=0
a=1
Décodeur
S3=1
b=0
S4=0
S1=0
S2=0
a=1
Décodeur S3=0
b=1
S4=1
a- Décodeur 24
S1=1
S2=0
a=0
S3=0
b=0
S4=0
b- Décodeur 38
Le décodeur est utilisé pour effectuer lu décodage de ligne dans les

composants de mémoire. Le circuit peut également être exploité pour
réaliser des fonctions logiques. Par exemple, le circuit suivant :
Implémente la fonction :
Relevons que l’ordre des signaux d’entrée est important.

6. L’encodeur de priorité
• Il joue le rôle inverse d’un décodeur
– Il possède 2n entrées
– N sorties
– Pour chaque combinaison en entrée on va avoir son numéro (en
binaire) à la sortie.
a- L’encodeur (42)
Les X de la table de vérité signifient que les entrées peuvent indifféremment

prendre la valeur 0 ou 1. Par exemple, les combinaisons d’entrées 1000 et
1010 tombent toutes deux dans le cas de la première ligne.
De manière générale, l’encodeur de priorité prend en entrée un mot de 2n

bits et donne en sortie un mot de n bits correspondant à l’index du bit non
nul le plus significatif. Une question se pose quand tous les bits à l’entrée
valent 0 ? On ajoute alors un signal indicateur (appelé GS) qui vaut 1
uniquement dans ce cas.
E1=1
E2=x S1=0
Codeur
E3=x
S2=0
E4=x
E1=0
E2=1 S1=0
Codeur
E3=x
S2=1
E4=x
E1=0
E2=0 S1=1
Codeur
E3=1
S2=0
E4=x
E1=0
E2=0 S1=1
Codeur
E3=0
S2=1
E4=1
Pour le cas d’un encodeur de priorité à 8 entrées, nous aurons la table de

vérité qui suit.
7- Le transcodeur
C’est un circuit combinatoire qui permet de transformer un code X (sur n

bits) en entrée en un code Y (sur m bits) en sortie.
Exemple :
Transcodeur BCD
8- Afficheur 7 segments:
En commandant convenablement l'allumage de certains segments, on

visualise les nombres désirés.
Par exemple pour visualiser un zéro, on allumera les segments a, b, c, d, e,

f. Pour visualiser un 1, on allumera les segments b, c et pour un 2, les
segments a, b, g, e, d par exemple.
Table de vérité
LT ou «lamp test» qui permet de vérifier le

fonctionnement de l'afficheur en allumant tous
les segments si BI est à l'état 1.
BI / RBO ou «blanking input» qui permet

l'effacement des segments de l'afficheur
quelque soit l'état des autres entrées.
BI ou «ripple blanking input» qui permet

l'effacement des 0 à gauche si A, B, C, D sont
à 0.
Exercices:
Exercice 1 :
En utilisant un multiplieur 21, réalisez les fonctions NOT, AND, OU et XOR.
Exercice 2 :
Réaliser un additionneur complet en utilisant que des mux 21
Chap5: Circuits séquentiels
Dans un circuit combinatoire, les valeurs des sorties à un instant donné

sont directement imposées par celles des entrées.
Ce type de circuits ne permet en fait de traiter qu’une classe restreinte

de problèmes ne nécessitant pas de besoin de mémorisation.
Les circuits séquentiels ont quant à eux la capacité de mémoriser des

informations et par conséquent de traiter des séquences de données.
L’étude des circuits séquentiels élémentaires (bascules, registres, mémoires,
compteurs) fera l’objet de ce chapitre.
1. Bascules
1.1. Notions de circuit séquentiel et de point mémoire
A l’inverse des circuits combinatoires, l’apparition d’un même vecteurs

d’entrée sur un circuit séquentiel n’entraîne pas nécessairement des valeurs
identiques sur les sorties.
Exemple :
Les combinaisons (01, 00) et (11, 00) appliquées sur les entrées
conduisent à une valeur de sortie différente sur la sortie et ceci, malgré le
fait que le dernier vecteur soit identique (00).
Un système séquentiel peut être synchrone ou asynchrone selon qu’il est

commandée ou pas par un signal d’horloge.
Asynchrone si à partir de l’instant où on applique un vecteur d’entrée, son

évolution est incontrôlable de l’extérieur.
Synchrone si son évolution est contrôlable de l’extérieur par un signal

d’horloge.
Les bascules sont les circuits séquentiels élémentaires permettant de

mémoriser une information binaire (bit) sur leur sortie. Elles peuvent être
synchrones ou asynchrones.
1.2. Bascule RS
La bascule RS est le dispositif de mémorisation élémentaire.
Cette bascule est asynchrone. Toutes les bascules, y compris les bascules
synchrones, ne sont en fait que des évolutions de cette bascule.
La bascule RS est un dispositif à deux entrées R (pour Reset) et S (pour

Set) et une sortie Q présentant la propriété suivante :
- lorsque S et R sont à 0, Q conserve sa valeur (Etat mémoire)

- une apparition de S entraîne durablement Q=1
- une apparition de R entraîne durablement Q=0
Appelons Qn, la sortie à l’instant n et Qn+1 la sortie à l’instant n+1.

Nous pouvons dresser la table de vérité et la table de Karnaugh définissant
Qn+1.
On s’aperçoit que l’énoncé du problème est incomplet : les combinaisons

telles que SR=11 ne sont pas définies.
Elles correspondent à des ordres d’enclenchement (SET) et de
déclenchement (RESET) simultanés.
On peut obtenir plusieurs équations de la bascule.
Qn+1 = S.R + Qn.R = (S + Qn) R= ((S + Qn) + R) (1)
Qn+1 = S + Qn.R = (S . (Qn.R)) (2)
Les schémas correspondant à ces équations sont donnés sur la Figure

suivante .
Dans le cas (1) les valeurs indéterminées sont affectées à 0. La bascule est
dite à déclenchement prioritaire.
Dans le cas (2) les valeurs indéterminées sont affectées à 1. La bascule est
dite à enclenchement prioritaire.
Sur ce type de bascule, la combinaison (R,S)=(1,1) doit être interdite car

elle peut introduire une indétermination. En effet, le passage de la
combinaison (R,S)=(1,1) à (R,S)=(0,0) entraîne deux valeurs possibles sur
Q selon que R ou S commute en premier.
La table de vérité de la bascule RS est représentée sur le tableau suivant.
L’avantage de cette bascule est sa simplicité.

Ces inconvénients sont le fait qu’elle soit purement asynchrone, qu’elle soit
sensible aux parasites (tout événement sur une des entrées affecte la
sortie), et qu’il existe un état interdit.
Utilisation:
Anti-rebond
il existe un phénomène de rebond ou de clignotement lorsqu'on utilise
des interrupteurs mécaniques. Le problème est d'autant plus important
lorsqu'on utilise des contacteurs en métal qui admettent une certaine
élasticité. Au moment de la connexion ou de la déconnexion, les
contacteurs peuvent rebondir et peuvent fausser le résultat de
l'interruption. Le nombre et la durée des changements dépendent du type
d'interruption, ils se réalisent le plus souvent en quelques millisecondes.
Dans le cas de l'utilisation d'un interrupteur pour démarrer un matériel
électrique, le rebond n'est pas considéré comme un gros problème.
Exemple:
La Figure presendente montre que la fermeture d’un bouton poussoir peut

être soumise à des rebonds et qui engendrer des commutations parasites
indésirables.
1.3 Bascule RSH
La bascule RSH est une bascule RS synchronisée par un signal d’horloge

H.
Lorsque H=0, la bascule est dans l’état mémoire.
Lorsque H=1, la bascule fonctionne comme une bascule RS.
Le schéma de cette bascule est le suivant:
Cette bascule a toujours un état interdit et fonctionne sur les niveaux

d’horloge. Tout en restant sensible aux parasites elle l’est moins que la
bascule RS puisqu’elle est uniquement sensible sur le niveau haut de
l’horloge (plus le niveau haut de l’horloge est réduit, moins cette bascule est
sensible aux parasites).
Bascule D:
La bascule D-Latch est une bascule ayant une entrée D et une sortie Q
synchronisée par un signal d’horloge H.
La bascule D-Latch est une bascule qui peut être conçue sur le même
principe que la RSH. Dans ce cas, elle est obtenue à partir d’une bascule
RSH en ne considérant que les deux combinaisons (R,S) = (0,1) et (1,0).
Cette bascule n’a donc pas d’état interdit.
Elle est transparente sur le niveau haut de l’horloge (Q=D) et mémorise

la valeur de sortie sur le niveau bas. Ce dispositif est en fait l’élément
mémoire de base.
La structure d’un tel dispositif peut être obtenue à partir de la structure de
la bascule RSH mais également directement en repartant du cahier des
charges.
Deux schémas à portes de cette bascule sont donnés sur la Figure

suivantes:
La bascule D est la cellule mémoire fondamentale utilisée dans la grande

majorité des applications. Ce dispositif fonctionne sur un front d’horloge
(front montant ou front descendant).
Exercice : Etablir le chronogramme de cette bascule

1.5 Bascule T
La bascule T (T pour Toggle) est un élément qui interprète son entrée de

commande T, non comme une entrée à mémoriser, mais comme un
ordre de changement d’état. Cette bascule est particulièrement
intéressante à utiliser pour certaines applications et notamment pour la
réalisation de compteurs.
Sa table de vérité est la suivante
Une telle bascule peut être réalisée à partir d’une bascule D avec :
1.6. Bascule JK
La bascule JK est une bascule fonctionnement sur front d’horloge (maître-

esclave) comportant 2 entrées (J et K). La table de vérité de cette bascule
est donnée sur la Figure suivante:
La bascule J K synchrone est obtenue à partir d'une bascule R S H dont les

sorties sont rebouclées sur les entrées. Ceci permet d'éliminer l'état
indéterminé.
Remarque :
Pour J = K = 1 , on dit que l'on est dans le mode basculement. Cette

bascule passe à l'état opposé à chaque front montant du signal d'horloge.
2. LES COMPTEURS
2.1. Généralités:
Un compteur est un ensemble de bascules reliées de manière à compter

des impulsions. Il réalise également la division de fréquence.
On classe les compteurs en deux modes :
• Mode synchrone : toutes les bascules possèdent une horloge
commune de commande.
• Mode asynchrone : Pas d’horloge commune, c’est généralement la
bascule de rang n-1 qui commande la bascule de rang n.
Pour chacun de ces modes, on distingue :

• Les compteurs modulo 2n
• Les compteur modulo différent 2n
• Les compteurs réversibles (compteur – décompteur)
2.2 COMPTEURS/DECOMPTEURS ASYNCHRONES

2.2.1 COMPTEUR ASYNCHRONE MODULO 2n
Exemple de réalisation à partir de bascule JK.
Chaque bascule JK fonctionne sur le front descendant de la précédente.

Si il y a sur l’horloge N impulsions, il y aura sur:

Q0, N0 impulsions avec N0 = N / 2 ,
Q1, N1 impulsions avec N1 = N0 /2 = N / 4 ,
Q2, N2 impulsions avec N2 = N1 / 2 = N/8 ,
Q3, N3 impulsions avec N3 = N2 / 2 = N / 16,
Ce comptage est binaire car il divise la fréquence de H par 2n (n est le

nombre d’étages du compteur).
Remarque:
Plus le nombre de bascules est grand, plus le nombre de retard introduit du
fait du fonctionnement asynchrone est grand.
Exemples :Bascules 7473, compteur 7493.
n étages ⇒ temps de retard = n × 40ns
Exemple:
Compteur modulo 4 (22)
Schéma à l’aide des bascule JK:
Chronogramme:
L’ensemble Q0, Q1 forme le mot binaire du compteur.

Compteur modulo 8 (23)
Schéma à l’aide des bascule JK:
Chronogramme:
2.1.2 COMPTEUR ASYNCHRONE MODULO DIFFÉRENT DE 2n

Ce sont des compteurs qui réalisent des divisions par un nombre entier
différent de 2n.
a- Compteur asynchrone modulo 6:
C’est compteur asynchrone qui va compter de 0 jusqu’à 5.

Pour cela on doit forcer le remise à zéro (RESET)
Pour notre cas, il faut provoquer une remise à zero des bascules
lorsque nous atteignions la valeur 110 (6 en décimale)
Table de vérité:
Schéma de compteur asynchrone modulo 6
Chronogramme:
2.2.3 DECOMPTEUR ASYNCHRONES 2n
C’est le cas contraire du compteur
Exemple:
Décompteur asynchrone modulo 8
Schéma:
Chronogramme:
2.2.4 DECOMPTEUR ASYNCHRONE DIFFÉRENT DE 2n
Ce compteur décompte de 4 à 0.
On doit faire des forçages pour SET et pour RESET selon les cas.
Exemple:
Décompteur asynchrone modulo 5.
Procédure:
Au début le décompteur doit commencer par la valeur 4 (100).
Pour cela on doit mettre à 1 (SET) la bascule Q3 et mettre à 0 (RESET) les
bascules Q0 et Q1 pour obtenir la valeur 100.
Table de vérité:
Schéma:
Chronogramme:
2.2.5 COMPTEUR/DECOMPTEUR ASYNCHRONE MODULO 2n

Nous utilisons une autre variable de sélection X de telle sorte que:
X=0 fonctionnement compteur
X=1 fonctionnement décompteur
Exemple :
Compteur / décompteur asynchrone modulo 8.
2.3 COMPTEURS/DECOMPTEURS SYNCHRONES
Les temps de propagation TP s'ajoutant, le signal de sortie de la énième

bascule est retardé de n.tp. Ce retard augmentant avec le nombre de
bascules, les compteurs asynchrones seront vite limités en fréquence.
D'autre part, des états intermédiaires de durée TP apparaissent et peuvent
être à l'origine de dysfonctionnements.
Pour pallier ce problème, on réalise des compteurs synchrones, pour

lesquels le signal d'horloge est commun à toutes les bascules.
Le compteur synchrone est donc plus rapide que le compteur asynchrone

puisque les délais de propagation des bascules ne sont pas cumulés.
2.3.1 Compteur synchrone modulo 8 :
Pour réaliser un compteur modulo 8 à partir de 3 bascules J-K qu’on relie de

la manière suivante :
L'impulsion d'horloge est appliquée simultanément à chaque bascule. Celles-
ci évoluent en fonction des informations présentent sur leurs entrées J, K au
moment ou apparait l'impulsion. Il faut donc repositionner J et K à l'instant t
pour obtenir le basculement désiré à l'instant t+1.
J0=K0=1
J1=K1=Q0
J2=K2=Q0.Q1
2.3.2 Compteur synchrone modulo 5 (différent de 2n) :
Pour un compteur modulo 5, il faut 3 bascules.

Il faudra alors détecter l'état 5 pour remettre les bascules à zéro.
2.3.3 Décompteur synchrone modulo 8 :

2.4 Les registres

Un registre est constitué d'un ensemble de bascules synchrones permettant
de stocker une information binaire, de la transférer ou de lui faire subir des
opérations (décalage par exemple).
2.4.1 Registre de mémorisation (ou tampon)
C'est un registre à entrée parallèle et sortie parallèle. On s'en sert pour

mémoriser les données et les transférer.
C’est une association de n bascules D pour mémoriser n bits.
➢ les entrées présentes sur E0, E1, E2, E3 sont mémorisées en

synchronisation avec le signal W
➢ elles peuvent être lues sur les sorties Q0, Q1, Q2, Q3 en coïncidence avec
le signal de validation R
2.4.2 Registre à décalage
Le registre à décalage est constitué de cellules mémoires (bascules) qui

sont reliées entre elles de telle sorte que la sortie de la bascule au rang n
soit reliée à l'entrée de la bascule de rang n+1, les bascules ayant le même
signal d'horloge. On décale ainsi à chaque front d'horloge la valeur présente
à la sortie d'une cellule mémoire à la suivante. On distingue différents
modes de décalage:
le décalage à droite qui consiste à faire avancer l'information binaire vers
la droite et inversement pour le décalage à gauche.
a- Entrée série - sortie parallèle
➢ pour transformer un codage temporel (succession des bits dans le temps

en codage spatial (information stockée dans une mémoire statique)
➢ on peut utiliser aussi la sortie série, avec éventuellement des fréquences
d'horloge différentes en entrée et en sortie
le registre sert alors de mémoire tampon (buffer)

b- Décalage à gauche
c- Entrée parallèle - sortie série
la commande X permet de sélectionner le mode de chargement
exemple d'une entrée parallèle + série et sortie série

➢ si X=0, l'entrée série est inhibée et l'entrée parallèle est validée
➢ si X=1, l'entrée parallèle est inhibée et l'entrée série est validée

➢ permet de transformer un codage spatial en codage temporel
d- Entrée parallèle - sortie parallèle
la commande X permet de sélectionner le mode de chargement
La commande de S et R s’éffectue par 0 logique
X=0 ⇒ SET=RESET=1 ⇒ fonctionnement normal des bascules

⇒ inhibition des entrées parallèles
X=1:
Ei=1 ⇒ (SET=0, RESET=1) ⇒ Qi=1
Ei=0 ⇒ (SET=1, RESET=0) ⇒ Qi =0
2.4.3 Applications
• Mémorisation temporaire d'une information.„

• Ligne à retard numérique permet de retarder un mot binaire de n
périodes d'horloge.
• Division et multiplication par 2n

• décalage à droite de n bits : division par 2n
• décalage à gauche de n bits : multiplication par 2n

2.5 Circuits mémoires
Une mémoire est un dispositif permettant d'enregistrer, de stocker ou de

restituer des informations (données). Elle peut se résumer en une collection
de cases dites cases mémoires. Chaque case mémoire est caractérisée par
une adresse et contient une information binaire.
2.5.1. Différentes types du mémoires:

On distingue deux types de mémoires:
* les mémoires à accès aléatoire qui se compose de deux classes: les
mémoires vives et les mémoires mortes
* les mémoires à accès séquentiels pour lesquelles l'accès à une case
mémoire dépend de sa position et de son adresse: disquette, disque dur,
bande magnétique, etc.
Dans la suite nous nous intéresserons qu'aux mémoires vives et mortes.

a. mémoires vives
Les mémoires vives appelées communément RAM ( Random Access
Memory) sont des mémoires pour lesquelles l'information disparaît lorsqu'
elles ne sont plus alimentées. Elles sont lecture, écriture. Elles peuvent être
statiques (SRAM) ou dynamiques (DRAM). Dans le cas des RAM statiques,
les cellules mémoires sont des bascules bistables qui conservent
indéfiniment leur dernier état. Elles n'ont donc pas besoin d'être rafraîchies
périodiquement , contrairement aux RAM dynamiques dont chaque cellule
mémoire est réalisée autour d'un condensateur.
b. mémoires mortes
Les mémoires mortes sont uniquement en lecture. Elles sont appelées
communément ROM pour Read Only Memory. L'état logique des différentes
cellules mémoires est fixé une fois pour toutes lors de la fabrication. Il
existe plusieurs catégories de ROM:
* PROM (Programmable ROM): les cellules mémoires sont modifiées une
seule fois par l'utilisateur.
* EPROM (Erasable ROM): c'est une PROM effaçable par un rayonnement
ultraviolet intense.
* EEPROM (Electrically EPROM): c'est une ROM programmable et effaçable
électriquement par l'utilisateur.
2.5.2. Organisation
Une mémoire est constituée de cellules mémoires (bascules) qui sont

regroupées pour former des cases mémoires. Chaque case mémoire est
identifiée par une adresse unique obtenue par la combinaison binaire d'un
ensemble de fils constituant le bus d'adresse. Cette adresse est
généralement exprimée en Hexadécimal.
L'ensemble de fils permettant de lire ou d'écrire sur chaque cellule mémoire
forme le bus de donnée. Lorsque le bus d'adresse est composé de n fils, la
taille de la mémoire est T=2n cases ou mots. Le nombre m de fils du bus de
donnée quant à lui indique la largeur des mots mémoires.
Une mémoire composée de 210 cases, c'est-à-dire 1024 cases est une
mémoire de 1 kilo cases notée 1K cases; celle composée de 220 cases, soit
1024 K cases est notée 1M cases (M pour méga).
La capacité de la mémoire est le nombre de bits qu'elle peut contenir. On

l'exprime généralement à l'aide d'un multiple de l'octet (1octet=8bits). Ainsi
une mémoire disposant de 23 bits d'adresse et 32 bits de données a une
capacité de 223 x 32 = 23 x 220 x 4 x 8 = 64 Mo ( ou 8 M mots de 32 bits) .
2.5.3. Fonctionnement
Les boîtiers mémoires disposent d'un certain nombre de connections

externes leur permettant d'être reliés ensemble sur un même bus de
donnée et de pouvoir accéder à ce bus indépendamment des autres.
L'entrée notée CE (Chip Enable) ou CS (Chip Select), souvent
complémentée, permet de déconnecter électroniquement la mémoire du bus
de donnée (bus de donnée à l'état haute impédance). L'entrée R/W permet
d'autoriser l'écriture ou la lecture de la mémoire.
Si R/W = 0 une opération d'écriture est possible

Si = 1 une opération de lecture est possible
CHAP 6: Convertisseurs: CAN/CNA
1. Introduction.
Le monde physique est par nature analogique (dans la quasi-totalité des

cas). Il est perçu via des signaux analogiques (son, ondes visuelles, etc.)
qui peuvent être traités par des systèmes analogiques.
Le traitement numérique des données prend le pas sur les approches

purement analogiques. Le recours au numérique permet en effet un
stockage aisé de l’information, une excellente reproductibilité des
traitements, la possibilité de développer relativement aisément des
fonctionnalités complexes, une réduction des coûts de production, etc.
L’interface nécessaire entre le monde analogique et un traitement

numérique donné est réalisé par des convertisseurs analogique –
numérique (CAN, ou ADC pour Analog to Digital Converter en anglais) et
numérique – analogique (CNA, ou DAC pour Digital to Analog
Converter).
Le rôle d’un CAN est de convertir un signal analogique en un signal

numérique pouvant être traité par une logique numérique, et le rôle d’un
CNA est de reconvertir le signal numérique une fois traité en un signal
analogique
2. Convertisseur analogique numérique (CNA)

2.1. Principe de la conversion analogique numérique.
Définition : Un convertisseur numérique - analogique (CNA) est un dispositif

électronique permettant la conversion d’un signal numérique en un signal
analogique.
Signal analogique : signal continu en temps et en amplitude.

Signal numérique : signal échantillonné et quantifié, discret en temps et
en amplitude.
• Un CNA convertit un nombre binaire en une tension (ou un courant) qui lui
est proportionnel.
– L’entrée est numérique (n bits) : N = (an-1…a1a0)2

n est la résolution numérique
– La sortie est analogique (tension) : uS= Nq + uSmin

q est le quantum ou résolution analogique (en V)
L’étendue de la tension de sortie est : uSmax – uSmin= 2nq
• Exemple 1: CNA 3 bits, plage [0,10 V]
q = (10 - 0)/ 23 = 10/8 = 1,25 V

Exemple 2 : CNA 8 bits, plage [-5,+5 V]

q = (5 - (-5))/ 28 = 10/256 ≈ 0,04 V
2.2 CNA à réseau de résistances pondérées (exemple)
Fonctionnement
Les interrupteurs électroniques Ki sont des transistors :
Ki est fermé quand ai = 1 (niveau de tension haut)
Ki est ouvert quand ai = 0 (niveau de tension bas)
L’A.O. fonctionne en régime linéaire : ε= 0 V
Loi des nœuds :

D’autre part : uS= -Ri
Donc:
• quantum : q = -(Vref/2n)
• plage de la tension de sortie : 0 à -Vref
2.3 Restitution du signal analogique initial
a- Par interpolation
b- Par filtrage analogique

3- Convertisseur analogique/numérique (CAN)
Analog-to-Digital Converter (ADC)
Un CAN convertit une tension (ou un courant) en un nombre binaire qui lui
est proportionnel.
L’entrée est une tension analogique comprise entre uEminet uEmax.
La sortie est numérique (n bits) : N = (an-1…a1a0)2
Remarque :
la conversion A/N est plus complexe à réaliser que la conversion N/A.
3-1- Fonction de transfert
•N = [(uE– uEmin) /quantum]
• Exemple (fig. 5) : CAN 3 bits, plage [0,10 V]
Critère de choix:
• résolution
• durée de conversion (TC)
• plage de la tension d’entrée
• prix
3-2- Echantillonage (numérisation)
L’échantillonnage consiste à numériser (échantillonner) un

signal analogique.
L’élément principal est le convertisseur A/N.
a- Vitesse d’échantillonnage:
• L’échantillonnage est caractérisé par sa période TE
• Fréquence d’échantillonnage : fE=1/TE
• Limite : TC < TE
Exemple : ADC0804
fE limitée à 1/100 µs = 10 kHz :
10 000 échantillons (de 8 bits) par seconde
3-3- Influence de la résolution et de la fréquence d’échantillonnage
CAN 3 bits, fE= 10 kHz CAN 4 bits, fE= 20 kHz
• L’échantillonnage est d’autant meilleur que :

fE est élevée (vitesse)
n est élevée (précision)
3-3- Théorème de Shannon (1948)

Considérons un signal sinusoïdal de fréquence f:
Avec fE= 10f (10 échantillons par période) :

échantillonnage correct.
Après restitution par interpolation linéaire:
Avec fE< 2f, l'échantillonnage est incorrect

Théorème de Shannon
La fréquence d'échantillonnage fE doit être au moins double
de la plus grande fréquence f contenue dans le signal à échantillonner :
fE> 2f
3-4- Les différents types de CAN

a- CAN à comparateurs en échelle ("Flash")
Exemple de réalisation
n = 3 bits
plage de la tension d’entrée : 0 à Vref
quantum : (Vref– 0)/2n= Vref/8
Fonction de transfert
Schéma:
b- Fonctionnement
Pont diviseur de tension :
Comparateurs en « échelle » :
Rappel sur le comparateur :

Si ε> 0 V alors S = 1
(niveau de tension haut)
Si ε< 0 V alors S = 0
(niveau de tension bas)
A = 1 quand Ve> Vref/8

…
G = 1 quand Ve> 7Vref/8
Le circuit de décodage
Expressions booléennes correspondantes :

4- Application : le son “ numérique ”

4-1- Echantillonnage d’un son (CAN)
Question: comment faut-il choisir la fréquence d’échantillonnage?
Bande passante d’un son : 20 Hz (grave) à 16 kHz (aigu)
Théorème de Shannon :
Fréquence d’échantillonnage d’au moins
2×16 = 32 kHz
Son de « qualité CD » : 44,1 kHz
Taille mémoire
Une seconde d’enregistrement nécessite :
2 (stéreo) × 16 (résolution) × 44 100 (nombre d’échantillons)
= 1 411 200 bits = 176 400 octets = 172 ko
Avec un CD audio de capacité : 800 Mo

172 ko /s soit 80 min de son
4-2- Restitution d’un son (CNA)
La restitution est l’opération inverse de l’échantillonnage.
Le lecteur de CD effectue la lecture optique du CD, la conversion N/A et le

filtrage
FIN du cours
Circuits Numériques

Présenté Par: BENMGUIRIDA Issam

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Présenté Par: BENMGUIRIDA Issam

Transféré par

Droits d'auteur :

Formats disponibles

Présenté par: BENMGUIRIDA Issam

CHAP 1: Introduction au monde numérique

2. Les avantages des circuits numériques

La base d’un système de numération est le nombre de chiffres différents

Un nombre décimal N entier composé de n+1 chiffres pourra s’écrire sous la

* Cadrage d’un nombre :

C’est le nombre d’éléments binaires pris pour représenter un intervalle de

Exemple : % 00011011 nombre représenté sur un octet (8 bits)

* Valeurs maximum et minimum représentées sur n bits :

En utilisant n bits, on peut former 2n nombres différents et le plus grand

Exemple : si n = 8 alors : on peut former 256 nombres différents et

Le système hexadécimal est de base 16 et utilise 16 symboles différents :

nombre valeur valeur maximum

de chiffres minimum base 16 base 10

Problème : un nombre N étant donné en base 10, cherchons à l’écrire dans

Méthode : Nous divisons le nombre décimal à convertir par la base b

Exemple :conversion de N = (86)10 en un nombre du système binaire

* conversion d’un nombre octal en un nombre binaire :

La plupart des dispositifs numériques traitent positifs et les nombres négatifs,

Notation en grandeur exacte

Complément à 2 d’un nombre binaire

Ex : -47 s’écrit % 1 101111 en notation exacte, son complément à 1 est

L’addition de nombre signé est utilisée dans la plupart des circuits

 L’addition de deux nombres positifs,

La méthode consiste à écrire les nombres positifs en notation exacte et à

Effectuons l’addition (+17)10 et (+12)10

Remarque : Nous avons additionné les bits de signe et la retenue ;

Le complément à 2 de (-17)10 est : % 1 01111

Cette somme est négative, le résultat est le complément à 2 du total

Effectuons l’addition de (-17)10 et (-12)10.

1er nombre 101111

Cette somme est négative, le résultat est le complément à 2 du résultat

- si l’un des nombres est négatif, on prend son complément à 2 avant la

La méthode est identique à celle d’une division de deux nombres décimaux.

Exemple : 110110 1010

Soit : (110110)2 = (1010)2 x (101)2 + (100)2

Une fonction X peut comporter n variables.

Exemple d'une table de vérité :

1.2 Forme canonique

Pour écrire l'équation de X en fonction des 3 variables il faut dire :

Autant de termes que de fois que la fonction est égale à 1.

Si a vaut 1 nous écrirons a.

Pour la table de vérité ci-dessus, cela nous donne

Cette forme d'écriture est appelée FORME CANONIQUE.

Il existe une autre façon de représenter une fonction logique:

Le chronogramme est également utilisé pour représenter le fonctionnement

2. Opérateurs logiques de base

2.1 Opérateur NON

Symbole USA Symbole UE Notation Table de vérité

2.4 Opérateur OU EXCLUSIF (XOR)

Symbole USA Symbole UE Notation Table de vérité

3. Association d'opérateurs de base

association symbole Notation Table de vérité

3.2 OU NON (NOR)

association symbole Notation Table de vérité

3.3 NON OU exclusif (Non XOR)

Les règles et propriétés de l'algèbre de Boole permettent de simplifier les

Nous pourrons utiliser la méthode du tableau de Karnaugh.

A chaque combinaison des variables est associée une valeur de la fonction.

Nous disposons de 4 cases correspondant aux 4 combinaisons de variables.

La case 1 correspond à la combinaison a = 0 b = 0 ==> (𝒂 . 𝒃)

Dans chacune de ces cases sera inscrite la valeur de la fonction pour la

En suivant l'exemple déjà représenté nous avons :