Solution:

1. Entrées et sorties du circuit CL : (2pts) P0

DL0
OD0
CL OD1
DL1
NP
DL LP P1
FIFO
N N N
P P P
I I I
N N N
F F F Bus de données
O O O

Symbole Signification
LP Lecture prête
DL Demande de Lecture en FIFO
NP Numéro de processeur
Pi Processeur i
DLi Demande de lecture du processeur i
ODi Ouverture du Bus de Données pour le processeur i

2. Table de vérité : (1pt)

N° LP NP DL0 DL1 DL OD0 OD1

0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0
2 0 0 1 0 0 0 0
3 0 0 1 1 0 0 0
4 0 1 0 0 0 0 0
5 0 1 0 1 0 0 0
6 0 1 1 0 0 0 0
7 0 1 1 1 0 0 0
8 1 0 0 0 0 0 0
9 1 0 0 1 0 0 0
10 1 0 1 0 1 1 0
11 1 0 1 1 1 1 0
12 1 1 0 0 0 0 0
13 1 1 0 1 1 0 1
14 1 1 1 0 0 0 0
15 1 1 1 1 1 0 1
3- ROM (1pt)

0
1
2
3
LP 4
NP 5
6
DL0 7
DL1 8
9
10
11
12
13
14
15

DL OD0 OD1
1