Série N°3 2IOT

2023-2024

Exercice 1 : Soit le1logigramme1suivant

1) Ecrire1l'équation1logique de la1fonction S.
2) Implémenté1ce circuit en1VHDL en utilisant1une architecture1structurelle

Exercice 2 :

Soit le1circuit1demi-additionneur (HA) 11 bit

A som

B Additionneur ret

1) Réaliser un1additionneur1complet1en utilisant le HA1de 1 bit.

2) Décrire1cet additionneur1en langage VHDL1en utilisant une1architecture1structurelle.

Exercice 3 :

Soit le circuit1suivant :

1) Créer1un fichier1source VHDL structurel1qui1décrit le design1de ce circuit.

Exercice 4 :
La figure1suivante1présente une1unitée1arithmétique1et logique (ALU)

1
1) Décrire en 1VHDL1l’entité de1cette unitée
2) Ecrire le1code VHDL1correspondant1de son1architecture ( architecture flot de
donnée ) 1en utilisant la1structure WITH /1SELECT /1WHEN.
3) Ecrire le1code VHDL1correspondant de1son architecture1 (architecture
comportementale) 1en utilisant la1structure1Case.