Académique Documents
Professionnel Documents
Culture Documents
68hc11 v2 PDF
68hc11 v2 PDF
II)
Horloge
P1
P 1
U.A.L.
Interface
de
sortie
Interface
d entre
Pn
Mmoires
DMA
DMA
P n
A) Pn : Priphriques dentres
Clavier
Souris
Joystick
Ecran tactile
B) Registres mmoires
A accs dit alatoire cest dire, temps daccs indpendant de lemplacement de la
donne stocke.
RAM :
Statique
Lecture seule :
ROM
Dynamique
PROM
REPROM
Page n1/17
Cours 68HC11
C) Mmoires de masse
Accs squentiel :
Accs alatoire :
Bandes magntiques
Disquettes
Disques durs
Cdroms
D) Pn : Priphriques de sortie
Dispositifs de visualisation :
DELs
Affichage alphanumrique
Ecran vido
Imprimante
Table traante
Perforatrice de bandes
Synthtiseur vocal
Lecteur disquette
III)
(UCT)
CPU
Central
Processing
Unit
Bus de
Mmoires
contrle
16
Circuits
d interface
entre/sortie
Extrieur
Les priphriques chez MOTOROLA sont considrs comme des accs mmoires.
B) Notion de programme source et programme objet
Programme source : Traduction de lalgorithme dans un langage comprhensible par
la machine informatique (BASIC, PASCAL, C, FORTRAN, COBOL, ALGOL, PL1, ADA, LOGO,
LSE, DELPHI, etc ...).
Programme objet : Traduction du programme source en instructions codes en
binaire, seul langage excutable par le microprocesseur.
Page n2/17
Cours 68HC11
Mode de traduction
Programme
objet en
Matriel
Binaire
Binaire
Hxadcimal
Mnmonique
Conversion Hxadcimal/binaire
Assembleur (logiciel)
Dsassembleur (logiciel)
Langage volu:
* Basic
Interprteur (logiciel)
Ligne ligne chaque excution
* Pascal
Compilateur (logiciel)
Globalement une seule fois
Page n3/17
/2
Compteur
systme
CPU
68HC11A1
EEPROM
512 octets
RAM
256 octets
V MA
V PA
R/W
Pas Pas
EPROM 8K ou 32K
selon la version
Conversion N/A
12 Bits (en option)
RAM 8K ou 24K
selon la version
SPI
Conversion
A/N
SCI
Adaptateur
RS232C
RX1
TX1
PE0
PE3
Port E
PD0
PD5
Port D
PC0
Port C
PB0
STRA
STRB
PC7
PB7
Port B
PA0
PA7
Port A
XIRQ
Gestion priphriques
externes
RX2
TX2
Osc
Bus d
adresses
PD1
MODB*
Bus de
donnes
PD0
Mode
Gestion des
interruptions
MODA*
14,745 6MH z
RES ET
IRQ
X IRQ
OSC
7,3728M H z
Cours 68HC11
Page n4/17
AGND
Vref
Vout
Cours 68HC11
D) Accumulateurs
0 Accumulateur 8 bits A et B
ou Accumulateur 16 bits D
15
IX
0 Registre d'index X
15
IY
0 Registre d'index Y
15
SP
0 Pointeur de Pile
15
PC
07
0
7
0
S X H I N Z V C
Compteur de programme
Registre d'tat
Retenue
Dpassement
Zro
Ngatif
Masque d'interruption I
Demi-Retenue
Masque d'interruption X
Inhibition Stop
Cours 68HC11
EXTAL et XTAL :
Entres du quartz pour gnrer le signal dhorloge E. On peut aussi appliquer seulement
un signal dhorloge sur lentre EXTAL.
E:
E est une sortie dhorloge de bus. Sa frquence est gale au quart de la valeur du quartz.
Ltat logique de E, haut ou bas, indique si des donnes ou des adresses valides sont prsentes sur le
bus du 68HC11.
RESET :
Entre RESET active au niveau bas. Mais elle peut devenir une sortie, dans le cas du
chien de garde ou COP, active l aussi au niveau bas.
IRQ :
Entre dinterruption masquable (voir bit I du registre CCR et bit IRQE du registre
option).
XIRQ :
Entre dinterruption non masquable (voir bit X du registre CCR). Cette interruption est
quand mme masquable.
VREFL et VREFH :
VREFL et VREFH sont respectivement des entres de rfrence basse et haute du
convertisseur analogique/numrique. Pour une bonne prcision, la diffrence de potentiel entre
VREFH et VREFL doit tre au moins de 2,5V, mais reste dans les limites de VDD et VSS.
Page n6/17
Cours 68HC11
Port E :
PE0 PE7 sont des entres du port parallle E. Ces lignes sont unidirectionnelles et ne
fonctionnent quen entre. De plus elles sont partages avec les entres du convertisseur
analogique/numrique. Il est possible de faire travailler le port E en numrique et en analogique en
mme temps (il faudra soigner le programme sous peine de lgres perturbations).
Port D :
PD0 PD5 sont des entres ou sorties du port parallle D. Ces lignes sont
programmables indpendamment en entre ou sortie. La programmation du port D est ralise par
le registre DDRD, registre de programmation des lignes du port D.
Port C :
PC0 PC7 sont des entres ou sorties du port parallle C. Ces lignes sont
programmables indpendamment en entre ou sortie. La programmation du port C est ralise par le
registre DDRC, registre de programmation des lignes du port C.
En mode tendu, le port C devient bus de donnes (8 bits) ou bus de poids faible des
adresses (8 bits) (multiplexage des diffrents bus).
Port B :
PB0 PB7 sont des sorties du port parallle B.
En mode tendu, le port B devient bus de poids fort des adresses (8 bits).
STRA/AS :
STRA est une entre permettant de mmoriser des donnes prsentent sur le port C en
entre. STRA est actif sur un front programmable.
S TR B / R / W :
STRB est une sortie indiquant lorsque des donnes sont prsentent sur les lignes du port
B et C qui ont t places en sorties (fonction strobe).
Port A :
PA0 PA2 sont des entres du port parallle A, P3 PA6 sont les sorties de ce port et
PA7 est lentre ou sortie de ce mme port.
Ces lignes sont partages par le timer. PA0 PA2 sont les entres de capture IC3 IC1
du timer. PA3 PA6 sont les sorties de comparaison OC1 OC5 du timer. PA7 peut tre configur
en entre de capture ou sortie de comparaison.
IV)
Page n7/17
Cours 68HC11
C) Structure itrative :
1) Structure itrative : boucle tant
que :
Tant que < condition ralise >
Faire quelque chose
Rpter
DEBUT
Saisir la valeur de u
et la mmoriser
Oui
Condition
ralise?
Saisir la valeur de I
et la mmoriser
Afficher le rsultat
P=UxI
FIN
Condition
ralise?
Non
Sortie
M 10
M 10
M 8
Candidat dclar
Reu
Candidat admis au
2e groupe dpreuves
Candidat refus
FIN
FIN
Page n8/17
Cours 68HC11
V)
Modes dadressage
A) Adressage inhrent :
Ce mode nest pas proprement parler un mode dadressage, mais tous les fabricants le
dcomptent comme tel.
Les instructions agissent sur les registres internes du microprocesseur. Les instructions
comportent donc un code oprateur seul sans oprande.
ABA Additionne le contenu de A avec celui de B. Le rsultat se trouve dans A.
ASLA Effectue un dcalage vers la gauche des bits de A.
B) Adressage immdiat :
Dans ce mode dadressage, le code oprateur est suivi par la donne manipuler, code
oprande, qui est prcde par le symbole #. Linstruction est donc compos dun code oprateur,
dun # et enfin dun code oprande.
LDAA #55
Stocke la valeur 55 en dcimale dans le registre A.
LDD #$5A0 Stocke la valeur 5A0 en hexadcimale dans le registre D.
C) Adressage direct :
Ce mode dadressage, que lon peut confondre avec ladressage immdiat, est le premier
vrai mode dadressage du 68HC11. Le code oprateur est suivi dun octet non sign qui est
ladresse effective de la donne , ou oprande, manipuler.
Ne codant ladresse que sur un octet, il nest possible que dadresser les 256 premiers
octets, ladresse $00 ladresse $FF, de lespace adressable du microcontrleur.
LDAA $55
Stocke la valeur contenue ladresse $0055 dans le registre A.
ADDA 55
Additionne la valeur contenue ladresse $0037 avec la valeur
contenue dans le registre A. Rsultat de lopration arithmtique dans le
registre A.
D) Adressage tendu ou absolu :
Ce mode dadressage est une volution du prcdent et permet datteindre nimporte
quelle adresse mmoire car il autorise un codage de ladresse effective sur deux octets, ou 16 bits.
Le champs mmoire adressable est donc de $0000 $FFFF.
Loprande est donc cod sur 2 octets.
LDAA $B05A Stocke la valeur contenue ladresse $B05A dans le registre A.
ADDA $B05A Additionne la valeur se trouvant ladresse $B05A avec la valeur
contenue dans le registre A. Rsultat de lopration arithmtique dans le
registre A.
E) Adressage index avec dplacement dune constante :
Ce mode dadressage est particulirement souple et fait intervenir deux facteurs dans le
calcul de ladresse effective : le contenu dun des registres dindex X ou Y et une donne appele
dplacement ou offset (non sign).
LDAA $33,X
Stocke la valeur se trouvant ladresse X+$33 dans le registre A.
ADDA $33,Y
Additionne la valeur contenue ladresse Y+$33 avec la valeur
contenue dans le registre A. Rsultat de lopration arithmtique dans le
registre A.
STAB ,X
Stocke la valeur contenue dans le registre B ladresse X, car loffset
est de 0 ici.
Page n9/17
Cours 68HC11
VI)
Page n10/17
Cours 68HC11
Page n11/17
Cours 68HC11
Page n12/17
Cours 68HC11
Page n13/17
Cours 68HC11
Page n14/17
Cours 68HC11
Page n15/17
Cours 68HC11
Page n16/17
Cours 68HC11
Champ commentaire
* Programme Principal *
*---------------------*
Champ
tiquette
*
DEBUT
CONT
CONT1
CONT2
ORG
DEBROM
LDS
JSR
JSR
JSR
BNE
JSR
JSR
JSR
BNE
BRA
#PILES
INILED1
TEMPO
ROTDR
CONT1
INILED2
TEMPO
ROTGA
CONT2
CONT
Champ oprateur
(code mnmonique
ou directive
d'assemblage)
*
*
*
*
*
*
*
*
*
*
*
*
Champ oprande
EQU
ORG
RMB
FCB
FCD
FCC
Remarque :
Page n17/17