Académique Documents
Professionnel Documents
Culture Documents
Exercice 1
On désire réaliser un circuit qui permet d’éviter le blocage des roues d’une voiture pendant le
freinage. Pour cela, on a besoin de la vitesse de chacune des roues avant.
Supposons que cette vitesse soit codée sur deux bits comme suit :
A, B : pour la vitesse de la roue gauche ; C, D : pour la vitesse de la roue droite.
Chacune des deux roues peut donc prendre 4 vitesses différentes.
Le circuit à étudier génère deux sorties de freinage Fg pour la roue gauche et Fd pour la roue
droite selon le fonctionnement suivant :
Si la vitesse des deux roues est la même, les deux sorties Fg et Fd sont à 0.
Si la vitesse de la roue gauche est supérieure à celle de la roue droite, on freine la roue
gauche (Fg = 1, Fd = 0).
Si la vitesse de la roue gauche est inférieure à celle de la roue droite, on freine la roue
droite (Fg = 0, Fd = 1).
Questions :
a) Etablir la table de vérité.
b) Ecrire les équations sous la forme canonique disjonctives
c) Réaliser le schéma en utilisant des multiplexeurs de 8 vers 1 et un minimum de portes
logiques
d) A l’aide de bascules D (sur front montant), de circuits combinatoires, et sans utiliser
de portes logiques, représenter le circuit qui génère les sorties Fg et Fd.
Questions :
a./ Donner les équations de S et de D en
fonction des entrées A et B et de Q.
Exercice 3 : Faire le schéma du circuit ci-dessous en utilisant des bascules RS et des circuits
combinatoires nécessaires.
A V
B
Fonctionnement : M
A et B permettent de mettre à 1 une bascule parmi 4 bascules si l’interrupteur M de mise
en marche est fermé. Le voyant V permet de vérifier si la bascule désignée par A et B a
été effectivement mise à 1.
Exercice 4 : On désire réaliser un circuit qui permet de diviser la fréquence d’une horloge par
1, 2 ou 4. Le circuit est décrit par le chronogramme et la table de fonctionnement suivante:
Le circuit possède 3 signaux de commande en entrée :
HE : est une horloge de référence dont on souhaite diviser la fréquence.
C1, C0 : deux bits indiquant le facteur par lequel on désire diviser la fréquence de
l’horloge HE.
C1 C0 Hs Fonction
HE
Diviseur de
fréquence HS 0 0 H0 Division par 1
C1
0 1 H1 Division par 2
C0
1 0 H2 Division par 4
H E:
H 1:
H 2:
Q0 Q1 Q2
1 1 Q3
J0 J1 J2 J3
H
1 1 1 K3
1 K0 K1 K2 Q2
EXERCICE 6: (EMD2_0506)
On désire réaliser un compteur synchrone à l’aide de bascule D décrivant le cycle suivant :
0 , 8 , 12 , 14 , 15 , 7 , 3 , 1 , 0 ,….
b./ On veut disposer de 4 sorties S0, S1, S2, S3 en fonction des sorties des deux
bascules précédentes telles que à un instant donné, une seule sortie Si est à 1.
Donner le schéma du montage global.
c./ Tracer le chronogramme, et dites quelle est la fréquence de ces signaux.
d./ Quelle peut être l'utilité de ce circuit.
EXERCICE 8: (EMD2_0405)
Soit le chronogramme suivant d’un circuit générateur de signaux:
1 2 3 4 5 6 7
H
Raz
Q0 XXX
Q1 XXX
Q2 XXX
Questions:
a) Quel est le cycle (séquence) réalisé par ce circuit.
b) Réaliser ce circuit à l’aide de bascules D à déclenchement sur front montant.
c) Quel le cycle transitoire.
d) Dites comment passer du cycle transitoire vers le cycle permanent.
e) Dites comment obtenir le fonctionnement d’une bascule D (sur front montant)
en utilisant une bascule JK (sur front montant).
EXERCICE 9: (EMD2_0405)
Soit le circuit décrit par le schéma suivant :
Questions :
a) Quel est le type de ce compteur.
b) Donner l’équation de la fonction X.
c) Exprimer les fonctions logiques Di et montrer que ces fonctions peuvent se
mettre sous la forme Di = X.fi(Qi).
d) Avec M1M0 = (10)2, donner le cycle (séquence) du compteur en partant de
l’état initial du compteur à 0.
e) Quel est le modulo de ce compteur.
f) On désire réaliser un compteur synchrone modulo 4 à l’aide de bascules D.
Exprimer les équations des entrées Di.
g) En déduire que les entrées Mi permettent de programmer le Modulo du
compteur de la figure précédente.
RAZ
ES DEC
Q3 Q2 Q1 Q0
Vers le bus
La commande RAZ du circuit C est une commande asynchrone. Elle survient avant
l’arrivée du premier bit.
1. Déterminer le cycle que doit décrire le compteur pour contrôler les décalages.
2. Etablir les équations des commandes ‘DEC’ et ‘OUV’.
3. Donner le schéma du circuit en utilisant le compteur et le registre à décalage
décrits ci-dessus.
4. Donner le contenu du registre à décalage à chaque top d’horloge :
Période Action Q0 Q1 Q2 Q3
T0 RAZ
T1 ES = 0
T2 ES = 1
T3 ES = 0
T4 ES = 1
EXERCICE 12 : (EMD2_0304)
Faire le schéma du circuit qui calcule le PGCD (le Plus Grand Commun Diviseur) de deux
nombres A et B de 4 bits chacun, rangés dans les registres A et B conformément à
l’algorithme suivant :
Tant que A ≠ B
Faire
Si A > B
Alors A (A-B)
Sinon B (B-A)
Fsi
Ffaire
Sortie PGCD
Pour réaliser le circuit, vous disposez des circuits suivants (la commande Chg est
asynchrone):
N1 N1 Entrée
4N2 4 4 Chg 4
4N2
Soustracteur h Registre
4 4
Fs Fe Fi D = N1 – Sortie
N2
Exercice 13 :
L’écran d’affichage d’un lecteur CD comporte quatre segments (A, B, C et D) disposés en
cercle pouvant être allumés ou éteints indépendamment les uns des autres.
Afin d’indiquer que le lecteur est en mode de lecture, on veut créer une animation donnant
une illusion de rotation en utilisant le schéma suivant.
H
Q0 X A
Circuit
Circuit Logique
Séquentiel B
Synchrone Q1 Y
Raz C
Asynchrone D
V = 0, Lecteur Arrêté
V = 1, Mode lecture
Le circuit séquentiel est initialisé à « 00 ».
Les quatre segments doivent être activés selon le cheminement décrit ci-dessous en fonction
des entrées X, Y (avec V = 1).
X, Y = 00 X, Y = 01 X, Y = 11 X, Y = 10
EXERCICE 14 : (EMD2_0405)
Soit le registre à décalage 4 bits décrit par le schéma bloc et le fonctionnement suivants:
Schéma bloc:
Fonctionnement:
Raz L J K h Q3+ Q2+ Q1+ Q0+ Fonction
0 X X X X 0 0 0 0 R.A.Z. Asynchrone
1 0 X X E3 E2 E1 E0 Chargement Synchrone
1 1 0 0 Q3 Q3 Q2 Q1 Maintien de Q3 + Décalage
Droite
1 1 0 1 0 Q3 Q2 Q1 Mise à 0 de Q3 + Décalage Droite
1 1 1 0 1 Q3 Q2 Q1 Mise à 1 de Q3 + Décalage Droite
1 1 1 1 Q3 Q2 Q1 Basculement de Q3 + Décalage
Q3 Droite
Avec R.A.Z. : Remise à Zéro
Questions:
1./ Soit le système suivant:
Questions:
a./ Compléter le chronogramme suivant:
b./ En déduire le cycle ainsi que la fonction réalisé par ce circuit.
Exercice 16:
Soit le circuit de la figure suivante représentant une Unité Arithmétique et Logique (U.A.L)
élémentaire.
Questions:
a./ Faire le schéma de l’unité en utilisant un minimum de circuits combinatoires et de
portes logiques nécessaires.
b./ Proposer le schéma d'un circuit séquentiel synchrone qui permet de générer le code C à
chaque front descendant d'une horloge h.
c./ Proposer le schéma du circuit qui permet à partir du code C, de générer une commande
de mémorisation de la sortie S dans des bascules D-Latch.. (Il y a autant de bascules que
d'opérations).
Exercice 17 : (5 points)
Soit un circuit décrit par la figure suivante :
4 bits
L
X
H Registre A
4 bits 4 bits
4 bits
L 1
H Additionneur
Registre B
4bits R0
4 bits X+0+1 4 bits
4 bits
L
H Registre X
Soustracteur Comparateur
A-B Fs Fe Fi
L
H Registre Y
4 bits