chapitreIV Memoires VF 2023

01/12/2022
Cours Architecture d’ordinateurs
Fatiha El Hatmi
ISAMM
Cycle ingénieur en sciences appliquées et en technologie
2021/2022
El hatmi F, 1ère année ING, 2021/2022 1
Plan du cours
 Chapitre 1: Performances d’un microprocesseur
 Chapitre 2: Les Mémoires
 Chapitre 3: Les mémoires Caches
 Chapitre 4: Architectures multiprocesseurs
 Chapitre 5: Cartes graphiques et GPU
1
01/12/2022
Chapitre IV
Les mémoires
Plan chapitre II
1. Introduction
2. Caractéristiques des mémoires
3. Classification des mémoires
4. Hiérarchie des mémoires
5. Méthodes d’accès
6. Opérations de lecture/écriture mémoire
7. Brochage et fonctionnement
8. Connexion de plusieurs boitiers mémoires
9. Décodage d’adresses
10. Aspects internes des mémoires : circuits et fonctionnement
 Cas d’une mémoire RAM
 Cas d’une mémoire ROM
 Cas des registres
11. Annexes
2
01/12/2022
Introduction
 Objectifs
Comprendre c’est quoi une mémoire.
Comprendre le rôle et la structure d’une mémoire centrale.
Apprendre à concevoir une mémoire centrale ( modulaire
et entrelacée ).
Connaître l’organisation interne de la mémoire centrale.
Comprendre le principe de fonctionnement de la mémoire
centrale.
Enumérer les caractéristiques de la mémoire centrale.
Recenser les différents types de mémoires vives et mortes
Connaître la hiérarchie des mémoires au sein de
l’ordinateur.
Introduction
 Avec une bascule c’est possible de mémoriser
une information sur 1 seul bit.
 Avec un registre c’est possible de mémoriser
une information sur n bits.
 Si on veut mémoriser une information de
taille importante, il faut utiliser une mémoire.
3
01/12/2022
Introduction
 Architecture de Von Neumann
 L’architecture de Von Neumann est composée :
• D’une mémoire centrale,
• D’une unité centrale (UC ) ou CPU (Central Processing Unit),
processeur.
• Cette architecture est la base des architectures des
ordinateurs.
Introduction
 C’est quoi une mémoire
4
01/12/2022
Introduction
 Organisation de l'information
Unité de base : bit
 Le plus petit élément de stockage
Octet (ou byte) : groupe de 8 bits
Le caractère (7, 8 ou 16 bits)
 Codage selon un standard (ASCII, Unicode ...)
Mot : groupement d'octets (8, 16, 32, 64 ...)
 Unité d'information adressable en mémoire
Enregistrement : bloc de données
Fichier : ensemble d'enregistrements
L’information peut être une donnée ou un programme

Introduction
 Organisation de la mémoire
Une mémoire peut être
représentée comme une armoire
de rangement constituée de
différents tiroirs.
Chaque tiroir représente alors
une case mémoire qui peut
contenir un seul élément : des
données.
Le nombre de cases mémoires
pouvant être très élevé, il est
alors nécessaire de pouvoir les
identifier par un numéro.
Ce numéro est appelé adresse.
Chaque donnée devient alors
accessible grâce à son adresse.
5
01/12/2022
Introduction
 Avec une adresse de n bits il est possible de référencer au
plus 2n cases mémoire.
 Chaque case est remplie par un mot de données (sa
longueur m est toujours une puissance de 2).
 Le nombre de fils d’adresses d’un boîtier mémoire définit
donc le nombre de cases mémoire que comprend le boîtier.
 Le nombre de fils de données définit la taille des données
que l’on peut sauvegarder dans chaque case mémoire.
 En plus du bus d’adresses et du bus de données, un boîtier
mémoire comprend une entrée de commande qui permet
de définir le type d’action que l’on effectue avec la
mémoire (lecture/écriture) et une entrée de sélection qui
permet de mettre les entrées/sorties du boîtier en haute
impédance.
Introduction
 On peut donc schématiser un circuit mémoire par la figure
suivante où l’on peut distinguer :
6
01/12/2022
Introduction
On classe les mémoires selon

Caractéristiques : capacité, débit ...
Type d'accès : séquentiel, direct ...
Caractéristiques des mémoires

 La capacité : c’est le nombre total de bits que contient la mémoire. Elle
s’exprime aussi souvent en octet.
 Le format des données : c’est le nombre de bits que l’on peut mémoriser
par case mémoire. On dit aussi que c’est la largeur du mot mémorisable.
 Le temps d’accès : c’est le temps qui s'écoule entre l'instant où a été lancée
une opération de lecture/écriture en mémoire et l'instant où la première
information est disponible sur le bus de données.
 Le temps de cycle : il représente l'intervalle minimum qui doit séparer
deux demandes successives de lecture ou d'écriture.
 Le débit : c’est le nombre maximum d'informations lues ou écrites par
seconde. Il est exprimé en fonction du cycle mémoire (CM) et de la taille
du mot mémoire (TMM) comme suit :
 Volatilité : elle caractérise la permanence des informations dans la

mémoire. L'information stockée est volatile si elle risque d'être altérée par
un défaut d'alimentation électrique et non volatile dans le cas contraire
7
01/12/2022

 Mesure de la capacité de stockage

 Mesure de la capacité de stockage
8
01/12/2022

 Chronogramme d’un cycle de lecture

 Chronogramme d’un cycle de lecture
 Cycle mémoire : Temps minimal entre 2 accès successifs à la mémoire.

 Temps cycle > temps d'accès car besoin d'opérations supplémentaires
entre 2 accès (stabilisation des signaux, synchronisation ...).
9
01/12/2022
La mémoire principale
 Caractéristiques de la MP: Volatilité
La mémoire principale
 Caractéristiques de la MP: Mode d’accès à l’information (R/W)
10
01/12/2022
Classification des mémoires

 Classification des mémoires selon le support de
l’information
 Mémoires à semi-conducteur : mémoire

centrale, registres,…
 Mémoires optiques : CD-ROM, CD-WROM
 Mémoires magnétiques : disques durs,
disques souples, bandes, rubans,…

 Classification des mémoires à semi-conducteur
11
01/12/2022

 Les mémoires vives (RAM : Random Access Memory)
La mémoire vive sert au stockage temporaire des données. Il est
possible de lire et d’écrire dans la mémoire vive.
Généralement, la mémoire est volatile dans le sens que les
informations sont perdues lors de l’extinction de l’alimentation
électrique.
On distingue généralement 2 grandes familles de mémoire : les
RAM statiques et dynamiques.
Les RAM statiques (SRAM : Static RAM)
o Chaque point mémoire est formé par une bascule qui contient 4 à 6
transistors.
o Elles garantissent la mémorisation de l'information aussi longtemps
que l'alimentation électrique est maintenue sur la mémoire (Aucun
besoin de stabilisation).
o Elles sont rapides mais coûteuses.
o Les SRAM sont utilisées pour des mémoires de faible taille telle que la
mémoire cache ou les registres.

 Les mémoires vives
Les RAM statiques (suite)
 Le bit mémoire d'une RAM statique (SRAM) est composé
d'une bascule.
 Chaque bascule contient entre 4 et 6 transistors.
12
01/12/2022

Les RAM dynamiques (DRAM : Dynamic RAM)
 Chaque point mémoire est formé par 1 condensateur et 1
transistor.
 Les informations doivent être maintenues régulièrement par un
rafraîchissement (lire l’information et la recharger) périodique
afin de mettre à niveau les charges électriques stockées dans le
condensateur.
 Elles sont moins rapides que les SRAM et moins coûteuses.
 Les DRAM offrent une plus grande densité d’intégration (4 fois
moins de transistors)
 La gestion des DRAM est plus compliquée à cause des
opérations de rafraîchissement.
 Les DRAM sont utilisées en mémoire centrale.

Les RAM dynamiques (DRAM : Dynamic RAM)
 Dans les RAM dynamiques (DRAM), l'information est mémorisée sous la
forme d'une charge électrique stockée dans un condensateur (capacité grille
substrat d'un transistor MOS).
13
01/12/2022

Les RAM dynamiques (suite)
 Avantages
 Inconvénients

 DRAM synchnrone
 Lorsque le processeur fait un accès à la mémoire, il peut continuer à
travailler en attendant la réponse. Par exemple, faire un autre accès
mémoire.
 La mémoire synchrone ne génère pas de wait-states (temps d'attente).
 Pour synchroniser la mémoire, on utilise deux composants que l'on place
entre la mémoire et le processeur :
 La mémoire est reliée à une horloge. Celle-ci cadence donc les échanges entre
la mémoire et le processeur. Grâce à cette horloge, le processeur sait quand
l'information sera disponible, car la cadence de sortie des informations, en
provenance de la mémoire, est régulière.
 La mémoire et le processeur sont reliés à un buffer qui stocke les demandes
d'accès à la mémoire provenant du microprocesseur. Ce buffer fait office de
tampon entre la mémoire et le processeur.
14
01/12/2022

 DRAM asynchnrone
 Quand le processeur fait un accès (écriture ou lecture) à ce type de
mémoire, il doit attendre que celle-ci ait terminé son travail, pour
faire un autre accès.
 La mémoire asynchrone génère des wait-states (temps d'attente). La
raison pour laquelle une gestion asynchrone génère des wait-states
est que le processeur ne sait pas quand l'information sera disponible
par la mémoire.
 Pour être sûr de l'avoir, il n'a comme solution que d'attendre que la
mémoire la lui transmette. S'il ne le faisait pas, il pourrait la
manquer et cela provoquerait des erreurs. Ces mémoires ont disparu
de nos ordinateurs modernes.

Conclusion
15
01/12/2022

 Les mémoires mortes (ROM : Read Only Memory)
 La mémoire morte sert au stockage permanent des
informations même en cas de rupture d’alimentation électrique
; elles sont non volatiles.
 La mémoire morte ne peut être que lue, néanmoins, il est
possible pour certaines ROM d’écrire en mémoire : on parle de
programmation.
 Le contenu est défini lors de la fabrication et ne peut être
modifié par l’utilisateur.
 La mémoire est composée d’une matrice dont la
programmation se fait en liant les lignes aux colonnes par des
diodes pour indiquer les bits à zéro.
 L’utilisateur fournit au fabricant directement les données
binaires à inscrire sur la plaque de silicium grâce à un masque.

 Les mémoires mortes
L’inscription en mémoire des
données restent possible mais est
appelée programmation. Suivant le
type de ROM, la méthode de
programmation changera. Il existe
donc plusieurs types de ROM :
 ROM
 PROM
 EPROM
 EEPROM
 FLASH EPROM
Exemple de la programmation d'une ROM
16
01/12/2022

La PROM : ROM Programmable
 Mémoire morte programmable une seule fois par l’utilisateur
de manière irréversible.
 Il existe plusieurs techniques de programmation :
 Méthode des fusibles : La matrice est constituée de milliers
de fusibles, initialement tous conducteurs (matrice à 0),
pouvant être "grillés" grâce à un appareil appelé
programmateur de ROM, en appliquant une tension de 12V
aux fusibles des points mémoire devant être marqués: les
fusibles grillés correspondent à des 1, les autres à des 0.
 Stockage des charges

La PROM : ROM Programmable
PROM à fusibles
17
01/12/2022

EPROM ou UV-EPROM : Erasable Programmable ROM
 Appelée aussi REPROM (REProgrammable
ROM), c’est une PROM effaçable.
 Le point mémoire est formé à base d’un
transistor FAMOS (Floating gate Avalanche
Injection Metal Oxyde Silicium)(Intel 71) dont la
grille flottante garde une charge électrique.
 L’opération d’écriture (programmation) se fait EPROM
en appliquant une forte tension entre source et
drain qui rend le canal conducteur. Avantage :
 Effaçable plusieurs fois
 L’EPROM possède une vitre en quartz Inconvénients :
permettant de laisser passer des rayons  Impossible de sélectionner
ultraviolets qui, à partir d’une certaine longueur une seule cellule
d’onde annulent la charge de la grille flottante :  Ecriture lente
l’EPROM est ainsi effacée (remise à 1).

La EEPROM : Electrically Erasable Programmable ROM
 Ce sont des mémoires programmables et effaçables
électriquement : Une forte tension électrique
appliquée entre grille et source conduit à la
programmation de la mémoire.
 Une forte tension inverse provoquera la libération des
électrons et donc l’effacement de la mémoire.
18
01/12/2022

La FLASH EPROM
• C’est une mémoire programmable et effaçable comme
pour les EEPROM.
• Elle est caractérisée par l’existence de 2 technologies
qui se différencient par l’organisation de leurs réseaux
mémoire : l’architecture NAND et NOR.
• Elle est de plus en plus présente sur le marché à travers
les téléphones portables, les appareils multimédias, les
lecteurs MP3, les appareils à photo numériques,…
Hiérarchie des mémoires

 Critères de choix
 Une mémoire idéale serait une mémoire de grande capacité,
capable de stocker un maximum d’informations et possédant
un temps d’accès très faible afin de pouvoir travailler
rapidement sur ces informations.
 Mais il se trouve que les mémoires de grande capacité sont
souvent très lente et que les mémoire rapides sont très
chères. Et pourtant, la vitesse d’accès à la mémoire
conditionne dans une large mesure les performances d’un
système.
 En effet, c’est là que se trouve le goulot d’étranglement entre
un microprocesseur capable de traiter des informations très
rapidement et une mémoire beaucoup plus lente (ex :
processeur actuel à 3Ghz et mémoire à 400MHz). Or, on n’a
jamais besoin de toutes les informations au même moment.
19
01/12/2022

 Critères de choix
 Afin d’obtenir le meilleur compromis coût-performance, on
définie donc une hiérarchie mémoire.
 On utilise des mémoires de faible capacité mais très rapide
pour stocker les informations dont le microprocesseur se sert
le plus et on utilise des mémoires de capacité importante
mais beaucoup plus lente pour stocker les informations dont
le microprocesseur se sert le moins.
 Ainsi, plus on s’éloigne du microprocesseur et plus la capacité
et le temps d’accès des mémoire vont augmenter.

 Notion d’hiérarchie
 Plus une mémoire est rapide d’accès, plus elle est petite. En
effet, l’encombrement des mémoires est proportionnel à leur
rapidité ce qui impose de faire un bon compromis rapidité/
quantité
 Le choix d’une mémoire
dépend principalement de sa :
o Capacité
o Vitesse
o Consommation
o Coût
20
01/12/2022

 Hiérarchie

 Mémoires et CPU
21
01/12/2022

 On distingue :
Registres : Mémoires très rapides situées au niveau du processeur.
Les registres sont utilisés pour assurer le stockage temporaire
d’informations nécessaires à l’exécution de l’instruction en cours de
traitement.
Mémoire cache : (ou antémémoire) mémoire rapide de faible
capacité servant de tampon entre l’UCT et la MC. Son but est
d’éviter de rechercher en MC des données déjà recherchées
précédemment en les conservant du processeur.
Mémoire principale (MC) : elle est utilisée pour le rangement des
informations. Elle contient le programme à utiliser.
Mémoire d’appui : Mémoire tampon qui se situe entre la MC et la
mémoire de masse. (Même rôle que la mémoire cache)
Mémoire de masse : ce sont tous les systèmes d’archivage comme
le disque dur, les bandes magnétiques

 Conclusion (hierarchie mémoire):
Organisation de façon à ce que le CPU accède le plus
rapidement possible aux données utiles
Instructions des programmes en cours d'exécution
Données manipulées par ces programmes
Ces instructions et données sont chargées en
mémoire centrale à partir d'une mémoire de masse
Hiérarchie
Mémoire cache : rapide et petit
Mémoire centrale : moins rapide et plus gros
Mémoire de masse : lent et très gros
Plus une mémoire est rapide, plus elle est chère
22
01/12/2022
Méthodes d’accès
 Accès séquenciel et accès direct
 Accès séquentiel:
 Pour accéder à une information on doit parcourir toutes les
informations précédentes
 Accès lent
 Exemple : bandes magnétiques (K7 vidéo)
 Accès direct
 Chaque information a une adresse propre
 On peut accéder directement à chaque adresse
 Exemple : mémoire centrale d'un ordinateur
 Accès séquenciel et accès direct
 Accès semi-séquentiel
 Intermédiaire entre séquentiel et direct
 Exemple : disque dur
 Accès direct au cylindre
 Accès séquentiel au secteur sur un cylindre
 Accès associatif/par le contenu
 Une information est identifiée par une clé
 On accède à une information via sa clé
 Exemple : mémoire cache
23
01/12/2022
 Fenêtre sur les disques durs
Disque dur
Bandes magnétiques
Disque dur
24
01/12/2022
Plateau
 Fenêtre sur les disques durs (annexes)
Tête de lecture
25
01/12/2022
I Opérations de lecture/écriture
 Opérations
Lecture : pour consulter le contenu de la mémoire à l’adresse A, le
processeur place le nombre A sur le bus d’adressses, et envoie le signal de
contrôle “lecture”. Après un petit délai de réponse, le contenu du mot
d’adresse A est présenté par la mémoire sur le bus de données.
Ecriture : pour envoyer un mot M à l’adresse A, le processeur place A sur le
bus d’adresses, M sur le bus de données et active l’ordre d’écriture.
: signal de lecture
et écriture
Brochage et fonctionnement
 Schéma fonctionnel d’une mémoire
o Le nombre de lignes d’adresses dépend de la capacité de la mémoire :

n lignes d’adresses permettent d’adresser 2n cases mémoire : 8 bits
d’adresses permettent d’adresser 256 octets, 16 bits d’adresses
permettent d’adresser 65536 octets (= 64 Ko), ...
o Exemple: mémoire RAM 6264, capacité = 8K × 8 bits :
o 13 broches d’adresses A0 à A12, 213 = 8192 = 8 Ko.
26
01/12/2022
 Interfaçage microprocesseur mémoire
 Représentation cadencée (plus pratique)
27
01/12/2022
Liaison processeur – mémoire.
 Les boîtiers mémoire possèdent une broche notée CS : Chip
Select. Lorsque cette broche est active (état bas), le circuit
peut être lu ou écrit.
 Lorsqu’elle est inactive (état haut), le circuit est exclu du
service : ses broches de données D0 à D7 passent à l’état de
haute impédance : tout se passe comme si la mémoire était
déconnectée du bus de données du microprocesseur, d’où la
possibilité de connecter plusieurs boîtiers mémoire sur un
même bus : un seul signal CS doit être actif à un instant
donné pour éviter les conflits entre les différents boîtiers.
 Exemple : connexion de trois boîtiers mémoire d’une
capacité de 8 Ko chacun (13 lignes d’adresses) sur un bus
d’adresse de 16 bits
28
01/12/2022
Connexion de plusieurs boitiers mémoires
 Calcul des adresses des boitiers mémoires
29
01/12/2022
 Calcul des adresses des boitiers mémoires
 Mapping de la mémoire
On en déduit la
cartographie ou mapping
de la mémoire visible par
le microprocesseur :
30
01/12/2022
Décodage d’adresses
 Brochage du décodeur d’adresse (du CS)
 Les trois bits A13, A14 et
A15 utilisés précédemment
fournissent en fait 8
combinaisons, de 000 à 111,
d’où la possibilité de
connecter jusqu’à 8 boîtiers
mémoire de 8 Ko sur le bus.
La mémoire totale implantée
devient donc de 8 × 8 Ko = 64
Ko : valeur maximale
possible avec 16 bits
d’adresses.
 Pour cela, il faut utiliser un
circuit de décodage
d’adresses, dans ce cas : un
décodeur 3 vers 8. El hatmi F, 1ère année ING, 2021/2022 61
Décodage d’adresses
 Table de vérité du décodeur d’adresse
Le mapping de la mémoire
devient ainsi :
Le décodeur 3/8 du signal de sélection du boitier:
31
01/12/2022
Présentation physique
 En général la mémoire se présente sous la forme de « puces » mémoire

(boîtiers) dont la capacité moyenne est de 32 Mo et qui sont
généralement regroupées sur des modules. Ces modules sont vendus
selon 4 formats standards de 64, 128, 256 et 512 Mo.
 Ils se présentent sous la forme de barrettes SIMM (Single Inline
Memory Module) ou DIMM (Double Inline Memory Module) qui offrent
deux fois plus de connecteurs que la SIMM.
 Un nouveau format voit actuellement le jour, les barrettes RIMM
(Rambus Inline Memory Module) qui correspondent aux RDRAM. Ce
format permet la lecture des données en série et non plus en parallèle
et est plus économique à fabriquer.
Aspects internes des mémoires

 Cas d’une mémoire RAM
32
01/12/2022

 Cas d’une mémoire RAM (RAM à condensateur)

 Cas d’une mémoire RAM
33
01/12/2022

 Mémoires à partir de bascules (SRAM)

Organisation d’une mémoire RAM

34
01/12/2022

La mémoire centrale est construite autour d’un ensemble de
bits réalisés à partir de circuits permettant de coder une
information sous forme binaire, que l’on note 0 ou 1.
C’est la plus petite unité de stockage. Elle est organisée
comme un ensemble de cellules contenant l’information.
Chaque cellule contient le même nombre de bits et est
adressable : elle est identifiée par un numéro qui permet de la
référencer dans les opérations de lecture/écriture mémoire.
La taille des cellules est très variable en fonction des
mémoires mais les adresses des cellules sont toujours
consécutives.

La cellule mémoire correspond à la plus petite quantité de
mémoire adressable.
Un mot mémoire est constitué par un ensemble d’octets et
correspond à l’information manipulée par les instructions
machines.
Les mots sont de tailles variables, par exemple une machine
32 bits dispose d’instructions manipulant des mots de 32 bits
et est donc construite avec des registres de 32 bits.
35
01/12/2022

La mémoire centrale dialogue avec le processeur pour
échanger (lecture/écriture) des informations. La figure
suivante illustre l’organisation d’une mémoire RAM.
Il s’agit ici d’une mémoire conventionnelle rapide où l’on
sélectionne une ligne (une cellule) et l’on accède en une
seule opération au contenu de cette cellule.
Une opération d’écriture est, dans ce cas, réalisée en
trois phases : (1) dépôt de l’adresse de la cellule sur le bus
d’adresses, (2) dépôt du contenu à écrire sur le bus de
données et (3) dépôt d’une commande d’écriture sur le bus
de commandes.

Le contenu du bus d’adresses est placé en entrée d’un
circuit de sélection (décodeur d’adresses) permettant de
sélectionner la cellule mémoire correspondant à la valeur
déposée sur le bus d’adresses.
Le contenu du bus de données est placé en entrée de
circuits d’échanges qui servent de tampons entre le bus de
données et la cellule mémoire sélectionnée.
Le cas d’une lecture se déduit facilement de celui d’une
écriture (déposer une adresse, commander une lecture, lire
le contenu du bus de données).
36
01/12/2022
Organisation d’une mémoire RAM


Les circuits fondamentaux qui interviennent dans la
réalisation d’une mémoire sont donc le circuit « bit », le
décodeur d’adresses, les circuits d’échanges.
Le bit (figure suivante) est un circuit présentant deux
états stables, codés 0 et 1, dont on peut décrire la logique
de fonctionnement par :
37
01/12/2022

Un bit de mémorisation

La valeur du signal de sortie S (0 ou 1) dépend donc du
signal de commande C. Tant que C n’est pas actif la valeur du
signal de sortie est inchangée quelle que soit la valeur du
signal d’entrée E.
La valeur du signal de sortie est modifiée et prend la valeur
du signal d’entrée dès que C est actif. La réalisation
matérielle d’un tel circuit peut se faire à l’aide : – d’un circuit
de type bascule (voir chapitre 4 sur les circuits logiques).
Ce type de circuit (figure) répond bien à l’algorithme
décrivant le fonctionnement d’un bit. On vérifie que si S est à
l’état 0 et que C est également à l’état 0 la valeur de S est
maintenue à 0 quelle que soit la valeur de E.
38
01/12/2022

Si S et C valent 0, tandis que E vaut 1, la sortie du circuit ET
piloté par E a alors sa sortie à 0, les deux entrées du circuit
OR exclusif du haut valent 0 et donc la sortie vaut 1.
Cette sortie devient une entrée du OR exclusif du bas dont
les deux entrées sont donc 0 et 1 ce qui donne une sortie à
0. L’état du bit est donc conservé.
La caractéristique de tels circuits est de garder la
mémorisation aussi longtemps que l’alimentation électrique
est maintenue.
Les mémoires SRAM sont conçues à partir de circuits de
cette nature;

Dans nos ordinateurs nous trouvons donc les deux types de
mémoires, SRAM plutôt pour les mémoires caches, et DRAM
plutôt pour les mémoires centrales. La figure suivante est une
illustration de la réalisation d’une mémoire à partir de bascules
D. On y trouve les bascules supportant les bits, les circuits de
décodage d’adresses, de sélection d’un mot mémoire,
d’échanges et les barrières d’entrée et desortie.
Il s’agit d’une mémoire de 12 bits organisée en mots de 3
bits, respectivement d’adresse 0, 1, 2, 3 (à partir du haut du
schéma). Le bus de commandes transporte le signal de
commande (1 pour une écriture, 0 pour une lecture). Le bus
d’adresses peut adresser les 4 mots et le bus de données
transporte 3 bits de données.
39
01/12/2022

Réalisation d’une mémoire à partir de bascules D


Pour écrire dans le mot 1 de ce boîtier mémoire, le
processeur : – active CS à 1; – dépose la valeur d’adresse
binaire « 01 » sur le bus d’adresses.
La ligne 1 du décodeur est activée et prend la valeur 1; –
place 1 sur le bus de commande. Le mot d’adresse 1 est alors
sélectionné.
Le signal C de chaque bit du mot 1 est activé, donc les
signaux S de ces bits prennent la valeur des signaux E.
Les signaux C des autres mots sont positionnés à 0. La
barrière de sortie est fermée (le contenu actuel du mot
d’adresse 1 n’affecte pas le bus de données).
40
01/12/2022

La barrière d’entrée est ouverte : les signaux E du mot
d’adresse 1 prennent la valeur des signaux du bus de données.
L’écriture mémoire est terminée. L’opération de lecture est très
semblable.
On notera l’importance des barrières d’entrée et de sortie
qui dans le cas d’une écriture (barrière de sortie) empêche que
les valeurs actuelles des bits ne viennent perturber les valeurs
transportées par le bus de données, et dans le cas d’une
lecture (barrière d’entrée) empêche que les données déposées
sur le bus ne viennent perturber les signaux d’entrée de la
mémoire.

 Cas d’une mémoire ROM
 Les mémoires ROM (Read Only Memories), ce qui signifie
mémoire à lecture possible uniquement, sont également
appelées mémoires mortes. Leur principale caractéristique est
d'être non volatile.
 La cellule élémentaire d'une ROM peut être obtenue à partir
d'une cellule de mémoire dynamique en substituant au
condensateur un circuit ouvert ou une liaison à la masse. Il en
résulte ainsi soit l'état 0, soit l'état 1.
 La figure suivante représente une mémoire morte à 16 bits.
41
01/12/2022


 Chaque cellule de mémoire est formée par une diode
et par un interrupteur qui est soit ouvert, soit fermé.
 Un interrupteur fermé mettra donc en contact
électrique une rangée avec la colonne à laquelle il est
raccordé, à condition bien évidemment que la diode
qui lui est associée soit passante. Celle-ci sera
conductrice si son anode est positive, ce qui nécessite
la présence d'un niveau 1 à la sortie du buffer d'entrée,
niveau donné par le décodeur dont la sortie
sera 1 (décodeur à sorties actives à 1) pour l'adresse
décodée.
 Un exemple est donné en couleur bleue pour
l'adresse 112.
42
01/12/2022

 Dans cette mémoire,
on appliquant l’adresse
11, on lit en sortie la
donnée mémorisée dans
la ligne 3, soit : 0111
 La sortie 3 est donc à 1.

On obtient donc en
sortie D3=0 (interrupteur I3
Structure interne d’une
ouvert), D2 = 1 (interrupteur I2
mémoire morte à 16 bits
fermé), D1 = 1 (interrupteur I1 fermé) (4 mots de 4 bits chacun)
et enfin D0 = 1 car I0 est fermé.

 Cas d’un registre
 Divers procédés ont été retenus pour la réalisation des registres,
notamment de la RAM statique, d'abord sous forme de bascules
individuelles, puis plus récemment sous forme de bancs de
registres.
Registre synchrone
43
01/12/2022
(122) ELNU - Les bascules (Partie 2 - bascule D et détecteur de flanc) - YouTube


 Cas d’un registre
Réalisation d’un registre
44
01/12/2022
Annexe 1
 Mémoires SIMM et DIMM
Single In-line Memory modules
and Dual In-line Memory
Modules are basically just
different ways of packaging the
same silicon memory.
Annexe 1
 Mémoires SIMM et DIMM
45
01/12/2022
Annexe 2
 Enregistrement magnétique
• Le principe de l’enregistrement magnétique est utilisé pour les
cassettes audio et vidéo, ainsi pour les disquettes et disques durs
informatiques. Il consiste à polariser un milieu magnétique (couche
d’oxyde de fer déposée sur la bande ou le disque) à l’aide d’un
champ électromagnétique créé par une bobine.
Chaque cellule magnétique se comporte comme un aimant, et peut coder un bit.
Annexe 2
 Un matériau magnétique (comme un aimant) possède la propriété
intéressante de conserver durablement sa polarisation (orientation
des particules magnétiques).
 La polarisation ne peut prendre que deux directions ; chaque
aimant peut donc être utilisé pour stocker 1 bit d’information.
L’enregistrement consiste à exploiter l’information rémanente
(durable) créée par une tête de lecture/écriture. Cette tête
comporte une bobine qui crée un champ magnétique dont
l’orientation dépend du sens de circulation du courant électrique
qui la parcourt.
 La surface du support (bande ou disque) est divisée en petits
emplacements qui vont se comporter individuellement comme des
aimants (figure). Chaque emplacement code un bit. Pour lire
l’information, on fait défiler le support sous la tête de lecture, qui
mesure l’orientation du champ magnétique (qui crée un courant
induit dans une bobine), de laquelle on déduit l’information stockée
sur chaque emplacement.
46
01/12/2022
Annexe2
Annexe 2
47
01/12/2022
Annexe 2
Annexe 2
48
01/12/2022
Annexe 2
Annexe 2
49
01/12/2022
Annexe 2
Annexe 2
50
01/12/2022
Annexe 2
Annexe 3
 Bascule RS
 Une bascule RS est une fonction mémoire. Cette fonction mémoire
est réalisée par un opérateur logique qui peut stocker une
information jusqu'à ce que cette information soit effacée par une
autre information. L'opération de stockage d'information s'appelle
"SET" (Mise à un) l'opération d'effacement s'appelle "RESET " (Mise
à zéro). Ces opérateurs peuvent être électriques, électroniques,
pneumatiques...
 A la mise sous tension la bascule est déjà positionnée c’est pour
cela que l’état [0, 0] est fonction de l’état précédent. Si on peut
décrire le comportement de la bascule pour les états [0,1] et [1, 0],
on est par contre incapable de décrire son fonctionnement pour
l’état [1,1], on peut dire qu’il est instable. Il existe des mémoires à
marche prioritaire on les distingue par un petit astérisque. Pour
cette mémoire l'indétermination (état [1, 1 ]) est levée.
51
01/12/2022
Annexe 3
 Bascule RS
52

chapitreIV Memoires VF 2023

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

chapitreIV Memoires VF 2023

Transféré par

Droits d'auteur :

Formats disponibles

01/12/2022

Cours Architecture d’ordinateurs

El hatmi F, 1ère année ING, 2021/2022 1

El hatmi F, 1ère année ING, 2021/2022 2

El hatmi F, 1ère année ING, 2021/2022 3

El hatmi F, 1ère année ING, 2021/2022 5

El hatmi F, 1ère année ING, 2021/2022 6

El hatmi F, 1ère année ING, 2021/2022 7

El hatmi F, 1ère année ING, 2021/2022 8

L’information peut être une donnée ou un programme

El hatmi F, 1ère année ING, 2021/2022 12

On classe les mémoires selon

El hatmi F, 1ère année ING, 2021/2022 13

Caractéristiques des mémoires

 Volatilité : elle caractérise la permanence des informations dans la

El hatmi F, 1ère année ING, 2021/2022 14

Caractéristiques des mémoires

El hatmi F, 1ère année ING, 2021/2022 15

Caractéristiques des mémoires

El hatmi F, 1ère année ING, 2021/2022 16

Caractéristiques des mémoires

El hatmi F, 1ère année ING, 2021/2022 17

Caractéristiques des mémoires

 Cycle mémoire : Temps minimal entre 2 accès successifs à la mémoire.

El hatmi F, 1ère année ING, 2021/2022 19

El hatmi F, 1ère année ING, 2021/2022 20

Classification des mémoires

 Mémoires à semi-conducteur : mémoire

El hatmi F, 1ère année ING, 2021/2022 21

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 22

Classification des mémoires

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 24

Classification des mémoires

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 26

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 27

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 28

Classification des mémoires

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 30

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 31

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 32

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 33

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 34

Classification des mémoires

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 36

Classification des mémoires

El hatmi F, 1ère année ING, 2021/2022 37

Hiérarchie des mémoires

Hiérarchie des mémoires

El hatmi F, 1ère année ING, 2021/2022 39

Hiérarchie des mémoires

El hatmi F, 1ère année ING, 2021/2022 40

Hiérarchie des mémoires