Université de BBA Département d’Electronique MCIL3

UEF 3.2.2 Semestre 6 Matière : Microcontrôleurs

Crédits : 4 Coefficient : 2 Mode d’évaluation : contrôle continu : 40%; Examen: 60%.

TDN°1: Du microprocessor au microcontrôleur

Exercice 1:
Soit un système à μP comprenant 16 lignes d'adresses. Le bloc fonctionnel "Décodage
d'adresses" est réalisé à partir d'un composant programmable du type PAL. Les équations
logiques implantées lors de la programmation sont :
Zone 1 : CS 1 = A 15+ A 14 +A13
Zone 2 : CS 2 = A15+ A 14
Zone 3 : CS 3 = A 15+A14
Zone 4 : CS 4 = A15+A14+A13+A12
1. A partir de l'analyse des équations, donnez la condition de validation pour chacune des
lignes chip sélect (CS actif pour la valeur 0).
2. Pour chaque composant implanté dans une zone mémoire, recherchez la valeur binaire
que le processeur doit déposer sur le bus adresse pour accéder à la première case mémoire.
Ecrivez cette valeur en hexadécimal.
3. Établissez le plan mémoire. Vous préciserez les adresses de début et fin de zone en
hexadécimal puis la taille de la zone en kilo octets.

Exercice 2:

On donne le schéma de connexion de deux mémoires avec un microprocesseur de 16 bits

d’adresses et 8 bits de données.
1. Quelle est l’architecture de ce microprocesseur ?
2. Donner la capacité de chaque mémoire en kbits et en koctets.
3. On veut adresser la mémoire RAM1 à partir de l’adresse 0000H et la ROM1 à partir de
l’adresse
E000H.
1
Université de BBA Département d’Electronique MCIL3
UEF 3.2.2 Semestre 6 Matière : Microcontrôleurs
Crédits : 4 Coefficient : 2 Mode d’évaluation : contrôle continu : 40%; Examen: 60%.

a. Compléter le tableau suivant, en indiquant dans la troisième colonne l’adresse la plus

basse et l’adresse la plus haute de chaque mémoire en hexadécimal.

b. Donner les équations logiques des lignes CS1 et CS4 en fonction des lignes d’adresses
A15, A14 et A13.
c. Compéter alors le schéma de décodage d’adresse en utilisant des opérateurs logiques.
4. On veut étendre la capacité mémoire de cette carte en ajoutant deux mémoires RAM2 et
ROM2
identiques aux précédentes.
a. Donner l’adresse de base des nouvelles mémoires, si l’on veut que deux mémoires de
même type soient adjacentes.
b. Donner les équations logiques des lignes de sélection CS 2 et CS3 (correspondant
respectivement aux mémoires RAM2 et ROM2) en fonction des lignes d’adresses A15,
A14 et A13.
c. Donner le schéma de décodage d’adresses de toutes les mémoires en utilisant le circuit
intégrées 74138.