FILIERE : IIA Prépa EPS 1

MISE A NIVEAU 1 : INTERFACE PARALLELE : PIA 6821

Compétences visées : A la fin de ce cours, l’étudiant devra être capable de :

- Décrire la structure du PIA 6821
- Programmer le PIA 6821

I. ARCHITECTURE INTERNE
L’interface parallèle de type PIA 6821 (Peripherical Interface Adapter) fournit un moyen d’interface des appareils
périphériques avec un microprocesseur 680X. Ce circuit interface le MPU avec les périphériques par deux bus de données 8
bits bidirectionnels et quatre lignes de contrôle. La configuration fonctionnelle du PIA est programmée habituellement par le
MPU pendant l’initialisation du système. Chacune des lignes de données vers la périphérie (Port A et B) peut être
programmée pour être utilisée soit en entrée, soit en sortie à partir des registres internes et du bus de données.

REDIGE PAR NKAMNDA SATEU CHRISTIAN NOEL ANNEE ACADEMIQUE 2020-2021 1

FILIERE : IIA Prépa EPS 2

Bus de données (D0 à D7) :

8 lignes bidirectionnelles directement reliées au bus du 6809. Elles assurent l’échange des données entre le
microprocesseur et le PIA. Si elles ne sont pas utilisées, ces lignes sont à l’état haute impédance.
Bus d’adresses :
- CS0, CS1, /CS2 (Chip Select) : Sélectionnent le boîtier PIA (CS0.CS1./CS2 = 1.1.0)
- RS0, RS1 (Register Select) : Sélectionnent les registres internes (4 octets mémoire).
Bus de contrôle :
- E : Signal d’activation des échanges
- /RESET : Initialisation du PIA. Les registres internes sont mis à zéro.
- R/W : Lecture – Ecriture
- IRQA, IRQB : Lignes d’interruptions
Lignes de transfert : PA0 à PA7, PB0 à PB7 : Ces 16 broches (2 x 8) permettent de transmettre ou recevoir un mot de 8
bits. Suivant la programmation du DDRA/DDRB, elles seront utilisées en entrée ou en sortie.

II. FONCTIONNEMENT
Le PIA contient six registres (deux fois trois) permettant de diriger son fonctionnement :
Le registre ORA (ou ORB) : mémorise les données en sortie lors d'une écriture. C'est à cette même adresse qu'il est
possible de lire les données présentées en entrée.
Le registre DDRA (ou DDRB) est celui qui contient le mot fixant le sens de transfert (entrée ou sortie) pour chacune des
lignes de données. Un état « 1 », définit une broche en sortie et un état « 0 » la définit en entrée.
Le registre CRA (ou CRB) contrôle et de définit les différentes fonctions du PIA. Celles-ci sont résumées figure ci-dessous.

Ce dernier registre a de plus un rôle particulier car il contient un bit (le troisième) permettant de sélectionner I'un ou I'autre
des deux registres précédents (ORA ou DDRA). En effet, ceux-ci sont adressés par le microprocesseur à I'aide du même
mot binaire (« 00 » aux broches RS0 et RS1). Par conséquent, un deuxième adressage est nécessaire : il est obtenu par
l'état de ce bit (« 0 » pour DDRA et « 1 » pour ORA).
Tous ces registres sont représentés sur la figure en annexe
Les modules interface A et interface B sont des amplificateurs bidirectionnels pouvant délivrer un courant relativement
important, en particulier avec le modèle de PIA référencé 6822.
Ainsi, ce circuit peut servir à interfacer pratiquement n'importe quel ensemble électronique. Programmé correctement, il est
capable d'assurer les échanges entre tous les périphériques placés à proximité (tels que clavier, imprimante, disquettes,
disques durs, etc.) et connectés en mode parallèle

De la périphérie vers le processeur : La donnée disponible sur le port A en réception (port A configuré en entrée) est
directement transmise à l’amplificateur de bus de données par l’intermédiaire du bus de sortie. Elle ne transite pas par
l’ORA, il n’y a donc pas mémorisation des données en entrée.

Du processeur vers la périphérie : La donnée disponible sur le bus du MPU est chargée dans le registre de sortie B par
l’intermédiaire du bus d’entrée, elle est donc mémorisée. Le port B est en sortie, la donnée est disponible tant qu’une
nouvelle écriture n’est pas intervenue.

REDIGE PAR NKAMNDA SATEU CHRISTIAN NOEL ANNEE ACADEMIQUE 2020-2021 2

FILIERE : IIA Prépa EPS 3

Sélection des registres :

Registre de contrôle CRA - CRB :

Ce registre permet la commande et le contrôle des ports de
sortie A et B. Pour y accéder, il suffit de fixer les états
logiques sur RS1 et RS0. Ce registre va permettre d’accéder
aux autres registres : DDRA-DDRB et ORA-ORB à partir du
bit 2 du registre de contrôle :

Registres de sortie ORA – ORB :

Ce sont les registres dans lesquels vont transiter les données. Pour lire une donnée reçue par un port, il suffira de lire le
contenu de ce registre.

Registres de direction DDRA – DDRB :

Ils permettent de définir le sens de transfert de chacune des lignes des ports A et B. Un état logique « 1 » définit la ligne en
sortie, un état « 0 », en entrée. Ex : pour mettre la ligne PB4 en entrée et toutes les autres en sortie, il faut écrire la valeur
$10 dans le registre DDRB.

PROGRAMMATION D’INITIALISATION DU PIA :

(port A en entrée, port B en sortie).

REDIGE PAR NKAMNDA SATEU CHRISTIAN NOEL ANNEE ACADEMIQUE 2020-2021 3

FILIERE : IIA Prépa EPS 4

ANNEXE 1

Figure : Schéma synoptique du 6821. Le MPU peut adresser six registres en lecture et en écriture : CRA, CRB, DDRA,
DDRB, ORA et ORB

REDIGE PAR NKAMNDA SATEU CHRISTIAN NOEL ANNEE ACADEMIQUE 2020-2021 4