Dr Ayoub Mhaouch

 Les sorties dépendent directement à des entrées à ce moment précis Y=f(X).

 Il n'y a pas de mémoire pour les données d'entrée.
 Un système logique séquentiel est un système numérique dans lequel les sorties dépendent
non seulement des entrées actuelles, mais aussi de l'état interne précédent du système.
 Les systèmes logiques séquentiels ont une mémoire intégrée qui leur permet de stocker des
informations sur l'état précédent et de prendre des décisions en conséquence.
 Certains circuits électroniques sont équipés de sorties tri-états, qui peuvent être soit en état
haut (1), en état bas (0), ou en haute impédance.
 Lorsqu'une sortie est en haute impédance, elle ne produit ni ne consomme aucun courant, ce
qui la rend électriquement neutre et semblable à une connexion non connectée.
 Cette caractéristique permet de connecter plusieurs sorties tri-états directement entre elles
sur le même bus. Cependant, il est crucial de s'assurer qu'au maximum une seule sortie
produise du courant à tout moment pour éviter un court-circuit.

Signal sur 1 bit Bus sur n bits

 Z : l’état Z indique qu’un nœud n’est soumis ni à l’état haut (1) ni à l’état bas (0). On dit qu’il
s’agit d’un point à l’état flottant, haute impédance, ou haut Z (Hi-Z).

Circuit d'un Buffers à trois états “Tristate Buffer"

 Types des "Tristate buffer"
Décodeurs : n Entrées - 2n Sorties
 Un décodeur est un système combinatoire ayant n signaux d’entrée (ligne d’adresse) et 2n
signaux de sortie.
 Une ligne de sortie est active à un moment donné. Le numéro de cette ligne correspond à la
valeur binaire appliquée aux lignes d’entrée.
 Exemple :
Réalisons la fonction F :

 Exercice :
Réalisez les fonctions X1 et X2.
  Exemple : Décodeur 2/4 Sorties actives au niveau haut Sorties actives au niveau bas
Y0
A0 a 0 aA0 Y0 0 aA0 Y0
Y1 0 A0 Y0 0 0 1
1 bA1 1 bA1
Y2 1 bA1
Y1 0 Y1 0 Y1 1
A1 Y2
Y3 Y2 1 Y2 1 0
0 Y3 0 Y3 1
Y3
Entrées d’adresse Sorties 1 val
EN 0 val
EN 0 EN
val

Y0 1
0 A0
Y0 0 aA0 Y0
0 0 aA0 Y0 1
Y1 0 0 aA0 0 1
1 A1 Y1 1 bA1 1
Y2 0 bA1 Y1 0 b 0 Y1
0 A1
Y2 Y2 0 Y2 1
Y3 0 0
1
Y3 0 Y3 0 Y3
0 EN
val 1 val
EN 1 EN
val
Y0 0
1 A0
Y1 0
Y2 0
1 A1 Entrée Enable active au niveau haut Entrée Enable active au niveau bas
Y3 1
 Exercice :

1 1
0 0
0 1

1
1
0
1
0
0
 Correction :

1 1
1 0 1 1
0 1 0 1
0 1 1 1
1
1
1 0
1 1
0 1
1 1
0 1
1 1
Multiplexeur : 2n Entrées de données - n Entrées de commandes – 1 Sortie
 Multiplexeur est un circuit de sélection pour les signaux logiques. Un multiplexeur comporte 2n
entrées de données, n entrées de commande et une sortie unique. La commande spécifie en
binaire le numéro de l'entrée de données à aiguiller vers la sortie.
Entrées de sélection

Sortie

MUX 2 vers 1 MUX 4 vers 1

 Exercice : Multiplexeur 8 vers 1
L’entrée numéro 6 est aiguillée vers la sortie.
 Exercice :

1
1 1
0
1
1 1
0
1
0 1 0
1 1 1
0 0 0
1
1
1 1
0 0 0
1 1 0
1
0 1 1
 Exercice :
Pour chaque combinaison possible de A, B et C déterminez les valeurs des sorties F1 et F2

A B C F1 F2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
 Correction :
Pour chaque combinaison possible de A, B et C déterminez les valeurs des sorties F1 et F2

A B C F1 F2
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 0 0
 Exercice :
Réaliser la fonction : F(X, Y, Z) = X’ Y Z’ + X Y’ Z + X Y Z’ + X Y Z
Opérations de décalage et de rotation
 Les opérations de décalage et de rotation
sont des manipulations courantes
effectuées sur des données binaires.
 Le décalage implique de déplacer les
bits d'un certain nombre de positions vers
la gauche ou vers la droite, tandis que la
rotation consiste à déplacer les bits tout
en réintroduisant ceux qui sortent d'un
côté de la séquence à l'autre.
 Ces opérations sont utilisées dans divers
contextes, tels que la manipulation de
données, la cryptographie, et la
programmation bas niveau.
 Décaleur 4-bit (4-bit shifter)

Symbole logique

Circuit décaleur 4-bit

Table d’opérations
  Exercice :
Donnez les états de sortie dans les condition suivante :
o S1S0 : 10
o S1S0 : 11
o S1S0 : 01
o S1S0 : 00

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 0 0
0 1 1 0
 Décaleur à barillet
Le décaleur à barillet, également connu sous le nom de barrel shifter, est un composant qui
permet de décaler ou de faire tourner un mot binaire sur un nombre variable de bits (n). Il est
largement utilisé dans les processeurs pour exécuter des instructions de décalage et de
rotation.

Exemple d’un décaleur à barillet 4 bits

implémentant l’opération de rotation à
droite
 Exercice :
1 1 0 1

0
barrel shifter
1

1 1 0 1 1 1 0 1

1 barrel shifter
1 barrel shifter
0 1
Encodeurs de priorité :
 Un encodeur de priorité est équipé de n² entrées et n sorties. Chaque entrée est attribuée un
numéro correspondant à un événement de priorité croissante. Ces encodeurs sont utilisés
pour gérer l'arrivée simultanée d'interruptions dans un processeur, comme les événements
réseau, USB, clavier, et autres.
 La sortie NUM renvoie le numéro de l'entrée activée ayant la priorité la plus élevée (le numéro
le plus élevé). Une autre sortie, ACT, peut signaler si au moins une entrée est active.

Encodeur de priorités à 8 entrées.

L’entrée E6 est la plus prioritaire que les
autres.
Demi-additionneur (Half-adder)
Additionneur complet (Full Adder)
Additionneur n bits parallèle : à propagation de retenue
Additionneur / Soustracteur
Additionneur / Soustracteur
 Exercice :

1011 1101 1011 1001 1001 1001

1 1 0
……. ……. …….
……. ……. …….

……. ……. …….

UAL (unité arithmétique et logique)
 L’unité arithmétique et logique (UAL), regroupe dans la même unité fonctionnelle les
différents opérateurs d’arithmétique entière (additionneurs, multiplieurs, etc.), les opérateurs
de logique booléenne (AND, OR, etc.) et les opérations de décalage et de rotation de bits.
 Les opérandes sont présentés sur deux bus A et B de même largeur ; on indique sur F le
code d’une opération à effectuer
 Les indicateurs, SF, ZF, OF, CF, AF donnent des informations sur le résultat de l’opération A
et B.

 SF indique que le résultat est négatif.

 ZF indique qu’il est nul. Registre d’état
 OF indique un débordement.
 CF indique la présence d’une retenue.
 AF indique une retenue auxiliaire.
Les flags
 Exercice :
Pour le circuit UAL suivant nous utilisons la représentation en complément à 2 sur 4 bits :

1) Est il possible de réaliser l’opération 5 – 9 ?

Justifiez votre réponse.

1) Est il possible de réaliser l’opération 5 x 4 ?

Justifiez votre réponse.
Pour les cas suivants des entrées A, B, C, Sel0 et Sel1 donnez les valeurs des sorties R et So
et indiquez s’il y à un dépassement ou non.

A B C Sel0 Sel1 So R Dépassement (oui

/non)
1010 0011 0 0 0

1100 0100 1 0 0

0101 0010 0 1 0

1010 0101 1 1 0

1100 0001 1 0 1

0011 0010 0 1 1 S0
R
Correction :
Les bascules :
 Les bascules se caractérisent par deux états stables (0 et 1) : Ces pourquoi elles sont appelés
aussi bistables. Les bascules sont des éléments de mémorisation qui permettent de mémoriser
une information élémentaire de 1bit. La mise à jour des sorties de la bascule est commandé
par les signaux d’entrée de données et de synchronisation.
 Latches : bascules synchronisées sur niveau
 D-latch
 S-R latch (set-reset latch)

 Flip-flops : bascules synchronisées sur front

 S-R flip-flop
 J-K flip-flop
 T-flip-flop
 D- flip-flop

Nous nous intéressons plus particulièrement à l’utilisation des flip-flop de type D qui
sont les plus adoptés dans les circuits numériques intégrés
 Bascule D synchrone sur niveau (D latch) : la mise à jour des sorties de la bascule est
dépende le niveau actif du signal d’horloge.
Synchronisation sur
niveau haut l’horloge (1) Synchronisation sur
D Q niveau bas de l’horloge (0)
D Q

Q
Clk Q
Clk

 Bascule D synchrone sur front (D flip flop) : c’est la transition d’un niveau à un autre du signal
d’horloge autorise la mise à jour des sorties de la bascule
Synchronisation sur front Synchronisation sur front
montant de l’horloge
D Q descendant de l’horloge
D Q

Q Clk Q
Clk
■ La Bascule « D-Latch » peut être réalisée à l’aide d’une bascule RST (RSH) : D = S = R
Registre :
 Un registre est un ensemble de cases mémoire (à base de bascule) capables de stocker une
information (une information (Binaire) sur n bits).
 Types de registres :

■ Registre à mémoire.
■ Registre à décalage.
Registre à mémoire
Exercice :
Correction :
Registre à décalage
 Le registre à décalage est une série de "N" cellules, chacune étant une bascule identique.
Elles sont connectées de sorte que l'information puisse passer du bit "P" au bit "P+1" (ou du
bit "P+1" au bit "P") selon un ordre de synchronisation défini par l'horloge.
 Type de décalages : décalage à gauche, décalage à droite, décalage circulaire ou rotation à
gauche ou rotation à droite.
Exercice :
Correction :