Chapitre 6

1. Introduction
Les réseaux logiques programmables • Chaque fonction logique de n variables peut être mise
sous la forme d’une somme de produits.

•Introduction f ( A, B, C ) = A.B.C + A.B.C

•Principe des réseaux programmables
•Types des réseaux programmables combinatoires :
• Pour réaliser une telle fonction on a besoin :
•PROM : Programmable Read-Only Memory
– d’un ensemble d’opérateurs ET (portes AND)organisés sous
•PAL : Programmable Array Logic
forme d’une matrice pour réaliser les produits.
•FPLA : Field Progmmable Array Logic
– Un ensemble d’opérateurs OU (Porte OR) organisés sous forme
•Les réseaux programmables séquentiels d’une matrice pour réaliser la somme.

Schéma général pour réaliser une fonction

logique
Exemple

• Soit la fonction f ( A, B, C ) = A.B.C + A.B.C

A B C
A A

P1 F1
E0
P2 F2
E1
.
. Matrice ET Matrice OU .
. .

En Pn .
Fn

AA A A

Représentation simplifiée 2. Principe des portes ET utilisées

• Soit la fonction f ( A, B, C ) = A.B.C + A.B.C
A B C

A B C

S=A.C

Un fusible brulé ( sauté )

Fusible intacte

F
 Un fusible Exemple
f1 = A
• Réaliser les fonctions suivantes
Une matrice ET non programmée
f 2 = A . B .C
A B C
f 3 = B .C

F1
F2

Une matrice ET programmée F3

Principe des portes OU

A B C
Exemple d’une matrice OU
C’est le même principe non programmée

que les portes ET.

S=A + C

Exemple d’une matrice OU

programmée

Exemple 3. Définition des réseaux logiques programmables

• Réaliser les fonctions suivantes
f 1 = A .B + A .B
f 2 = A .B + A .B
A B
• Un réseau logique programmable (circuit logique programmable
) est un circuit qui peut être configurer par l’utilisateur pour avoir
une ou plusieurs fonctions logiques.
• Un circuit programmable est constitué d’un ensemble
d’opérateurs ET et OU organisés sous forme de deux matrices.
• La matrice des ET est un ensemble de portes AND qui permet
de relier les différentes variables d’entrées .
• La matrice des OU est un ensemble de portes OR qui permet
de relier les différents termes AND.
• Une matrice peut être programmable ( paramétrable ) ou figée (
préconfigurée ).
• La programmation consiste a faire bruler (sauter) les fusibles
des termes ( ou des variables ) qu’on veut pas utiliser
laisser
les fusibles utiles .
F1 F2
 Schéma général d’un réseau logique
Remarques programmable

• La programmation se fait une seule fois : une fois les

fusibles brulés on peut pas les réparer.
• La programmation est réalisée grâce à un dispositif
spécial .

Classification des réseaux programmables 3.1 Les PROM

• Selon le type des deux matrices on peut distinguer les
A B
trois types suivants : figée
La matrice ET est figée : les produits
sont déterminés
– Matrice ET figée et OU programmable
PROM (Programmable
La matrice des ET nous permet de
Read-Only Memory)
générer toutes les combinaisons A.B
possibles
– Matrice ET programmable et OU figée
PAL(Programmable A.B
La programmation consiste a choisir
Array Logic) des termes et les relier par des OU. A.B
A.B
– Matrice ET programmable et OU programmable
FPLA (Field
ProgrammableArray Logic)

F1 F2 F3

Les PROM : exemple 3.2 Les PAL

A B
La matrice OR est figée : chaque figée
terme ou comporte un nombre A B C
déterminé de termes ET
f 1 = A .B + A .B La matrice ET est programmable

f 2 = A .B + A .B
f 2 = A .B + A .B

F1 F2 F3 F1 F2
 Les PAL : exemple
f 1 ( a , b , c ) = a .b + a .b .c
f 2 ( a , b , c ) = a .b .c + 0
A B
• Exercice 1 : Réaliser les deux fonctions suivantes avec un PAL qui
possède 3 variables d’entrées, et Deux termes OU avec chaque
terme OU comporte 4 termes ET ?
C
f ( a , b , c ) = a .b .c + a .b .c + a .c
f ( a , b , c ) = a .b .c + a .b .c

• Exercice 2 : Réaliser un additionneur complet avec un

PAL ?

Ce terme donne un 0.

F1 F2

Solution ( EXO1) Solution Exercice 2

f 1 ( a , b , c ) = a .b . c + a .b . c + a . c + 0 Si = Ai .Bi .Ri−1 + Ai .Bi .Ri−1 + Ai .Bi .Ri−1 + Ai .Bi .Ri−1

f 2 ( a , b , c ) = a .b . c + a .b . c + 0 + 0 Ri = Ai Bi Ri−1 + Ai Bi Ri−1 + Ai Bi Ri−1 + Ai Bi Ri−1

A B C
Ai Bi Ri-1

F1 F2
Si Ri

3.3 Les FPLA Exemple

Réaliser la fonction suivante en utilisant un FPLA f (A, B, C) = A.B.C + A.B.C + A.B.C

Les deux matrices sont programmables,
c'est le cas général des PROM et PAL
A B C
 Solution Exo 1
f (A, B, C) = A.B.C + A.B.C + A.B.C + A.B.C

Exercice 1 : A B C

Réaliser un générateur de parité avec un FPLA

rappel :
f(a,b,c)=1 si (abc)2 continet un nombre impaire de 1
0 sinon
Exercie 2:
réaliser un multiplixeur 4
1 en utisant un FPLA ?

Solution Exo2
Exercice 3
S = V .( C1.C 0.( E 0 ) + C1.C 0 .( E1) + C1 .C 0.( E 2 ) + C1 .C 0 .( E 3))
V C1 C0 E3 E2 E1 E0 • Réaliser le circuit suivant en utilisant un FPLA ?

S1 S0 Fonction

0 0 F1
A B

0 1 F2

1 0 F3
S0
1 1 F4 S1
UAL

f 1 = A ⊕ B
f 2 = A .B F

f 3 = A .B
f 4 = A + B
S

Q1 Q0 Exemple d'un PAL sequentiel

4. Les réseaux programmables sequentiels

• Les PROM,PAL et les FPLA nous permet de réaliser

uniquement des circuits combinatoire.

• Il existe des réseaux programmable sequentiels : ces

réseaux sont constitué d'une partie combinatoire et
d'une partie sequentiels ( un ensemble de bascules en
sortie).

• C'est possible d'utiliser ces réseaux sequentils pour

résaliser des registres, des compteurs,..............
Q
D1
h Q

Q
D2
h Q
 Q2 Q1 Q0
Exemple : Réaliser un compteur modulo 8 synchrone en
utilisant un FPLA séquentiel
Q2 Q1 Q0 D2 D1 D0

0 0 0 0 0 1

0 0 1 0 1 0
D0 = Q0
0 1 0 0 1 1
D 1 = Q 1 .Q 0 + Q 1.Q 0
0 1 1 1 0 0 D 2 = Q 2 .Q 1 .Q 0 + Q 2 .Q 1.Q 0 + Q 2 .Q 1.Q 0 + Q 2 .Q 1 .Q 0

1 0 0 1 0 1

1 0 1 1 1 0

1 1 0 1 1 1
D0 Q 0
h Q

1 1 1 0 0 0
Q 1
D1
h Q

Q 2
D2
h Q

Exercice
• Réaliser le registre définit par la table de fonctionnement
suivante à laide d’un FPLA séquentiel ?

Dg Dd h Q3 Q2 Q1 Q0

1 X Q2 Q1 Q0 SL Décalage gauche

0 1 SR Q3 Q2 Q1 Décalage droite

0 0 x Q3 Q2 Q1 Q0 État mémoire