LAB #3 : LAB 4 - CIRCUITS

ARITHMÉTIQUES

ITI 1500-Systèmes Numériques I

Hiver2023
Ecole de Génie Electrique et Science Informatique
Université d’Ottawa

Professeur : Dr. Ahmed Karmouch

Groupe2#
Etudiant1 : SIFI Charif, 300329204

Date de l’expérimentation :16/3/2023

Date de la soumission :23/3/2023

Objectifs :
 Créer et simuler un additionneur complet

 Tester un additionneur complet sur la carte Altera DE2-115.

 Utiliser des additionneurs complets pour implémenter un additionneur/soustracteur 8- bit.

 Créer un schéma hiérarchique incluant des composants additionneurs complets et décodeur 7 segment.

 Implémentez un détecteur de débordement utilisé dans un additionneur soustracteur à complément à 2.

Matériel et Composantes :
 Logiciel QUARTUS II Édition Étudiante

 Carte Altera UP-1

Diagrammes du circuit :
Partie I – Additionneur Complet

Figure 1: Capture d’écran d’un Circuit Logique Correspondant à un additionneur complet (5.4.1 - Partie I du Manuel de
Laboratoire)

Partie II – Additionneur 8 bit

Figure 2: Capture d’écran du Diagramme de Circuit Logique Correspondant à l’additionneur 8bits (Tableau 5.4.2 dans
le Manuel de Laboratoire)

Données Expérimentales et Traitement de Données:

Partie I – Additionneur Complet

Figure 3: Simulation Output Waveform du Circuit de Partie I

Table 1:
Données
expérimental
es observées
à partir de
l'additionneu
r completX
Entrées Résultats attendus
A B C_IN C_OUT SUM
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1

1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Partie II – Additionneur 8 bit

Figure 4: Simulation Output Waveform du Circuit de la Partie 2

Données expérimentales Sortie observée
observées à partir de la
simulation :
Entrées binaires Retenue Somme binaire
01111111 + 00000001 0 10000000
11111111 + 00000001 1 00000000
11000000+01000000 1 00000000
11000000+10000000 1 01000000
Table 3 : Données expérimentales observées à partir de la simulation-Partie2

Comparaison des Données Attendues et Expérimentales:

Partie I – Additionneur Complet

Partie II – Additionneur 8 bit

Entrées binaires Résultats attendus Résultats observés

01111111 + 00000001 10000000 10000000
11111111 + 00000001 00000000 00000000
11000000+01000000 00000000 00000000
11000000+10000000 01000000 01000000
Discussion & Conclusions:
Ce laboratoire a permis d’élaborer un additionneur complet et de l’utiliser afin d’n faire un additionneur à 8 bits
ainsi qu’un additionneur soustracteur à complément à 2. Malheureusement nous ne pouvions pas utiliser la
totalité la carte ALTERA pour faire la totalité du laboratoire.
Annexe (Pré-Lab):