Chapitre 1

Introduction au Test de Systèmes

Électroniques

Abdelhakim Khouas

Département de Génie Électrique

École Polytechnique de Montréal
 Plan

)C’est quoi le test ?

)Le test dans les phases de fabrication d’un circuit
VLSI
)Différents tests
)Économie des tests
)Rendement
)Qualité

ELE6306 – Chap. 1 : Introduction 1 © A. Khouas

 Test ?

C’est quoi le test ?

C’est le processus qui permet de

déterminer si le circuit est correct
ou défectueux

ELE6306 – Chap. 1 : Introduction 2 © A. Khouas

 Circuit défectueux

)Un circuit est défectueux parce que :

¾ Soit le circuit conçu ne répond pas aux
spécifications du cahier des charges
ª Erreur de conception ---> test fonctionnel

¾ Soit le circuit fabriqué ne correspond pas au circuit

conçu
ª défaut physique ou de fabrication ---> test structurel

ELE6306 – Chap. 1 : Introduction 3 © A. Khouas

 Fabrication d’un circuit VLSI

Diagnostic
no
Specs Test
Conception Prototype Fonc.
……. OK

non Test oui

Diagnostic Struc. Production
OK
oui
Assemblage

ELE6306 – Chap. 1 : Introduction 4 © A. Khouas

 Test fonctionnel

)But :
¾ Déterminer si le circuit fabriqué réalise bien les fonctions
définies dans le cahier des charges
)Critères importants :
¾ Tester toutes les fonctionnalités du circuit
¾ Pouvoir diagnostiquer le circuit en cas d’erreur
ª Localiser ou se trouve l ’erreur pour modifier la conception
du circuit

ELE6306 – Chap. 1 : Introduction 5 © A. Khouas

 Test de production

)But :
¾ Déterminer si le circuit fabriqué ne contient
pas de défauts physiques

)Critères importants :
¾ Test OK/KO ou « Go/No Go » (sans
considérer le diagnostic)
¾ Détecter le maximum de défauts physiques
¾ Réduire au maximum le temps de test

ELE6306 – Chap. 1 : Introduction 6 © A. Khouas

 Test de production (suite)

)Il existe trois types de test :

¾ Test de continuité
ª Pour détecter les défauts grossiers
¾ Test logique (test structurel)
ª Testnumérique des fonctions du circuit
ª Basé sur les modèles de fautes
¾ Test paramétrique ou de caractérisation
ª Pour déterminer les limites de fonctionnement du circuit
ª Très lent (très coûteux)
ª Pour les lots de circuits (aussi les prototypes)

ELE6306 – Chap. 1 : Introduction 7 © A. Khouas

 Les différentes phases de test

)Test sur wafer

¾ Détecter les défauts dus au processus de fabrication
)Test du circuit encapsulé « Packaged»
¾ Détecter les défauts dus au processus d’encapsulation
)Test du circuit sur la carte
)Test de la carte dans système

ELE6306 – Chap. 1 : Introduction 8 © A. Khouas

 Coût d’un circuit défectueux

1000
900
800
700
600
Coût ($)

500
400
300
200
100
0
Fab. Enc. Carte Système Client
Coûts de détection des défauts (règle des X 10)

ELE6306 – Chap. 1 : Introduction 9 © A. Khouas

 Choix des vecteurs de test

)Vecteurs exhaustifs
¾ On applique tous les tests possibles
)Vecteurs aléatoire
¾ On choisi aléatoirement les vecteurs de test
)Vecteurs fonctionnels
¾ On applique les même vecteurs de test que ceux utilisés
dans la phase de conception
)Vecteurs de test suivant un modèle de fautes
¾ On génère automatiquement des vecteurs de test selon un
modèle de fautes

ELE6306 – Chap. 1 : Introduction 10 © A. Khouas

 Choix des vecteurs de test (suite)

)On considère le circuit ALU 74181 - 14 entrées

¾ Test exhaustif
ª Détecte 100% des fautes détectables
ª Nécessite 16384 vecteurs de test
¾ Test fonctionnel
ª Détecte 100% des fautes détectables
ª Nécessite 448 vecteurs de test
ª Pas d’algorithme pour vérifier que toutes les fonctions ont
été testées (nécessite une expertise)

ELE6306 – Chap. 1 : Introduction 11 © A. Khouas

 Choix des vecteurs de test (suite)

¾ Test suivant un modèle de fautes

ª Détecte 100% des fautes modélisées
ª Nécessite 47 vecteurs de test
ª Les vecteurs peuvent être générés et analysés
automatiquement (pas d’expertise)
ª Le nombre de défauts physiques réellement détectés dépend
de la qualité du modèle de fautes utilisé

ELE6306 – Chap. 1 : Introduction 12 © A. Khouas

 Technique de test utilisée

)Utilisation de la simulation de fautes avec les

vecteurs de test fonctionnel pour déterminer la liste
des fautes non détectées
)Utilisation d’un générateur automatique de vecteurs
de test pour détecter les fautes non détectées
)S’il y a encore beaucoup de fautes non détectées
¾ Utilisation des technique de conception en vue du test
pour améliorer la testabilité du circuit

ELE6306 – Chap. 1 : Introduction 13 © A. Khouas

 Coût du test de production

)Coût du test :
¾ Coût = NC * CS * Tm
ª NC = Nombre de circuits
ª CS = Coût de test par seconde (0.05$/s)
ª Tm = Temps moyen de test par circuit

)Exemple : NC = 5 millions, CS=0.05$/s et Tm = 5s

¾ Coût = 1 250 000 $

ELE6306 – Chap. 1 : Introduction 14 © A. Khouas

 Coût du test de production (suite)

)CS = Coût de test par seconde

Cs¾= ( Dt + Dh + C ) ⋅ ( Ttest +Tindex ) ⋅ ( Tprod +Tdown +Tidle )
Ttest Tprod
Dt , Dh : dépréciation du testeur, handler
C : coût fixe du testeur
Ttest : temps de test
Tindex : temps d ' index
Tprod : temps d ' utilisation du testeur par semaine
Tdown : temps d ' inutilisation du testeur par semaine
Tidle : temps d ' inactivité du testeur par semaine

ELE6306 – Chap. 1 : Introduction 15 © A. Khouas

 Coût du test de production (suite)

)Tm = Temps moyen de test

n
Tm = ∑ Ti (1 − Pi −1 )
i =1

n : nombre de vecteurs de test

Ti : temps d ' application du i ème test
Pi − 1 : la probabilite que les (i − 1) premiers tests
détectent un défaut

ELE6306 – Chap. 1 : Introduction 16 © A. Khouas

 Économie du test

)Réduire le coût du test par seconde (CS)

)Réduire le temps moyen de test par circuit (Tm)
¾ Réduire le nombre de vecteurs de test
¾ Ordonner les vecteurs de test
ª Appliquer en premier les tests :
™ Qui détectent le plus de défauts
™ Qui détectent les défauts les plus probables
™ Ayant le plus petit temps d’application

ELE6306 – Chap. 1 : Introduction 17 © A. Khouas

 Rendement

50000 40000
Wafer Test
passent

10000

Échouent

Nb de circuits qui passent le test

Rendement : Y =
Nb total de circuits
Y = 40000 = 0.80 = 80%
50000

ELE6306 – Chap. 1 : Introduction 18 © A. Khouas

 Rendement (suite)

)Le rendement exprime la rentabilité d’un processus

de fabrication, il dépend :
¾ 1 - du processus de fabrication utilisé
ª Nombre de poussières dans l’air
ª Des variations de température
ª Des vibrations
ª De la précision des machines
ª De la pureté des produits utilisés
¾ 2 - essentiellement de la surface du circuit fabriqué

ELE6306 – Chap. 1 : Introduction 19 © A. Khouas

 Rendement (suite)

Matrice 9x9
Nb circuits = 45
Nb circuits défectueux = 6
Nb de bon circuits = 39

Y = 39/45 = 87 %

ELE6306 – Chap. 1 : Introduction 20 © A. Khouas

 Rendement (suite)

Matrice 6x9
Augmentation de la
surface de 50%
Nb circuits = 24
Nb circuits défectueux = 5
Nb de bon circuits = 19

Y = 19/24 = 79 %

ELE6306 – Chap. 1 : Introduction 21 © A. Khouas

 Niveau de Qualité d’un ensemble de test

40000 39996
Test Analyse
passent circuits
bons
4
10000
circuits
échouent défectueux

Niveau de Qualité : QL = Nb de circuits bons

Nb de circuits qui passent le test
QL = 39996 = 0.9999 = 99.99%
40000

ELE6306 – Chap. 1 : Introduction 22 © A. Khouas

 Niveau de Défectuosité

40000 39996
Test Analyse
passent circuits
bons
4
10000
circuits
échouent défectueux

Niveau de Défectuosité : DL = Nb de circuits défectueux

Nb de circuits qui passent le test
= 4 = 0.0001 = 0.01%
40000
= 100 DPM (Défauts Par Million)
= 1 − QL
ELE6306 – Chap. 1 : Introduction 23 © A. Khouas
 Niveau de Qualité d’une carte

)Soit une carte avec :

¾ N circuits
¾ Chaque circuit a une probabilité DLi d’être défectueux
¾ Les défauts sont indépendants

) La probabilité que la carte ne contient aucun circuit

défectueux est :
N N
QLcarte = ∏ QLi = ∏ (1 − DLi )
i =1 i =1
N
⇒ DLcarte = 1 − QLcarte = 1 − ∏ (1 − DLi )
i =1

ELE6306 – Chap. 1 : Introduction 24 © A. Khouas

 Niveau de Qualité d’une carte (suite)
1
0,9
Niveau de Qualité de la carte

0,8
0,7
0,6
DL=10
0,5
DL=100
0,4
DL=1000
0,3 DL=10000
0,2
0,1
0
5 10 20 40 80 160 320
Nombre de circuits sur la carte (N)

ELE6306 – Chap. 1 : Introduction 25 © A. Khouas

 Taux de Couverture

)Le taux de couverture FC « Fault Coverage » est le

rapport du nombre de fautes détectées par un
ensemble de test par le nombre de fautes global
¾ Il dépend du modèle de fautes utilisée
¾ Il est donné par le simulateur de fautes
)On définie « Test Transparency » TT comme :
¾ TT = 1 - FC
)Certaines études montre que :
QL = Y TT ⇒ DL = 1 − Y TT

ELE6306 – Chap. 1 : Introduction 26 © A. Khouas

 Taux de Couverture (suite)
100000
Niveau de Défectuosité DL (DPM)

10000
Y=50
1000 Y=60
Y=70
100 Y=80
Y=90

10

1
90 99 99,9 99,99
Taux de Couverture TC (%)

ELE6306 – Chap. 1 : Introduction 27 © A. Khouas

 Taux de Couverture (suite)
100000
Niveau de Défectuosité DL (DPM)

10000
Y=50
1000 Y=60
Y=70
100 Y=80
Y=90

10

1
90 99 99,9 99,99
Taux de Couverture TC (%)

Approximation : DL = (1 − Y )TT = (1 − Y )(1 − FC )

ELE6306 – Chap. 1 : Introduction 28 © A. Khouas
 Conclusion

) Introduction générale au test des circuits intégrés

¾ Pourquoi ?
¾ Quand ?
¾ Comment ?

) Différents types de tests

¾ Test fonctionnel
¾ Test structurel (de production)

) Aspects économiques du test de production

¾ Coût du test
¾ Rendement
¾ Niveau de qualité qualité
¾ Taux de couverture

ELE6306 – Chap. 1 : Introduction 29 © A. Khouas

 Définitions

)DUT = Circuit sous test « Device Under Test »

)Y = Rendement « Yield »
)QL = Niveau de Qualité « Quality Level »
)DL = Niveau de Défectuosité « Defect Level »
)FC = Taux de Couverture « Fault Coverage »

ELE6306 – Chap. 1 : Introduction 30 © A. Khouas

 Questions

ELE6306 – Chap. 1 : Introduction 31 © A. Khouas

Chap. 1 : Introduction au test des systèmes
Électronique

Abdelhakim Khouas

Département de Génie Électrique

École Polytechnique de Montréal