2018/2019

CONCEPTION ELECTRONIQUE
&
PROGRAMMATIONEVENEMENTIELLE

Réalisé par : Encadré par :

ABKARI Mohammed MR. KIZIL HUSEYIN
HAMOUDA Mohamed

1
 2018/2019

SOMMAIRE

Sommaire………………………………………………...2
Introduction……………………………………………...3
I. Portes Logiques…………………………………....4

II. La Première Phase…………………………………5

1. Compteur modulo 32…………………………5
2. Décompteur modulo 32………………………6
3. Compteur et Décompteur.…………………...8
4. Registre à décalage…………………………..9

III. La Deuxième Phase………………………………11

1. Le décodeur à 16 bits……………………….11
2. Le codeur à 32 bits…………………………..13
3. Additionneur à 16 bits………………………15
4. Soustracteur à 16 bits ……………………...17
5. Multiplieur à 8 bits…………………………...19

Conclusion……………………………………………..20

2
 2018/2019

INTRODUCTION

L’objectif de ce TP c’est :

 Apprendre les bases de la suite de logiciels QUARTUS.

 Création de schémas.
 Réaliser des différents circuit grâce à les portes logiques.
 Simuler les résultats.
 Conclure le chronogramme final.

Pour réussir ce TP il faut bien maitriser :

 Les portes logiques.

 Les tableaux de vérité.
 Le fonctionnement de circuit.
 Le système combinatoire.
 La logique booléenne.

3
 2018/2019

I. Les portes logiques :

4
 2018/2019

II. LA PREMIERE PHASE.

1. Compteur modulo 32 :
Pour construire un compteur, nous pouvons remarquer qu’une bascule T dont l’entrée est
à 1 fonctionne en diviseur de fréquence. Il en est de même que lorsque la sortie
complémentée d’une bascule D est rebouclée sur l’entrée D ou que les entrées d’une
bascule JK sont égales à 1.

REMARQUE :

TYPE Compteur Décompteur

Horloge H

Front Montant Q\ Q

Front descendant Q Q\

SCHEMA :

5
 2018/2019

SIMULATION :

2. Décompteur modulo 32.

Un décompteur possède les mêmes caractéristiques qu'un compteur à ceci près qu'à
chaque nouvel événement le code binaire de sortie est décrémenté de 1.

Pour réaliser un décompteur modulo 32 à partir de 5 bascules J-K qu’on relie de la manière
suivante :

SCHEMA :

6
 2018/2019

SIMULATION :

7
 2018/2019

3. Compteur et décompteur :
Le compteur décompteur sert à compter de 0 jusqu’à l’activation de signal de décomptage (front
montant), et il commence à décompter jusqu’à la fin de signal (front descendant).

SCHEMA :

SIMULATION :

8
 2018/2019

SIMULATION :

4. Registre a décalage :
Un registre à décalage est un registre, c'est-à-dire un ensemble
de bascules synchrones, dont les bascules sont reliées une à une, à l'exception de deux
bascules qui ne sont pas forcément reliées.

À chaque cycle d’horloge, le nombre représenté par ces bascules est mis à jour. Le
concept de décalage permet d'insérer une donnée dans le registre, ou la lire, bit par bit
en série.

SCHEMA :

9
 2018/2019

SIMULATION :

10
 2018/2019

III. LA DEUXIEME PHASE.

1. Le décodeur à 16 bits :
Lire sur ses n entrées un code et active en conséquence la sortie N de même numéro.
N peut être inférieur ou égal à 2 puissance n.

La fonction d’un décodeur est de reconnaître une combinaison de bits en entrée (le
code) et de signaler la présence de ce code en mettant un signal en sortie à 1.

Dans notre exemple on 4 entrées, c’est-à-dire on aura 16 sorties (2 puissance 4).

TABLEAU DE VERITE :

11
 2018/2019

SCHEMA :

SIMULATION :

12
 2018/2019

2. Le codeur à 32 bits:
Un codeur fournit sur N bits de sortie une valeur dépendant de celle de ses N d’entrée
qui est active.

Dans notre cas le codeur reçoit une information codée sur une de ses 16 entrées et
génère l’équivalent binaire sur les 5 sorties O0 à O4. Une seule entrée doit être active à la
fois.

SCHEMA :

13
 2018/2019

SIMULATION :

14
 2018/2019

3. Additionneur à 16 bits :
Un additionneur est un circuit logique permettant de réaliser une addition.

L’addition d’entiers positifs en base deux se fait bit a bit, tout comme une addition en `
base dix se fait chiffre par chiffre, sauf que la table d’addition est beaucoup plus simple: a`
chaque fois, on a au plus trois bits (0 ou 1) à additionner, à savoir un bit pour chacun des `
opérantes et possiblement une retenue. Suffit donc de savoir que ´ 1 + 1 + 0 donne 0 et
génère ` 1 comme retenue, que 1 + 1 + 1 donne 1 avec génère 1 comme retenue etc.

SCHEMA :

15
 2018/2019

SIMULATION :

16
 2018/2019

4. Soustracteur à 16 bits :
Le soustracteur c'est un circuit capable de faire la soustraction de deux nombre
binaires d'un bit chacun. Le circuit aura 16 entrées et 16 sorties S avec le retenue R.

SCHEMA :

17
 2018/2019

SIMULATION :

18
 2018/2019

5. Le multiplieur à 8 bits :
Un multiplieur est un circuit électronique effectuant une multiplication, Donc on devait ajouter
un additionneur au circuit.

SCHEMA :

BLOC DE MULTIPLICATION

19
 2018/2019

BLOC DE MULTIPLICATION

SIMULATION :

On n’a pas pu arriver à la simulation, vue qu’on avait un problème d’implémenter les deux
autres additionneurs et aussi les 4 autres circuits à base d’AND.

20
 2018/2019

CONCLUSION

On voit que ce TP est particulièrement intéressant. Car il nous

a aidé à maitriser les bases d’électronique, le fonctionnement
des portes logiques avec ses tables de vérité, de savoir les
portes qui constituent chaque circuit et de connaitre le rôle des
bascules et la façon de les lier pour effectuer le comptage ou
décomptage.
On a pu réaliser tous les circuits demandés comme vous
pouvez remarqué dans chaque simulation, mais
malheureusement, nous n’avions pas de temps pour le
compléter le multiplieur et il nous reste des blocs à ajouter car
il avait un schéma long et on a évité d’utiliser les circuits qui
sont déjà dans la bibliothèque comme les circuits
4181,4284,4285 qui effectuent la multiplication de 4*4 bits
directement.

21