Académique Documents
Professionnel Documents
Culture Documents
Application 6 :
On désire réaliser un additionneur BCD à partir d'un additionneur binaire 7483, pour cela on doit réaliser un
circuit logique correcteur qui permet suivant le cas :
* d'additionner 0 à (A + B) dans le cas où la somme (A + B ) de deux digits < = à 9
* d'additionner 6 à (A + B) dans le cas où la somme (A + B ) de deux digits > à 9
Modélisation
1) Soient A et B deux digits et S = A + B avec S10 = s3s2s1s0(2) , R0 : retenue initiale et R4 : retenue finale, on
suppose que R0 = 0.
Soit X un signal logique de sortie d'un circuit de correction tel que: X = 0 si A +B ≤ 9 et X = 1 si A +B > 9
A + B (10) R4 s3s2s1s0 X
0 0 0000 0
1 0 0001 0
2 0 0010 0 S1 S0
3 0 0011 0 00 01 11 10
4 0 0100 0
000 0 0 0 0
5 0 0101 0
6 0 0110 0 001 0 0 0 0
7 0 0111 0 011 1 1 1 1
8 0 1000 0 R4S3S2 010 0 0 1 1
9 0 1001 0
110 - - - -
10 0 1010 1
111 - - - -
11 0 10 11 1
12 0 1100 101 - - - -
1
13 0 110 1 100
1 1 1 - 1
14 0 11 10
1 001
Equation logique de X=R4 + S1.S3 + S3.S2
15 0 11 11
16 1 00 00 1
17 1 00 01 1 X = R4 + S3.(S1+S2)
18 1 00 10 1
1
2) pour obtenir un additionneur BCD à partir d'un additionneur complet 4 bits 7483 , le circuit de correction
permet d'ajouter le nombre binaire 0110(2) aux deux termes d'additions dans le cas où la somme de ces deux
A +B ≤ 9 0 S 0(10)=0000(2) S+0
Application 8 :- Multiplexeur :
schéma de principe Symbole Table de vérité
Sélection (S1S0)
S1 S0 S
E0 0
0 0 E0
E1 1 0 1 E1
Sortie (S)
1 0 E2
E2 2 1 1 E3
E3
3
4– Démultiplexeur :
schéma de principe Symbole Table de vérité
Sélection (E1E0)
E1 E0 S3 S2 S1 S0
0 0 0 0 0 E
S0
0 1 0 0 E 0
Entrée (E) S1 1 0 0 E 0 0
Sortie (S)
1 1 E 0 0 0
S2
S3
Application9 :
c a
X0 =0
X1=0
X2=0
X3=1
X4=0
X5=1
X6=1
X7=1
U1
0 xnor 0 = 1
0 xnor 1= 0
6
5
4
1X0
1X1
1Y
7
? S
1X2
3
1X3
1 xnor 0= 0 10
2X0 2Y
9
11
1 xnor 1 = 1 12
13
2X1
2X2
2X3
X 0 14
A
2
B
1
1E
15
Y 0 2E
74153