Circuits Analogiques - Problemes Et Corriges

Enseignements E.E.A.
Electronique analogique
P r o b lè m e s
e t c o r r ig é s
année 2010
par Sylvain Géronimi

Université Paul Sabatier Electronique analogique – Problèmes et corrigés
TABLE DES PROBLEMES
Partie 1
Rappel sur la théorie des circuits

Mise en équations et théorèmes fondamentaux 3-4
Réponse d’un circuit RL 5-8
Corrélation entre temps de montée et fréquence de coupure d’un circuit RC 9-10
Sonde passive d’oscilloscope 11-12
Caractérisation d’un quadripôle 13-15
Sensibilité d’un pont de Wheatstone 16-17
Polarisation d’un transistor

Dispersion des caractéristiques d’un JFET 18-20
Polarisation d’un JBT par diverses topologies 21-22
Stabilisation par résistance d’émetteur 23-26
Caractérisation d’un étage

Etage déphaseur à JBT 27-30
Etage source commune 31-33
Etage collecteur commun chargé par un miroir de courant 34-36
Etage différentiel à JBT 37-39
Etage différentiel à JFET 40-42
Réponse en fréquence
Réponse en fréquence d’un étage émetteur commun 43-50
Réponse en fréquence d’un étage base commune 51-55
Réponse en fréquence d’un étage collecteur commun 56-59
Comparaison des performances des montages fondamentaux à JBT 60
Réponse en fréquence d’un étage pseudo émetteur commun 61-64
Réponse en fréquence d’un étage source commune 65-70
Réponse en fréquence d’un étage pseudo-source commune 71-74
Réponse en fréquence d’un montage cascode 75-78
Réponse en fréquence d’un montage émetteur commun collecteur commun 80-86
Eléments de circuits intégrés

Miroir de courant élémentaire pour polarisation d’étage 87-88
Miroir de courant élémentaire pour transfert dynamique 89-90
Source de courant simple à JFET pour polarisation d’étage 91
Source de courant à gain pour polarisation d’étage 92-93
Source de Wilson pour transfert dynamique 94-96
Source de Widlar en répétiteur de courant pour polarisation d’étages 97-98
Multiplicateur de VBE 99-100
Réalisation d’une opération arithmétique complexe (1 et 2) 101-102
Conception d’un buffer 103-109
Etage différentiel à charges asymétriques 110-112
Etage différentiel à charges actives (partie 1) 113-119
Etage de tension (partie 2) 120-124
Etage différentiel cascode à charges actives (miroir) 125-133
Partie 2
Amplificateurs idéaux
Intégrateur de tension différentielle 134
Convertisseurs d’impédance 135-136
Amplificateur d’instrumentation amélioré 137-139
Amplificateur d’instrumentation INA 114 140
Amplificateurs logarithmiques et exponentiels 141-142
Multiplicateur / diviseur 143-144
Amplificateurs à conductance de transfert 145-148
Voir aussi « Le filtrage analogique »
Sylvain Géronimi Page 1 Tables des problèmes

Filtrage analogique
Filtre passe-bas à deux suiveurs de tension 149-151
Filtre passe-bas à contre-réaction multiple (structure de Rauch) 152-156
Filtre passe-bas à source contrôlée (structure Sallen-Key) 157-162
Conception d’un filtre passe-haut Butterworth d’ordre 4 163-166
Filtre passe-bande à contre-réaction multiple (structure de Rauch) à sensibilité améliorée 167-169
Filtre passe-bande à INIC 170-172
Filtre passe-tout (déphaseur pur) du premier ordre 173-174
Filtre passe-tout (déphaseur pur) du second ordre 175-177
Filtre réjecteur à deux amplificateurs de tension 178-180
Filtre réjecteur à variable d’état 181-183
Filtre universel 184-187
Oscillateurs sinusoïdaux
Oscillateur triphasé 188
Oscillateur à pont RLC 189-190
Oscillateur à pont RLC avec potentiomètre 191-192
Oscillateur à pont de Wien 193-196
Oscillateur Colpitts 197-201
Oscillateur Colpitts (variante) 202
Oscillateur Clapp 203
VCO à JFET source commune 204-207
VCO à JFET drain commun 208-210
Régulateurs de tension
Principe de stabilisation par diode zener 211-213
Circuits de stabilisation d’une tension par référence zener 214-221
Régulateur de tension 15 V / 2 A 222-223
Amplificateurs de puissance
Etage de puissance push-pull série avec sources de Widlar 224-229
Etage suiveur piloté par un amplificateur de tension intégré et contre-réaction 230-235
Etage de puissance push-pull série en pont 236-240
Partie 3
Quelques structures de circuits intégrés
Amplificateur de tension LM 741 simplifié 241-257
Amplificateur de tension TL071 (technologie BiFet) 258-264
Amplificateur Norton LM 359 et applications 265-276
Amplificateur à conductance de transfert LM 13600 et application 277-284
Buffer et amplificateur à conductance de transfert OPA 660 et applications 285-395
Amplificateur à contre réaction de courant LT1223 et application 296-306
Comparateur LM 139 307-312
PLL analogique NE 565 et applications 313-337
Annexes
Modèles de composants associés aux différents régimes (diode, JBT, JFET) 338-342
Méthode de travail pour la caractérisation linéaire d’un étage différentiel symétrique 343-344
Méthode de travail pour la caractérisation linéaire d’un circuit complexe 344-345
Méthode de travail pour l’analyse en fréquence (approximation du pôle dominant) 346-347
Transformation de schéma par application du théorème de Miller 348-349
Bibliographie, symboles, notations 350
Sylvain Géronimi Page 2 Tables des problèmes

Mise en équations et théorèmes fondamentaux
Diviseur de tension
R1
VE R2 VS
R3
Exprimez la tension VS en fonction de VE , R1, R2 , R3 .
Diviseur de courant
I
I2
R1 R2 R3 V
Exprimez le courant I 2 en fonction de I, R1, R 2 , R3 .
Application du théorème de Millman
R1 V1 I
10
V R2 R
10 V 30 5
Evaluez le courant I.
Application du théorème de Thévenin et de superposition
R1 R3
I
V R2
Donnez le générateur de Thévenin équivalent au dipôle.
Sylvain Géronimi Page 3 Rappel sur la théorie des circuits

Corrigé
Diviseur de tension
⎧VE = (R1 + R2 + R3 )I R2
⎨ ⇒ VS = VE
⎩VS = R 2 I R1 + R2 + R3
Diviseur de courant
⎧ V V V 1
⎪I = R + R + R
⎪ R2
⎨
1 2 3
⇒ I2 = I
⎪I = V 1 1 1
+ +
⎪⎩ 2 R2 R1 R2 R3
Application du théorème de Millman
V 1
R1 V1 R
Calcul du potentiel de nœud : V1 = ⇒ I= = V ( I = 0 .6 A )
1 1 1 R 1 1 1
+ + + +
R1 R2 R3 R1 R2 R
Application du théorème de Thévenin et de superposition
La présence des deux sources indépendantes V et I invite à utiliser le théorème de superposition

pour le calcul de la tension de Thévenin VTh (tension à vide du dipôle). Ce calcul s’effectue donc
en deux étapes :
R2
1ère étape : extinction de la source de courant ( I = 0 , circuit ouvert) VTh1 = V.
R1 + R2
R1 R2
2ème étape : extinction de la source de tension ( V = 0 , court-circuit) VTh2 = I.
R1 + R2
R2 R R
d’où la superposition VTh = VTh1 + VTh2 = V+ 1 2 I.
R1 + R2 R1 + R2
La résistance du dipôle se calcule en éteignant les deux sources indépendantes, ce qui donne
R R
RTh = 1 2 + R3 .
R1 + R2

Réponse temporelle d’un circuit RL
Soit le circuit RL avec condition initiale nulle.
vE 100 L
100mH
Une excitation sinusoïdale d’amplitude crête VE est appliquée au circuit. Le but du problème est
d’obtenir les réponses du courant i (t ) circulant dans la maille et de la tension aux bornes de
l’inductance v L (t ) par les trois techniques suivantes :
Réponse temporelle (variable t)
1. Ecrivez l’expression analytique du courant.

2. Ecrivez l’expression analytique de la tension.
3. Démontrez que la tension est en avance de π/2 par rapport au courant en régime permanent.
Régime sinusoïdal établi (variable jω)
4. Ecrivez les expressions du module et de l’argument du courant et de la tension.

5. Comparez ces résultats à ceux obtenus précédemment en régime permanent.
Transformées de Laplace (variable p)
6. Ecrivez la fonction de transfert en tension VL ( p) VE ( p) .

7. Par transformées de Laplace, donnez l’expression de la tension.
Corrigé
Réponse temporelle
⎧ d
⎪⎪v E (t ) = R i (t ) + L dt i (t ) L
⎨ (posons τ = )
⎪v (t ) = L d i (t ) R
⎪⎩ L dt
1. Expression analytique du courant
d 1 v (t )
Résolvons l’équation différentielle du premier ordre i (t ) + i ( t ) = E en quatre étapes :
dt τ L
c équation homogène
t
d 1 di dt i t −
i (t ) + i (t ) = 0 ⇒ =− ⇒ Log =− d’où i H (t ) = λ e τ
dt τ i τ λ τ
d variation de la constante
VE sin(ω t ) VE
[ ]
t
−
λ ' (t ) e τ = = ℑm e jω t
L L

⎡ ⎤
⎡ ⎛⎜ 1 + j ω ⎞⎟t ⎤ t
⎢ e jω t ⎥
VE VE τ
⇒ λ (t ) =
L
ℑm e ⎢
⎢
⎝τ ⎠ ⎥
dt =
⎥ ∫L
e ℑm ⎢
⎢ 1
+ ω
⎥
⎥
⎣ ⎦ ⎢⎣ τ
j
⎦⎥
⎡ ⎤
⎢ cos(ω t ) + j sin(ω t ) ⎥ ⎡1 ⎤
⎢τ sin(ω t ) − ω cos(ω t )⎥ = sin(ω t − α )
1
car ℑm ⎢ ⎥=
+ω ⎣ ⎦
⎢ 1 ⎥ 1
+ jω 2
⎣⎢ τ ⎦⎥ τ 2
+ ω 2 = 1 avec α = arctg (τ ω ) et τ = 1 + τ 2ω 2
1 1
en posant cos α = et sin α = ω ⇒
τ τ2
e solution particulière de l’équation complète

t
−
sin(ω t − α )
VE
i P (t ) = λ (t ) e τ d’où i P (t ) =
R + L2ω 2
2
f solution globale
t
− VE
i (t ) = λ e τ + i P (t ) avec i (0) = 0 ⇒ λ = sinα
R + L2ω 2
2
t
−
sin(ω t − α )
VE VE
d’où i (t ) = sin α e τ +
R +L ω 2 2 2
R + L2ω 2
2
Le premier terme correspond au régime transitoire et le second terme au régime établi ou

permanent.
2. Expression analytique de la tension
⎡ 1 −
t ⎤ ⎡ −
t ⎤
v L (t ) = VE ⎢− sin α e τ + ω cos(ω t − α )⎥ = VE sin α ⎢− cos α e τ + cos(ω t − α )⎥
⎢⎣ τ ⎥⎦ ⎢⎣ ⎥⎦
3. Déphasage
⎛ π ⎞ ⎛π ⎞ π
cos(ω t − α ) = sin⎜ ω t + − α ⎟ ⇒ ϕL − ϕI = ⎜ − α ⎟ − (− α ) = +
⎝ 2 ⎠ ⎝ 2 ⎠ 2
Régime transitoire (VE =1 V et f = 1 kHz)
régime transitoire
1.0V
0V
-1.0V
0s 0.5ms 1.0ms 1.5ms 2.0ms 2.5ms 3.0ms 3.5ms 4.0ms

V(L) V(E)
Time

Régime permanent
1 2 2.0mA
1.0V
1.0mA
tension
d'entrée
(0°)
0V 0A
tension
en avance
de 9° courant
en retard
-1.0mA de 81°
-1.0V
>>
-2.0mA
18.0ms 18.5ms 19.0ms 19.5ms 20.0ms
1 V(L) V(E) 2 I
Time
Régime sinusoïdal établi
⎧⎪VE = (R + jLω ) I VE jLω

⎨ ⇒ I= et VL = VE
⎪⎩VL = jLω I R + jLω R + jLω
4. Modules et arguments
VE Lω
I = et ϕI = ϕ E − arctg ( VE = VE e jϕE )
R +Lω
2 2 2 R
Lω π Lω
VL = VE et ϕL = ϕE + − arctg
R 2 + L2ω 2 2 R
5. Comparaison du régime établi
i (t ) =
VE
sin(ω t + ϕI ) ↔ [
I ℑm e j (ω t +ϕI ) ]
R +L ω
2 2 2
v L (t ) = VE sin α sin(ω t + ϕ L ) avec sin α = ω =

Lω
τR
=
Lω
↔ [
VL ℑm e j (ω t +ϕL ) ]
R + L2ω 2
2
Transformées de Laplace
⎧VE ( p ) = (R + Lp ) I ( p )
⎨
⎩VL ( p ) = Lp I ( p )
6. Fonction de transfert
p
V ( p) ωn R 1
H ( p) = L = avec ωn = =
VE ( p ) p L τ
1+
ωn

7. Expression de la tension aux bornes de l’inductance
ω ω
Tableau des transformées : sin(ω t ) →
p
⇒ VL ( p ) = VE
p +ω
2 2
p + p +ω
1 2 2
τ
Décomposition en éléments simples :
(a + b )p 2 + ⎛⎜ b + c ⎞⎟ p + c + aω 2
p
=
a
+
bp + c
= ⎝τ ⎠ τ
⎛ 1⎞ 2
(
⎜p + ⎟ p +ω
⎝ τ⎠
2
p +
τ
)
1 p2 + ω 2 ⎛
(
1⎞ 2
⎜p + ⎟ p +ω
⎝ τ⎠
2
)
τ τ 2ω 2
⇒ b=−a= , c =
1 + τ 2ω 2 1 + τ 2ω 2
⎡ ⎤
ω ⎢ 1 1 1 p ω ⎥
VL ( p ) = VE ⎢− + +ω 2 ⎥
⎛ 1⎞ ⎢ τ p + τ p +ω p +ω ⎥
2 1 2 2 2
ω + ⎜ ⎟ ⎢⎣
2
τ ⎥⎦
⎝τ ⎠
ω
→ sin(ω t ) , 2 → cos(ω t )
1 p
Tableau des transformées : → e − at , 2
p+a p +ω 2
p + ω2
2
⎛ 1⎞
⇒ ω 2 + ⎜ ⎟ = 1 et cos α cos(ω t ) + sin α sin(ω t ) = cos(ω t − α )
1
Posons cos α = et sinα = ω
τ ⎝τ ⎠
⎡ −
t ⎤
d’où v L (t ) = VE sin α ⎢− cos α e τ + cos(ω t − α )⎥
⎢⎣ ⎥⎦
La technique dans le domaine temporel est d’une grande complexité, puisqu’elle fait apparaître des
équations intégro-différentielles dont la résolution mathématique est rapidement limitée (utilisation du
calcul numérique). La technique du calcul complexe est aisée, mais limitée uniquement à une
excitation sinusoïdale fournissant le régime permanent (pas de transitoire). L’étude par les
transformées de Laplace est la méthode la plus généraliste, pouvant fournir la réponse du circuit à
une excitation quelconque.

Corrélation entre temps de montée et fréquence de coupure d’un circuit RC
Soit le circuit RC avec condition initiale nulle.
vE C
Un échelon unité de tension d’amplitude VE est appliqué au circuit. Le but du problème est d’écrire la
relation exprimant la corrélation entre temps de montée et fréquence de coupure du circuit.
1. Ecrivez la fonction de transfert en tension VC ( p ) VE ( p ) et tracez les courbes de réponse dans le

plan de Bode (module et argument).
2. Par transformées de Laplace, donnez l’expression de la tension v C (t ) .
3. Ecrivez l’expression du temps de montée t r défini par la différence des temps pour atteindre
respectivement 90% et 10% de la valeur finale en fonction de la constante de temps du circuit.
4. Ecrivez la relation entre la fréquence de coupure fh du circuit passe-bas et le temps de montée.
Corrigé
A partir de l’équation dans le domaine temporel, on écrit
d 1 v (t ) 1 1
v C (t ) + v C (t ) = E → p VC ( p ) + VC ( p ) = VE ( p)
dt τ τ τ τ
⎧ ⎛ 1 ⎞
⎪VE ( p ) = ⎜⎜ R + ⎟ I ( p)
⎪ ⎝ C p ⎟⎠ V ( p) 1
ou directement ⎨ ⇒ H ( p) = C = avec τ = RC
⎪V ( p ) = 1 I ( p ) VE ( p ) 1 + τp
⎪ C
⎩ Cp
⇒ H dB = −20 log 1 + (ωτ ) , ϕ = − arctg (ωτ )

1
En régime sinusoïdal, H ( jω ) =
2
1 + j ωτ
1 0 2 0d
-10 (159.436,-3.0185)
-20 -50d
(159.652,-45.089)
-30 filtre du premier ordre

τ = 1 ms
-40 -100d
1.0Hz 10Hz 100Hz 1.0KHz 10KHz
1 DB(VC) 2 P(VC)
Frequency

2. Réponse à l’échelon de tension
VE V V VE
VC ( p ) = = E − E avec VE ( p ) = (échelon de tension d’amplitude VE )
p (1 + τ p ) p 1 p
p+
τ
⎛ −
t ⎞
v C (t ) = VE ⎜1 − e τ ⎟
1
Tableau des transformées F ( p ) = → f (t ) = e − α t ⋅ u(t ) , d’où
p +α ⎜ ⎟
⎝ ⎠
L’application des théorèmes de la valeur initiale et de la valeur finale donne immédiatement la

valeur de cette fonction à l’origine et au temps infini sans qu’il soit nécessaire de calculer vC(t) :
VE
pVC ( p ) = ⇒ lim pVC ( p ) = lim v C (t ) = 0 et lim pVC ( p ) = lim v C (t ) = VE
1+ τ p p→∞ t →0 p→0 t →∞
1.2V
vE(t)
0.8V vC(t)
t = 3 ms
VC = 95 %
0.4V t = 1 ms de VE
VC = 63.2 %
de VE
0V
0s 1.0ms 2.0ms 3.0ms 4.0ms
Temps
⎡d ⎤ V
VE = 1V , τ = 1 ms , pente à l’origine ⎢ v C (t )⎥ = E , v C (τ ) ≅ 0.632 V , v C (3τ ) ≅ 0.95 V
⎣ dt ⎦t =0 τ
3. Expression de t r (τ )
⎧ 10
⎪v C (t1 ) = 0.1VE → t1 = τ Ln
⎨ 9 ⇒ t r = t 2 − t1 = τ Ln 9 soit t r ≅ 2.2 τ
⎪v (t ) = 0.9V → t 2 = τ Ln 10
⎩ C 2 E
L’échelon est la combinaison de la variation de la tension la plus abrupte et de la plus lente

variation possible de tension.
4. Expression de t r (fh )
1 1 2 .2 0.35
H ( p) = avec ωh = ⇒ tr ≅ ou t r ≅
1+
p τ ωh fh
ωh
fh étant la fréquence de coupure haute du passe-bas du 1° ordre.
Si le système est un passe-bas à plusieurs pôles, cette relation est une approximation d’autant
meilleure que la valeur de fh est faible devant celles des autres pôles (pôle dominant).

Sonde passive d’oscilloscope
Soit le schéma de principe d’une sonde passive atténuatrice.
embout de sonde
CS
câble de mesure entrée de l'oscilloscope
RS
vE CP
CC R0
capacité v0
100p 1Meg 13p
du câble
L’amplificateur vertical de l’oscilloscope est représenté par le schéma équivalent parallèle R0 - C p aux
bornes duquel existe la tension v 0 (t ) .
1. Ecrivez la fonction de transfert V0 ( p) VE ( p) .

2. Donnez la condition pour que la fonction de transfert soit indépendante de la fréquence. Evaluez
la résistance RS pour avoir une atténuation de rapport 1/10 et déduisez la valeur de la capacité
CS0 découlant de la condition.
3. Déterminez l’impédance d’entrée de la sonde branchée sur l’oscilloscope, sous forme d’un
schéma R-C parallèle à la condition précédente.
4. Calculez et tracez les réponses temporelles de v 0 (t ) à un échelon de tension unité pour une
capacité de sonde réglée aux valeurs CS0 ± ∆CS (on supposera que CS >> ∆CS 10 et que les
bandes passantes de la sonde et de l’oscilloscope sont très larges).
Le temps de montée lu sur l’écran d’un oscilloscope est donné par t rlu ≅ t r2signal + t r2oscillo + t r2sonde . Pour
effectuer cette mesure, on dispose d’un oscilloscope associé à une sonde dont les bandes passantes
sont respectivement de 100 MHz et de 500 MHz.
5. Calculez l’erreur commise sur la mesure de signaux carrés dont le temps de montée serait de 5
ns et 50 ns.
0.35
Formulaire : t r ≅ , t r lu = t r2signal + t r2oscillo + t r2sonde .
fh
Corrigé
Posons C0 = CC + CP = 113 pF , τ 0 = R0C0 et τ S = RSCS .
V0 ( p ) Z0 ( p ) R R0 1 + τS p
H ( p) = = avec Z ( p ) = ⇒ H ( p) =
VE ( p ) Z0 ( p ) + ZS ( p ) 1 + RCp R0 + RS R0τ S + RSτ 0
1+ p
R0 + RS
2. Condition pour un régime apériodique

R0τ S + RSτ 0
La fonction de transfert est indépendante de la fréquence si τ S = soit τ S = τ 0 .
R0 + RS

⎧RS = 9R0 = 9 MΩ
R0 1 ⎪
Sonde atténuatrice de rapport 1/10 → H = = ⇒ ⎨ C0
R0 + RS 10 ⎪CSO = = 12.56 pF
⎩ 9
3. Impédance d’entrée de la sonde
Z E ( p ) = ZS ( p ) + Z 0 ( p )
10 R0 RE
Au réglage optimal de la sonde → ZE ( p ) = = soit RE = 10 R0 = 10 MΩ en
1 + R0C0 p 1 + RE CE p
parallèle avec CE = C0 10 = 11.3 pF .
4. Réponses temporelles
CS = CS 0 ± ∆CS ⇒ τ S = τ 0 ± ∆τ
⎛ ⎞
⎜ ⎟
1 1 + (τ 0 ± ∆τ )p 1 ⎛ ∆τ p ⎞ 1 ⎜ 1 ∆τ 1 ⎟
H ( p) = ≅ ⎜1 ± ⎟ d’où V0 ( p ) ≅ ±
10 ⎛ ∆τ ⎞ 10 ⎝ 1 + τ 0 p ⎟⎠
⎜ 10 ⎜ p τ 0 1 ⎟
1 + ⎜τ 0 ± ⎟p ⎜ +p⎟
⎝ 10 ⎠ ⎝ τ0 ⎠
⎛ t ⎞
1 ⎜ ∆CS − τ 0 ⎟
Transformation inverse de Laplace → v 0 (t ) ≅ 1 ± e
10 ⎜⎜ CS0 ⎟⎟
⎝ ⎠
Trois cas de réglage de la sonde apparaissent au sein de la simulation ci-dessous, à savoir la

compensation optimale (∆CS = 0), la surcompensation (∆CS > 0), la sous compensation (∆CS < 0).
200mV
surcompensation Réponse à un signal carré d’amplitude 2 Vpp
100mV
vO(t)
sous compensation
0V
compensation
optimale
-100mV
Réglage de la sonde à ∆Cs/Cs
-200mV
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms
Time
5. Erreur commise sur la mesure
0.35
Instrumentation : t r oscillo = = 3.5 ns (bande passante 100 MHz)
10 8
0.35
t rsonde = = 0.7 ns (bande passante 500 MHz)
5 10 8
Signal : t rlu ≅ t rsignal (à 1 % près) pour t r signal = 50 ns
t rlu ≅ 6.14 ns , soit une erreur de 1.14 ns (23%) pour t rsignal = 5 ns .
Pour l’étude de circuits numériques, nous constatons que l’instrumentation n’est pas assez
performante.

Caractérisation d’un quadripôle
Le but de ce problème est de caractériser un quadripôle, c’est-à-dire d’évaluer ses résistance d’entrée
et de sortie et son transfert, en présence d’une source contrôlée.
i1 is
Rg R1
k i1 R2 vs Rch
ve
vg
1. Déterminez la résistance d’entrée Re du quadripôle chargé par Rch .

2. Déterminez les éléments RTh et vTh de Thévenin formant le dipôle de sortie du quadripôle non
chargé par Rch .
3. Dessinez le nouveau schéma équivalent du quadripôle, puis dessinez ce schéma sous la forme
modélisée d’un amplificateur de tension.
Corrigé
La difficulté de la mise en équations du système linéaire et de sa résolution vient de la présence de la

source de courant k i1 contrôlée par le courant i1 de la branche supportant la résistance R1 . Ce type
de source, symbolisée par un losange, représente une modélisation de comportement correspondant
à un transfert d’un courant de branche (branche contrôlante) vers une autre branche (branche
contrôlée) à un coefficient constant près (k). La source est donc dépendante d’une autre branche et,
de ce fait, n’a rien de commun avec une source fournissant une excitation au circuit tel que le
générateur indépendant de tension symbolisé par un cercle ( v g ).
1. Expression de la résistance d’entrée
Le quadripôle, chargé par la résistance de charge Rch , constitue un dipôle dont la résistance
équivalente Re est obtenue par l’application du théorème de Thévenin/Norton.
v0
Par définition, la résistance d’entrée s’écrit Re = d’après le schéma à droite ci-dessous.
i1
i1 i1
R1 i2
v0 k i1 R2 Rch → v0 Re
La topologie du circuit se simplifie en posant Req = R2 // Rch , ce qui conduit à l’écriture d’une
maille et d’un nœud.
⎪⎧v 0 = R1 i1 + Req i 2
⎨ ⇒ v 0 = R1 i1 + Req (k + 1)i1 , d’où Re = R1 + (k + 1)(R2 // Rch )
⎪⎩(k + 1)i1 = i 2

2. Expressions des éléments de Thévenin
La tension de Thévenin étant une tension à vide, la résistance de charge est donc débranchée. La
topologie présente une maille et un nœud, soit deux équations auxquelles il faut ajouter la tension
aux bornes de la résistance R 2 afin de définir vTh .
i1
Rg R1 i2
k i1 R2 vth
vg
⎧(k + 1)i1 = i 2 ⎧ ⎛ Rg + R1 ⎞
⎪
( ) ⎪v g = ⎜⎜
⇒ ⎨
+ R2 ⎟⎟ i 2
d’où vTh =
(k + 1)R2
⎨v g = Rg + R1 i1 + R2 i 2 ⎝ k + 1 ⎠ vg
⎪ ⎪ Rg + R1 + (k + 1)R2
⎩vTh =R2 i 2 ⎩ Th
v = R i
2 2
Le dipôle devant être passif, la source indépendante de tension v g est éteinte, mais la source de
v0
courant contrôlée par le courant i1 est présente. La résistance du dipôle s’écrit RTh = .
i0
i1 i0 i0
R1 i2
Rg k i1 R2 v0
→ RTh v0
vg = 0
La topologie présente deux mailles et un nœud, donc un système de trois équations à résoudre
⎧i 0 + (k + 1)i1 = i 2
⎪
+ (k + 1)
v0 v0
⎨v 0 =R2 i 2 ⇒ i0 =
Rg + R1
⎪v = − R + R i
⎩ 0 g ( 1 1 ) R2
1 1 k +1 Rg + R1
d’où = + (conductance) ou encore RTh = R2 // (résistance).
RTh R2 Rg + R1 k +1
3. Schémas équivalents du quadripôle
Le générateur ( v g , Rg ) voit à ses bornes la résistance d’entrée du quadripôle et la charge voit à

ses bornes le dipôle équivalent sous forme Thévenin.
Rg RTh
Re vs Rch
vg vTh

La modélisation du quadripôle sous la forme d’un amplificateur de tension utilise une source de
tension contrôlée par la tension v e aux bornes de la branche contrôlante supportant Re . D’autre
part, la résistance de sortie Rs du quadripôle s’identifie à RTh .
Rg Rs
ve Re vs Rch
vg Av ve

Sensibilité d’un pont de Wheatstone
Le schéma du pont de Wheatstone est le suivant.
R1 R3
VE
1 VM 2
1Vdc
R2 R4
Le but de ce problème est de définir les conditions sur les quatre résistances afin d’obtenir une
sensibilité maximale du pont.
1. Ecrivez l’expression analytique de la tension différentielle VM aux points de mesure 1 et 2 et

déduisez la condition pour que cette tension soit nulle.
2. Déterminez la sensibilité du pont et écrivez la condition sur les résistances pour que cette
sensibilité soit maximale.
3. Pour des résistances à tolérance 1%, évaluez l’erreur maximale sur la tension VM dans le cas
d’une sensibilité maximale du pont.
Corrigé
1. Condition d’équilibre du pont
⎧ R2
⎪V1 = R + R VE ⎛ R2
⎪ R4 ⎞
⎨
1 2
⇒ VM = ⎜⎜ − ⎟ VE
⎟
⎪V = R 4 ⎝ 1
R + R 2 R 3 + R4 ⎠
V
⎪⎩ 2 R3 + R4 E
La condition pour que la tension différentielle VM soit nulle est R1R 4 = R2R3 .
2. Sensibilité du pont
La tension différentielle est fonction de cinq paramètres VM (R1, R2 , R3 , R 4 , VE ) et l’approche au

∂VM ∂V ∂V ∂V ∂V
premier ordre donne dVM = dR1 + M dR2 + M dR3 + M dR4 + M dVE avec
∂R1 ∂R2 ∂R3 ∂R4 ∂VE
∂VM R2 a 1 ∂VM R1 a 1
=− VE = − VE , = VE = VE ,
∂R1 (R1 + R2 )2
(a + 1) R1
2 ∂R2 (R1 + R2 )2
(a + 1) R2
2
∂VM R4 a 1 ∂VM R3 a 1
=− V =− VE , = V = VE ,
∂R3 (R3 + R4 )2 E
(a + 1) 3
2 R ∂R 4 (R3 + R4 )2 E
(a + 1) 4
2 R
∂VM R2 R4 R R
= − = 0 en posant 1 = 3 = a .
∂VE R1 + R2 R3 + R4 R2 R 4
⎛ dR1 dR2 dR3 dR 4 ⎞ a

d’où dVM = S ⎜⎜ − + − + ⎟ VE avec S =
⎝ R1 R2 R3 R4 ⎟⎠ (a + 1)2

dS 1
La sensibilité devient maximale si =0 ⇒ a = 1 , Smax =
da 4
d’où la condition R1 = R2 et R3 = R 4 .
3. Erreur maximale sur la tension différentielle
∆R
∆VM = S 4 VE et pour Smax , ∆VM max = 10 mV
R
La sensibilité du détecteur de zéro doit être meilleure que l’erreur maximale. Ainsi, pour mesurer
des résistances avec une précision de 1% à partir d’une source fournissant 1 V, il faut que le
détecteur ait une sensibilité meilleure que 10 mV.

Dispersion de caractéristiques d’un JFET
L’étude porte sur la comparaison de la dispersion, en régime continu, obtenue à partir de deux
topologies de schéma (figures 1 et 2). Le constructeur donne les dispersions suivantes pour le
transistor à effet de champ de type 2N4416A :
dispersions maximales → I DSS = 15 mA, VP = − 6 V

dispersions minimales → I DSS = 5 mA, VP = − 2.5 V
RD RG1 RD
2k 2k
J2N4416A J2N4416A
VCC VCC
J1 J1
30 V 30 V
RS RG2 RS1
1Meg
figure 1 figure 2
Polarisation automatique (figure 1)
La polarisation du transistor est obtenue automatiquement par la tension continue produite aux bornes
de la résistance de source. Le transistor à dispersion maximale est d’abord monté dans ce circuit, puis
remplacé par le transistor à dispersion minimale.
1. Calculez la résistance de source RS pour avoir le point de fonctionnement VGSo = − 2 V dans le

cas de dispersion maximale.
2. Evaluez la dispersion sur I Do , VDSo , VGSo .
Polarisation mixte (figure 2)
Une autre façon de polariser le transistor est employée, mettant en oeuvre la polarisation automatique
utilisée précédemment associée à un pont de grille. Dans le cas où la résistance RG1 est de valeur
infinie, le montage redevient à polarisation automatique. Les démarches analytiques restent
identiques, si ce n’est d’introduire la nouvelle valeur de la résistance de source.
3. En prenant la résistance de source RS1 = 3 RS , calculez la résistance de pont de grille RG1 pour
avoir le point de fonctionnement VGSo = − 2 V dans le cas de dispersion maximale.
4. Evaluez la dispersion sur I Do , VDSo , VGSo .
Comparaison des deux topologies
5. Concluez sur le choix de la topologie du circuit.
Sylvain Géronimi Page 18 Polarisation d’un transistor

Corrigé
Polarisation automatique
1. Evaluation de la résistance RS
+VCC
⎧ ⎛ V ⎞
2
⎪I D = I DSS ⎜1 − GS ⎟⎟
RD ⎨ ⎜ (transistor)
⎝ VP ⎠
⎪
ID
(
⎩ S
I ≅ I D )
IG=0
VDS
VGS ⎧VCC ≅ (RD + RS )I D + VDS

⎨ (circuit)
⎩VGS ≅ − RS I D
RS
système de 3 équations à 3 inconnues ( I D , VDS , RS )
2
⎛ VGSo ⎞ − VGSo
I Do = I DSS ⎜⎜1 − ⎟ ≅ 6.67 mA , RS ≅
⎟ ≅ 300 Ω , VDSo ≅ VCC − (RD + RS )I Do ≅ 14.7 V
⎝ VP ⎠ I Do
2. Evaluation des dispersions
Le transistor à dispersion minimale est monté en place du transistor précédent. Les équations du
système à résoudre demeurent inchangées, mais les inconnues sont maintenant I D , VGS , VDS , ce
qui conduit à la résolution d’une équation du second degré.
2
VGS ⎛ 1 2 ⎞
+ ⎜⎜ − ⎟VGS + 1 = 0 ⇒ VGS ≅ − 0.74 V telle que VP < VGS < 0 (JFET canal N)
⎟
VP2 ⎝ I DSS RS VP ⎠
o 0
− VGSo
et I Do = ≅ 2.48 mA , VDSo = VCC − (RD + RS )I Do ≅ 24.3 V
RS
Les dispersions extrêmes donnent des écarts de position du point de repos dans le plan de sortie
∆ I D ≅ 4.2 mA , ∆VDS ≅ 9.6 V pour cette structure de circuit.
Polarisation mixte
3. Evaluation de la résistance de pont de grille RG1
Une maille d’entrée unique apparaît après application du théorème de Thévenin.
+VCC 2
⎛ V ⎞
I D = I DSS ⎜⎜1 − GS ⎟⎟ (transistor)
RD
⎝ VP ⎠
( )
ID
RG
IG=0 ⎧⎪VCC ≅ RD + RS1 I D + VDS
VDS ⎨ (circuit)
⎪⎩VGS ≅ VG − RS1 I D
VGS
VG
RS1
RG2
avec VG = VCC , RG = RG1 // RG2
RG1 + RG2

I Do ≅ 6.67 mA , VG ≅ 4 V , RG1 ≅ 6.5 MΩ , VDSo ≅ 10.7 V
4. Evaluation des dispersions
Le transistor à dispersion minimale est monté en place du transistor précédent.
2
VGS ⎛ 1 2 ⎞⎟ VG
+⎜ − V + 1− = 0 ⇒ VGSo ≅ − 0.11V , I Do ≅ 4.57 mA , VDSo ≅ 16.7 V
VP2 ⎜ I DSS RS VP ⎟ GS I DSS RS1
⎝ 1 ⎠
Les dispersions extrêmes donnent des écarts de position du point de repos dans le plan de sortie
∆ I D ≅ 2.1 mA , ∆VDS ≅ 6 V pour cette structure de circuit.
5. Conclusion
La polarisation mixte diminue le phénomène de dispersion. En effet dans le plan de sortie, les
plages des coordonnées du point de repos sont réduites de ∆I D = 4.2 mA → 2.1 mA et
∆VDS = 9.6 V → 6 V .

Polarisation d’un transistor bipolaire
L’étude porte sur diverses topologies permettant de polariser un transistor bipolaire avec un courant
de collecteur donné et se placer sensiblement au milieu de la droite de charge statique dans les
caractéristiques de sortie.
Le transistor est de type 2N1711 ( β typique = 150 ).
RB RC RC
RB
VCC VCC
20 V 20 V
Q1 Q1
figure 1 figure 2
RB RC RB1 RC
100k
VCC VCC
Q1 20 V Q1 20 V
RE RB2 RE
180 180
figure 3 figure 4
Déterminez les résistances au sein des topologies suivantes, pour un courant ICo = 10 mA et en
prenant VBEo ≅ 0.6 V .
1. Polarisation simple (figure 1).

2. Polarisation par résistance entre collecteur et base (figure 2).
3. Polarisation avec résistance d’émetteur (figure 3).
4. Polarisation avec résistance d’émetteur et pont de base (figure 4).
Corrigé
Le point de repos étant placé sensiblement au milieu de la droite de charge statique dans les
caractéristiques de sortie, la tension VCEo ≅ VCC 2 = 10 V
1. Polarisation simple
+VCC ⎧VCC = RC IC + VCE

⎪
⎨VCC = RB I B + VBE
RB RC ⎪I = β I
⎩C B
IC
IB
VCE VCC − VCEo VCC − VBEo
⇒ RC = = 1 kΩ , RB = β = 291 kΩ
VBE IC o IC o

2. Polarisation par résistance entre collecteur et base
+VCC ⎧VCC = RC (IC + I B ) + VCE

⎪
RC ⎨VCE − VBE = RB I B
⎪I = β I
RB
⎩C B
IC
IB
VCE VCC − VCEo β VCEo − VBEo
⇒ RC = ≅ 1 kΩ , R B = β = 141 kΩ
VBE IC o β +1 IC o
3. Polarisation avec résistance d’émetteur
+VCC ⎧VCC = VCE + RC IC + RE I E

⎪ VCC − VCEo
⎪VCC = RB I B + VBE + RE I E
RC ⎨ ⇒ RC ≅ − RE = 820 Ω ,
⎪I E = I B + IC
RB
IC o
IC
⎪I = β I
IB ⎩C B
VCE
VBE ⎛ VCC − VBEo ⎞

RB ≅ ⎜ − RE ⎟ β ≅ 264 kΩ
RE ⎜ IC o ⎟
⎝ ⎠
4. Polarisation avec résistance d’émetteur et pont de base
+VCC ⎧VB = RB I B + VBE + RE I E RB2

⎨ VB = VCC , RB = RB1 // RB2
⎩VCC = RC IC + VCE + RE I E RB1 + RB2
RB1 RC
IC
VCC − VCEo VBEo + RE ICo
IB RC ≅ − RE = 820 Ω , RB ≅ ≅ 18 kΩ ,
VB VCE IC o VCC ICo
−
VBE RB1 β
RB2 RE RB2 ≅ 22 kΩ

Stabilité du point de repos par résistance d’émetteur
L’étude porte sur le comportement du montage de la figure ci-dessous en fonction de la température.
RB1 RC
100k 1.5k
VCC
Q1 20 V
RB2 RE
470
Le transistor, de type 2N1711 ( β typique = 150 ), possède les caractéristiques constructeur

Ptot (TA ≤ 25 °C )max = 0.8 W , TJmax = 200 °C , RthJA = 220 °C /W , RthJB = 58 °C /W
Etude du régime continu
1. En supposant IB << IC et VBE << VCE , écrivez que la puissance Pd dissipée dans le transistor,
satisfait à la condition dPd dIC = 0 et déduisez le point de repos correspondant et la valeur de la
résistance RB 2 nécessaire pour polariser correctement le transistor ( VBE0 ≅ 0.6 V ).
2. En prenant comme valeur de température ambiante TA = 25 °C , calculez la température TJ de la
jonction.
Stabilité en température
3. Dans le cas général, écrivez IC = [β (T ),VBE (T ),ICBO (T )] .

4. Déduisez les facteurs de stabilité SI = ∂IC ∂ICBO , SV = ∂IC ∂VBE , S β = ∂IC ∂β .
5. Evaluez dans le cas du montage dIC dT et dVCE dT sachant que, pour le silicium, le fabricant
indique dVBE dT ≅ − 2.5 mV / °C , dβ (β dT ) ≅ 0.5 % / °C , dICBO (ICBO dT ) ≅ 11 % / °C et
ICBO = 1 nA à 25 °C .
Corrigé
1. Expression de la puissance dissipée

+VCC
⎧VB = RB I B + VBE + RE I E
⎪
⎪VCC = RC IC + VCE + RE I E
RB1 RC
⎨
IC ⎪I E = I B + IC
⎪IC = α I E + ICBO
VB
IB
VCE
⎩
RB2
VBE avec VB = VCC , RB = RB1 // RB2
RB2 RE
RB1 + RB2

et ICBO courant de fuite de la jonction base-collecteur polarisée en inverse (dérive thermique).
Les deux jonctions présentées par le transistor produisent une résistance au passage des
courants, d’où une puissance dissipée en chaleur. La traversée du courant IC à travers la jonction
base-collecteur, aux bornes de laquelle existe la tension VCB , produit une dissipation de
puissance égale à VCB IC . De la même façon, la puissance dissipée dans la jonction base-
émetteur vaut VBE I E . La puissance dissipée dans le transistor s’écrit
Pd = VBE I E + VCB IC = VBE I B + (VCB + VBE )IC = VBE I B + VCE IC ≅ VCE IC car IB << IC et VBE << VCE .
La puissance transformée en chaleur dans le transistor est presque intégralement dissipée par la
jonction base-collecteur dont le courant de fuite ICBO varie en fonction de la température.
En considérant que I E ≅ IC ( β >> 1 ) dans l’équation de la maille de sortie,
Pd ≅ IC [VCC − (RC + RE )IC ] d’où = 0 ⇒ VCC = 2 (RC + RE )IC

dPd
dIC
cinquième équation du système linéaire dont les cinq inconnues sont I B , IC , I E , VCE , RB2 .
La puissance dissipée passe par un maximum au point de repos (fonction parabolique)

VCC V
IC o ≅ ≅ 5 mA et VCEo ≅ VCC − (RC + RE ) ICo = CC = 10 V .
2 (RC + RE ) 2
Ces expressions, respectivement ordonnée et abscisse du point de repos dans le plan de sortie
du transistor, montrent une polarisation en classe A (au milieu de la droite de charge statique). En
ce point, il y a le meilleur effet de stabilisation possible du courant collecteur en fonction de la
température. En effet, à une variation de IC correspond une variation minimale de Pd (sommet
de la parabole). Il paraît donc souhaitable de polariser le transistor au milieu de la droite de
charge à condition, bien sur, de pouvoir dissiper la puissance maximale
2
VCC
Pdmax = ≅ 50 mW (<< 800 mW).
4 (RC + RE )
En considérant I E ≅ IC , la maille d’entrée s’écrit

RB I VBE o + RE ICo
VCC ≅ RB C + VBE + RE IC ⇒ RB ≅ ≅ 18 kΩ et RB2 ≅ 22 kΩ .
RB1 β VCC ICo
−
RB1 β
2. Calcul de la température TJ
La puissance maximale que peut dissiper un transistor, pour une température ambiante
déterminée, est une constante qui dépend des dimensions géométriques du transistor
TJ − TA
Pd = (approche linéaire)
RthJA
avec TJ température de la jonction ( TJmax = 200 °C ), TA température ambiante ( TA = 25 °C ),

RthJA résistance thermique jonction-ambiant ( RthJA = 220 °C /W ).
TJmax − TA
A remarquer que la formule satisfait les données constructeur Ptotmax = ≅ 0 .8 W .
RthJA
La température de la jonction vaut TJ = T A + RthJA Pd = 36 °C .

Il est possible d’avoir une approche de la température du boîtier TB en considérant la résistance

thermique jonction-boîtier ( RthJB = 58 °C /W ), soit TB = TJ − RthJB Pd ≅ 33 °C .
L’utilisation d’un radiateur permettrait d’augmenter le pouvoir de dissipation du transistor,
TJ − TA
Pd =
RthJB + RthBR + RthRA
avec RthBR résistance thermique boîtier-radiateur, RthRA résistance thermique radiateur-ambiant.

La somme des résistances thermiques serait alors de valeur plus faible que la résistance
thermique RthJA du transistor seul.
Stabilité en température
3. Expression de IC (β ,VBE , ICBO )
⎧VB = RB I B + VBE + RE I E
⎪ ⎧VB = (RB + RE )I E + VBE − RB IC
⎪ β ⎪
⎨IC = I E + ICBO ⇒ ⎨ β
⎪ β +1 ⎪IC = β + 1 I E + ICBO
⎪⎩I E = I B + IC ⎩
⇒ IC =
(RE + RB )(β + 1)ICBO + β (VB − VBE )
RB + (β + 1)RE
Le courant collecteur est fonction d’un ensemble de variables physiques dépendantes de la

température
4. Calcul des facteurs de stabilité
Ces facteurs sont les mesures de la stabilité de la polarisation du transistor. Ils sont définis
comme le rapport d’une variation ∆ IC du courant collecteur due à une variation de température, à
la variation correspondante d’une des fonctions suivantes ICBO (T ) , VBE (T ) , β (T ) , les autres
variations étant nulles, d’où ∆ IC = SI ∆ ICBO + SV ∆VBE + S β ∆ β .
Pour des variations suffisamment faibles des variables fonctions de la température, la relation au
∂IC ∂I ∂I
premier ordre est utilisée dIC = dICBO + C dVBE + C dβ .
∂ICBO ∂VBE ∂β
Il faut souligner que cette approche mathématique par les dérivées partielles est une approche
linéaire de phénomènes fortement non linéaires. Les facteurs s’écrivent alors :
⎡ ∂I ⎤
SI = ⎢ C ⎥ =
dIC
=
(β + 1)(RB + RE ) , S = ⎡ ∂IC ⎤ =
dIC
=−
β
⎢ ⎥ ,
RB + (β + 1)RE RB + (β + 1)RE
V
⎣ ∂ICBO ⎦VβBE =cte
=cte
dICBO ⎣ ∂VBE ⎦ IβCBO = cte
=cte
dVBE
⎡ ∂I ⎤
Sβ = ⎢ C ⎥
dI
= C =
(RB + RE ) ICo − ICBO ≅ SI I
⎣ ∂β ⎦VICBO==cte dβ RB + (β + 1)RE β β (β + 1) o
C
cte
BE
Ces trois facteurs de stabilité du montage doivent simultanément avoir des valeurs les plus faibles
possibles. Les trois expressions ayant même dénominateur, on se contentera de rendre possible
l’inégalité suivante RB << (β + 1)RE où RB représente le pont de base et (β + 1)RE l’impédance
ramenée à l’entrée par la contre-réaction.

Deux cas extrêmes peuvent être envisagés :

1 IC
- montage base commune RB = 0 ⇒ SI = 1 , SV ≅ − , S β ≅ 2o
RE β
β IC o
- montage émetteur commun RE = 0 ⇒ SI = β + 1 , SV = − , Sβ ≅
RB β
Le pire cas correspond au montage émetteur commun qui est le plus souvent employé.
5. Dérive du point de repos
Ces facteurs de stabilité permettent de calculer les variations du point de polarisation quand la
température varie.
⎧ dIC dICBO dVBE dβ dICBO dVBE dβ

⎪ dT = SI dT + SV dT + S β dT = SI ICBO I + SV + Sβ β
⎪ CBO dT dT β dT
⎨
⎪ CE ≅ − (R + R ) C
dV dI
⎪⎩ dT C E
dT
⎧ dIC −9 −6 −6
⎪⎪ dT ≅ 3.45 10 + 4.24 10 + 5.16 10 ≅ 9.4 µA
d’où ⎨
⎪ dVCE ≅ − (R + R ) dIC ≅ − 19 mV / °C
⎪⎩ dT C E
dT
L’application numérique montre que l’influence du courant de fuite ICBO est négligeable à une
température raisonnable et que les variations sur VBE et β jouent un rôle fondamental. Sans
résistance d’émetteur, la dérive aurait été cinq fois plus importante.
En conclusion, la présence d’une résistance d’émetteur diminue la fluctuation du point de repos

dans le plan de sortie IC (VCE ) du transistor.

Etage déphaseur
L’étude porte sur la caractérisation du circuit de la figure ci-dessous. Le transistor est de type 2N1711
( β typique = 150 ). Le composant CG est un condensateur de liaison.
RB RC
1k
rg CG VCC
Q1 20 V
50
RE vS1
vG
1k vS2
1. Calculez la valeur de la résistance RB nécessaire pour que la tension VCE 0 soit de 10 V

( VBE0 ≅ 0.6 V ).
Etude du régime dynamique faibles signaux aux fréquences moyennes
2. Dessinez le schéma et évaluez le paramètre rbe du modèle du transistor ( rce = ∞ ).

3. Calculez les gains en tension A v1 = v s1 v g et A v 2 = v s2 v g .
4. Calculez la résistance d’entrée Z e du montage.
5. Calculez les résistances de sortie Z s1 et Z s2 correspondant respectivement aux signaux de sortie
v s1 et v s2 .
6. Concluez sur la dénomination du montage.
Sylvain Géronimi Page 27 Caractérisation d’un amplificateur linéaire

Corrigé
1. Evaluation de la résistance RB
+VCC
RB RC
⎧VCC = RB I B + VBE + RE I E
⎪
IC ⎪VCC = RC IC + VCE + RE I E
⎨
IB
Q1 VCE ⎪I E = I B + IC
⎪I = β I
VBE
⎩C B
RE
système de 4 équations à 4 inconnues ( I B , IC , I E , RB )
En considérant I E ≅ IC ( β >> 1 ), le système se réduit à 2 équations à 2 inconnues ( IC , RB )

⎧ IC
⎪VCC ≅ RB + VBE + RE IC VCC − VCEo VCC − VBE o − RE ICo
⎨ β ⇒ IC o ≅ = 5 mA et RB ≅ β = 432 kΩ
⎪V ≅ (R + R )I + V RC + RE IC o
⎩ CC C E C CE
2. Schéma et évaluation du paramètre rbe
Aux fréquences moyennes, le condensateur de liaison est équivalent à un court-circuit.
rg rbe UT
βi rbe ≅ β = 750 Ω
i IC o
RB RC vs1
vg rce = ∞
RE vs2
3. Calcul des gains en tension
En constatant que rg << RB dans l’application du théorème de Thévenin, le système s’écrit :

[
⎧v g ≅ rg + rbe + (β + 1)RE i
⎪⎪
]
⎨v s1 = − β RC i
⎪
⎪⎩v s2 = (β + 1)RE i
vs
⇒ A v1 = 1 ≅ −
β RC vs
et A v 2 = 2 ≅
(β + 1)RE
vg rg + rbe + (β + 1)RE vg rg + rbe + (β + 1)RE
≅ − 1 et A v 2 ≅ + 1 , car (β + 1)RE >> rg + rbe .

RC
soit A v1 ≅ −
RE

4. Calcul de la résistance d’entrée
Le dipôle représenté est équivalent à une résistance par application du théorème de Thévenin.
Les courants dynamiques existant dans le dipôle sont générés par le courant d’excitation entrant
i 0 , issu de la source de tension v 0 .
i0 i0
i1 rbe
βi
i
v0 RB v0 ze
RC
RE
⎧i 0 = i1 + i
⎪
= RB // [rbe + (β + 1)RE ] ≅ 112 kΩ
v v0 v0
⎨v 0 = RB i1 ⇒ i0 = 0 + d’où Z e =
⎪v = r i + (β + 1)R i R B r be + (β + 1)RB i0
⎩ 0 be B
Remarquons ici que la topologie du circuit présente des branches en parallèle, ce qui conduit à
écrire l’expression de la conductance du dipôle et non de sa résistance (topologie série). A la vue
du schéma, cela se vérifie par la présence de la résistance RB en parallèle sur la résistance du
transistor vue de sa base.
5. Calcul des résistances de sortie
Pour le calcul de la résistance vue entre collecteur et masse, le courant d’excitation i 0 ne peut
traverser la branche de résistance infinie que représente la source liée. Le circuit en amont ne
peut être excité et i = 0 ⇒ β i = 0 . La résistance du dipôle est donc Z s1 = RC .
i0
i=0 βi=0
rbe
RE RC
v0
RG RB
Pour le calcul de la résistance vue entre l’émetteur et la masse, la topologie du circuit présente
une mise en parallèle des branches. Trouver RE en parallèle aux autres branches apparaît
évident. De plus, RC est en série avec la résistance infinie de la source liée et, de ce fait, ne doit
pas figurer dans l’expression de Z s2 . La source indépendante v g étant éteinte dans le dipôle, le
courant d’excitation entrant i 0 peut atteindre la branche qui supporte rbe et la fraction de courant i
commande la source β i .
i0
i βi i1
rbe
RE
v0
rg RB RC

⎧i 0 = i1 − (β + 1)i
⎪ i 1 β +1 rbe + rg // RB
⎨v 0 = RE i1 ⇒ 0 = + d’où Z s2 = RE // ≅ 5 .3 Ω
v 0 RE rbe + rg // RB β +1
⎩ 0 (
⎪v = − r + r // R i
be g B )
6. Conclusion
Les dipôles équivalents du montage sous forme Thévenin sont, d’une part en sortie collecteur,
une source de tension indépendante d’amplitude v g et de phase opposée à celle de l’entrée en
série avec une résistance Z s1 = 1 kΩ (pseudo-émetteur commun) et, d’autre part en sortie
émetteur, une source de tension indépendante d’amplitude v g et de même phase que celle de
l’entrée en série avec une résistance Z s2 ≅ 5.3 Ω (émetteur suiveur). Le montage déphaseur de
tension propose deux dipôles pour attaquer un éventuel montage suivant.
collecteur émetteur
Zs1 Zs2
vg vs1 vg vs2
L’amplificateur de tension peut être représenté sous la forme d’un quadripôle faisant apparaître un
modèle utilisant une source contrôlée de tension, associée à une branche contrôlante supportant
la résistance d’entrée (voir cours « La caractérisation d’un amplificateur linéaire ».
collecteur émetteur
rg Zs1 rg zs2
50 1k 50 5.3
Ze ze
ve vs1 ve vs2
112k 112k
vg vg
A v1 ve A v2 ve
Ze
avec v e = v g ≅ v g car Ze >> rg
Z e + rg
⇒ v s1 = A v 1v g ≅ A v 1v e ≅ − v e et v s2 = A v 2 v g ≅ A v 2 v e ≅ + v e

Etage source commune
L’étude porte sur la caractérisation du circuit de la figure ci-dessous sous la forme d’un dipôle et d’un
quadripôle. Le transistor à effet de champ possède les caractéristiques I DSS = 15 mA, VP = −6 V .
La résistance Rch représente la charge extérieure de l’étage. Les condensateurs ont une fonction de
liaison (couplage).
RD
2k CL
rg CG J1 VCC
30 V
50 Rch
8k
R RS
vG 100k 300 CS
1. Déterminez les points de fonctionnement du transistor.
2. Dessinez le schéma et évaluez le paramètre g m du modèle du transistor ( rds = ∞ ).

3. Calculez la résistance d’entrée Z e vue par le dipôle d’attaque ( v g , rg ).
4. Ecrivez les expressions des éléments du dipôle de Thévenin ( v s0 , Z s ) du montage attaquant la
charge Rch .
5. Identifiez les éléments du quadripôle représentatif de l’amplificateur de tension, attaqué par le
dipôle d’attaque et chargé par Rch .
6. Evaluez le transfert en tension v s v g .
Corrigé
1. Calcul des points de fonctionnement
En continu ( ω = 0 ), les condensateurs de liaison sont équivalents à des circuits ouverts

1
( = ∞ ).
Cω
+VCC
⎧VCC ≅ (RD + RS )I D + VDS
RD ⎪ 2
ID ⎪ ⎛ VGS ⎞
⎨D
I = I ⎜
DSS ⎜ 1 − ⎟
IG=0
VDS ⎪ ⎝ VP ⎟⎠
⎪V ≅ − R I
VGS ⎩ GS S D
R RS
système de 3 équations à 3 inconnues ( I D , VDS , VGS )

2
VGS ⎛ 1 2 ⎞
+ ⎜⎜ − ⎟VGS + 1 = 0 ⇒ VGS ≅ − 2 V et I D ≅ 6.67 mA , VDS ≅ 14.7 V .
⎟
VP2 ⎝ DSS S
I R VP ⎠
o o o
2. Schéma et évaluation du paramètre g m
Aux fréquences moyennes, les condensateurs de liaison sont équivalents à des courts-circuits.
2
rg
vgs
gm = − I DSS I Do ≅ 3.33 mA / V
vs VP
R gm vgs RD Rch
(canal N)
vg
3. Calcul de la résistance d’entrée vue par l’attaque
Le dipôle contient tout le circuit (y compris la

i0
G charge). La résistance d’entrée vue de la grille
du JFET étant de valeur énorme (jonction en
v0 R
inverse), le courant d’excitation i 0 du dipôle se
dirige entièrement dans la résistance R.
Z e = R = 100 kΩ
4. Dipôle de Thévenin
Calcul de Z s vue par la charge Rch

i0
Le courant i 0 , issu de la source de tension v 0
extérieure appliquée au dipôle, est l’unique
rg vgs = 0 gm vgs courant d’excitation du circuit puisque v g = 0
=0
R RD v0 (source éteinte). Il n’y a donc aucune possibilité
vg = 0 d’atteindre la partie amont du circuit et v gs = 0 .
ZS = RD = 2 kΩ
La tension à vide, appelée v s0 , se calcule en déconnectant la charge.

⎧ R
⎪v gs = R + r v g R
⎨ g ⇒ v s0 = − g m RD vg
⎪v = − g v R R + rg
⎩ s0 m gs D
La tension de sortie en charge est

RD
vs Rch
v s0 = − g m (RD // Rch )
Rch R
vs = vg
vs0 Rch + RD R + rg

5. Quadripôle représentatif de l’amplificateur de tension
L’amplificateur de tension peut être représenté sous la forme d’un quadripôle faisant apparaître un
modèle utilisant une source contrôlée de tension, associée à une branche contrôlante supportant
la résistance d’entrée (voir cours « La caractérisation d’un amplificateur linéaire ».
rg RD
ve R vs Rch
vg
A v ve
La branche d’entrée s’identifie à Z e = R . Le dipôle de sortie s’identifie au dipôle de Thévenin

attaquant la charge dont les éléments sont ZS = RD et A v v e . Le transfert en tension A v est le
coefficient de proportionnalité de la variable de commande v e tel que
R
Av v e = Av v g = v s0 ⇒ A v = − g m R D
R + rg
6. Evaluation du transfert en tension
L’expression analytique de la tension de sortie en charge est :

A v v e = − g m (RD // Rch )
Rch R v
vs = v g ⇒ s ≅ − 5.33
Rch + RD R + rg vg
(même expression que pour le dipôle, évidemment).

Etage collecteur commun chargé par un miroir de courant
L’étude porte sur la caractérisation du circuit de la figure ci-dessous (résistance d’entrée, résistance
de sortie, transfert en tension, fréquence de coupure basse).
Les transistors sont tous identiques tels que β = 100 ( β >> 1), VBE0 = 0.6 V , rce = 100 kΩ . Le
composant C est un condensateur de liaison.
RB
C R
Q1
VCC
ve 10 V
Q2 Q3
vs
1. Evaluez la résistance R pour que la source de courant produise I E1 = 1 mA . ainsi que la résistance
RB pour avoir VCE2 = 0.6 V .
2. Dessinez le schéma et évaluez le paramètre rbe du modèle du transistor Q1 .

3. Calculez le transfert en tension A V = v s v e . la résistance d’entrée Z e et la résistance de sortie
Zs .
Etude du régime dynamique faibles signaux aux fréquences basses
4. Evaluez la capacité de liaison afin d’obtenir une fréquence de coupure de l’ordre du hertz.

Corrigé
IR
RB
R
Q1
VCC
IB1
IE1
Q2 Q3
1. Evaluation des résistances
Les composants Q2 , Q3 et R constituent un miroir élémentaire qui reconduit le courant I R en

sortie de Q2 .
⎧⎪VCC = R I R + VBE3 VCC − VBEo
⎨ ⇒ R≅ = 9 .4 k Ω
⎪⎩I R ≅ I E1 I E1
Evaluation de la résistance RB
⎧⎪VCC = RB I B1 + VBE1 + VCE2 VCC − VBEo − VCE2
⎨ ⇒ RB ≅ β = 880 kΩ
⎪⎩I E1 ≅ IC1 = β I B1 ( β >> 1) I E1
2. Schéma et évaluation du paramètre du modèle
Aux fréquences moyennes, le condensateur de liaison est équivalent à un court-circuit.
ie i
rbe1 UT
rbe1 ≅ β = 2 .5 kΩ
βi IC1
RB req vs
ve rce
req = rce1 // rce2 = = 50 kΩ .
2
3. Caractérisation de l’étage
Calcul du gain en tension
[
⎧⎪v e ≅ rbe1 + (β + 1)req i] vs (β + 1)req
⎨ ⇒ Av = = ≅ 1.
⎪⎩v s = (β + 1)req i v e rbe1 + (β + 1)req

Calcul de la résistance d’entrée
Le dipôle représenté est équivalent à une résistance par application du théorème de Thévenin.
Les courants dynamiques existant dans le dipôle sont générés par le courant d’excitation entrant
i 0 , issu de la source de tension v 0 .
i0 i i0
i1 rbe1
βi
RB req v0 ze
v0
⎧i 0 = i1 + i
⎪ v v0
⎨v 0 = RB i1 ⇒ i0 = 0 +
⎪v = r i + (β + 1)r i R B r be1 + (β + 1)req
⎩ 0 be1 eq
d’où Z e =
v0
i0
[
= RB // rbe + (β + 1)req ≅ 750 kΩ ]
Calcul de la résistance de sortie
i i0
rbe1 i1
βi
RB req
ve = 0
v0
La source indépendante v e étant éteinte dans le dipôle, le courant d’excitation entrant i 0 peut
atteindre la branche qui supporte rbe1 et la fraction de courant i commande la source β i .
⎧i 0 = i1 − (β + 1)i
⎪⎪ i 1 β +1 rbe1 rbe
⎨v 0 = req i1 ⇒ 0 = + d’où Z s = req // ≅ 1 = 25 Ω .
⎪ v 0 req rbe1 β +1 β
⎩⎪v 0 = − rbe1 i
Etude du régime dynamique faibles signaux aux fréquences basses
4. Calcul de la capacité
Constatons que le montage représente une simple résistance s’identifiant à la résistance d’entrée.
ve 1
Ze fb = ⇒ C ≅ 212 nF avec fb = 1 Hz .
2π Z e C

Etage différentiel à JBT
L’étude porte sur la caractérisation de l’étage différentiel de la figure ci-dessous. Les deux transistors
sont supposés technologiquement identiques avec β = 200, VA très grand .
RC RC
VCC
S1 15 V
Q1 Q2
V1 V2 VCC
RE 15 V
1. Démontrez que les courants collecteurs des transistors sont égaux.

2. En prenant I 0 = 200 µA , évaluez la résistance RE .
3. Evaluez les paramètres rbe1 et rbe2 des modèles des transistors.

4. Exprimez la tension de sortie sous la forme v s1 = Ad (v 1 − v 2 ) + Ac (v 1 + v 2 ) 2 .
5. Evaluer RC pour avoir Ad = −100 , puis calculez le taux de réjection de mode commun TRMC .
6. Calculez la valeur de l’impédance d’entrée différentielle Z d .
7. Calculez la valeur de l’impédance d’entrée de mode commun Z c .
La résistance RE est remplacée par un miroir de courant élémentaire Q3 - Q4 avec VA = 100 V (voir
problème « miroir élémentaire pour polarisation d’étage », la polarisation étant directement
compatible.
8. Evaluez le nouveau taux de réjection de mode commun.

Corrigé
RC RC
VCC
IC1 IC2 15 V
Q1 Q2
VBE1 VBE2 VCC
RE 15 V
I0
1. Relation des courants collecteurs

⎧ VBE1
⎪I ≅ I e UT
⎪B BS
Equations technologiques Q1 ≡ Q2 ⇒ ⎨ 1
VBE2
⎪
⎪I B2 ≅ I BS e UT
⎩
Equation de la maille d’entrée VBE1 = VBE 2 ⇒ IC1 ≅ IC2
2. Evaluation de la résistance RE
I0 VCC − VBE1
IC1 = IC1 = ICo ≅ = 100 µA et RE = o
≅ 72 kΩ
o o 2 I0
vs1 RC RC
Q1 Q2
v1 v2
RE
ie1 + ie2
3. Evaluation des paramètres des modèles rbe1 et rbe2

UT
rbe = rbe1 = rbe2 = β = 50 kΩ
IC0
4. Expression de la tension de sortie
Méthode classique
(voir cours « Montages à plusieurs transistors »)

Méthode du demi-schéma (voir annexe sur « Méthode de travail pour la caractérisation linéaire
d’un étage différentiel »)
vs1 RC RC vs1 RC RC vd
v1 = + vc
ie1 = - ie2 ie1 = ie2 2
Q1 Q2 Q1 Q2 v
v2 = − d + vc
vd / 2 - vd / 2 vc vc 2
masse
RE virtuelle RE
0 ie1 + ie2 = 2 ie
Pour le régime différentiel, le montage (parfaitement symétrique) se réduit au montage émetteur

commun de gauche, les tensions d’émetteur et de masse étant équipotentielles puisque la
résistance RE est traversée par un courant nul. La tension de sortie v s1 est à gauche :
β RC v d
v s1 = −
rbe1 2
Pour le régime de mode commun, le montage se réduit au montage pseudo-émetteur commun,
l’émetteur de Q1 voyant une résistance équivalente 2 RE traversée par son courant d’émetteur :
β RC
v s1 = − vc
rbe1 + 2 (β + 1)RE
β RC β RC
Le théorème de superposition donne v s1 = − vd − vc
2 rbe1 rbe1 + 2 (β + 1)RE
v s1 β RC v s1 β RC
On identifie Ad = =− et Ac = =−
vd 2 rbe1 vc rbe1 + 2 (β + 1)RE
5. Evaluation de la résistance RC et du taux de réjection TRMC

2 rbe Ad 1
= + (β + 1) E ≅ 289 (49.2 dB)
Ad R
RC = − = 50 kΩ , TRMC =
β Ac 2 rbe1
6. Evaluation de la résistance différentielle Z d

Z d = rbe1 + rbe2 = 100 kΩ (résistance inter-bases, vue par la tension différentielle d’entrée)
7. Evaluation de la résistance de mode commun Z c

Z c = rbe1 + 2 (β + 1)RE ≅ 29 MΩ (résistance entre base et masse, vue par la tension de mode
commun d’entrée pour le demi-schéma)
La source v c voit à ses bornes une résistance Z c 2
8. Evaluation du nouveau taux de réjection TRMC

VA
La charge dynamique du miroir rce3,4 ≅ = 500 kΩ remplace la résistance RE = 72 kΩ , ce qui
I0
améliore les performances de l’étage différentiel ( TRMC ≅ 66 dB , Z c ≅ 201 MΩ )

Etage différentiel à JFET
L’étude porte sur la caractérisation de l’étage différentiel de la figure ci-dessous. Les deux transistors
sont supposés technologiquement identiques avec I DSS = 2 mA, VP = − 2 V .
+VCC +VCC
RD RD
vs
10k 10k
J1 J2
v1 v2
I0
J3
RS
500
-VCC
Etude en régime continu
1. Evaluez les courants de drain des transistors.
2. Déduisez de l’étude du régime continu, les valeurs des paramètres g mi des transistors J i .
3. Ecrivez l’expression de la résistance dynamique z0 de la source de courant I 0 vue entre le drain
et la masse. Evaluez cette dernière, le paramètre rds3 étant estimé à 100 kΩ.
4. Les paramètres rds des transistors J1 et J 2 étant négligés, écrivez puis évaluez les gains en
vs v
tension Ad = et Ac = s .
vd vc
5. Déduisez le TRMC en dB.
6. Evaluez les résistances différentielle Z d , de mode commun Z c et de sortie Z s du montage.

Corrigé

+VCC +VCC
RD RD
10k 10k
ID1 ID2
J1 J2
0 VGS1 VGS2 0
I0
J3
VGS3
RS
0 500
-VCC
1. Evaluation des courants de drain des transistors
⎧ ⎛ VGS1 ⎞
2
⎪I = I ⎜ ⎟
DSS ⎜ 1 −
⎪ D1
⎝ Vp ⎟⎠
⎪
⎪ ⎛ VGS2 ⎞
2
⎪ ⎜ ⎟
Equations technologiques ( J1 ≡ J 2 ≡ J 3 ) ⎨I D2 = I DSS ⎜1 − (mêmes I DSS , VP )
⎪ ⎝ Vp ⎟⎠
⎪ 2
⎪ ⎛ VGS3 ⎞
⎜
⎪I D3 = I DSS ⎜1 − ⎟
⎪⎩ ⎝ Vp ⎟⎠
⎧I 0 ≡ I D = I D + I D
⎪⎪ 3 1 2
Equations du circuit ⎨VGS1 −VGS2 = 0

⎪
⎪⎩VGS3 = − RS I 0
⎧ I0
⎪I D1 = I D2 = 2
⎪ R2 ⎛ 2 RS 1 ⎞
d’où ⎨ 2 ⇒ S2 I 02 + ⎜ − ⎟ I0 + 1 = 0
⎛ ⎞ ⎜ ⎟
⎪I = I ⎜ RS I 0 ⎟ Vp ⎝ Vp I DSS ⎠
⎪0 DSS ⎜1 + ⎟
⎝ V p ⎠
⎩
soit I 0 ≅ 1.07 mA, I D1 = I D2 ≅ 536 µA

o o
2. Evaluation des paramètres g mi
2
gm = − I Do I DSS , g m1 = g m2 ≅ 1.035 mA / V , g m3 ≅ 1.46 mA / V
Vp

3. Calcul de la charge dynamique
i0
⎧⎪v 0 = rds3 (i 0 − g m3 v gs ) + RS i 0
rds3 ⎨
⎪⎩v gs = − RS i 0
i0 - gm vgs gm vgs
v
0
RS vgs
⇒ z0 =
v0
i0
( )
= RS + 1 + g m3 RS rds3 ≅ 173 kΩ
La méthode du demi-schéma est mise en œuvre (voir annexe sur « Méthode de travail pour la
caractérisation linéaire d’un étage différentiel symétrique»).
G1 S1 S2 G2
vgs1 vgs2
gm vgs1 z0 gm vgs2 vd / 2
vd / 2
D1 D2
vc vc
RD RD vs
Pour le régime différentiel, le montage se réduit au montage source commune, car la charge z0
est traversée par un courant nul et la tension de sortie v s est à droite, d’où
⎛ v ⎞ v g R
v s = − g m RD ⎜ − d ⎟ d’où le gain différentiel Ad = s = m D ≅ 5.18 .
⎝ 2 ⎠ v d 2
Pour le régime de mode commun, le montage se réduit au montage pseudo-source commune, la

source de J 2 voyant une charge équivalente 2 z0 traversée par son courant de source, d’où
g m RD vs g m RD
vs = − vc d’où le gain de mode commun Ac = =− ≅ − 29 10 −3 .
1+ 2 g m z0 vc 1 + 2 g m z0
Le théorème de superposition donne v s = Ad v d + Ac v c .
5. Evaluation du TRMC
Ad 1
TRMC = = + g m z0 ≅ 180 (45 dB)
Ac 2
6. Calcul des résistances différentielle, de mode commun et de sortie du montage
Z d = ∞ , Z c = ∞ , Z s = RD = 10 kΩ

Réponse en fréquence d’un étage émetteur commun
L’étude proposée porte sur le comportement en fréquence du montage de la figure ci-dessous. Le

transistor possède les caractéristiques suivantes
β = 150, ft = 70 MHz,Cbc = 20 pF , VA = ∞
Les composants CG et CE sont respectivement des condensateurs de liaison et de découplage.
RB1 RC
100k 1.5k
rg CG Q1 VCC
S
50 10u 20 V
RB2 RE CE
vG 22k 470 100u
1. Déterminez le point de repos du transistor.
Etude du régime dynamique aux faibles signaux
2. Déduisez la valeur du paramètre rbe de l’étude précédente.

3. Aux fréquences moyennes, calculez le gain en tension Av o = v s v g , les résistances d’entrée et
de sortie.
4. Evaluez la fréquence de coupure basse du montage.
5. Evaluez la fréquence de coupure haute du montage.
Sylvain Géronimi Page 43 Réponse en fréquence

Corrigé
RC
RB1
IC
IB VCC
VCE
VBE
RB2 RE
IE
1. Point de repos du transistor
⎧VCC ≅ (RC + RE )IC + VCE RB2

⎨ avec VB = VCC et RB = RB1 // RB2
⎩VB = RB I B + VBE + RE I E RB1 + RB2
RB ≅ 18 kΩ , IC0 ≅ 5.07 mA
Etude du régime dynamique
2. Résistance dynamique de la jonction base-émetteur
UT
rbe ≅ β ≅ 740 Ω
IC 0
3. Gain en tension aux fréquences moyennes
rg β ib
rbe
RB RC vs
ib
vg
Ce schéma peut être simplifié au regard des valeurs numériques, car RB >> rg par Thévenin.
( )
⎧⎪v g ≅ rg + rbe i b v β RC
⎨ ⇒ Av o = s ≅ − ≅ − 285
⎪⎩v s = − β i b RC vg rg + rbe
soit un gain d’amplitude de 285 avec déphasage de π ou encore gain de 49 dB.
Les résistances d’entrée et de sortie s’écrivent : Z e = RB // rbe ≅ 711 Ω et Z s = RC ≅ 1.5 kΩ .

4. Fréquence de coupure basse
Schéma aux fréquences basses
CG
rg rbe
RB ib β ib RC
vg
RE
CE
La fonction de transfert en tension est du type passe-haut du second ordre par la présence des
deux condensateurs indépendants au sein du montage.
Méthode classique de mise en équations
⎧ 1
⎪ω3 = R C
⎪ E E
⎛ p ⎞ P ⎪ RB + rbe + (β + 1)RE
⎪ω 4 =
⎜⎜1 +
⎝ ω
⎟⎟
3 ⎠ ω4 ⎪ R [
B rg + rbe RB + rg CG ( )]
Av ( p ) = Av o avec ⎨
2ζ ⎪ 2 ζ = r + R // [r + (β + 1)R ] C + ⎛⎜ R // rbe + RB ⎞
1+
ωn
p+
p2
ωn2 ⎪ ωn g { B be E G ⎜ E β +1
} ⎟⎟ CE
⎝ ⎠
⎪
⎪ 1 1 [
RB rg + rbe RB + rg CG RE CE ( )]
⎪ 2 =ω ω = RB + rbe + (β + 1)RE
⎩ ωn 3 4
Le calcul du coefficient d’amortissement ζ et de la pulsation naturelle ωn du système non amorti

permet l’évaluation de la fréquence de coupure à – 3 dB (voir cours « Le filtrage analogique »).
ωc = ωn 2 ζ 2 − 1 + ( 2 ζ 2 − 1)2 + 1 soit fc ≅ 327 Hz (filtre passe-haut du second ordre).
Méthode par l’approximation du pôle dominant
Calcul du premier pôle :
Résistance RG∞ du dipôle vu par CG lorsque CE est assimilé à un court-circuit.
RG∞
rg RB rbe RC
βi
i
RG∞ = rg + RB // rbe ≅ 761 Ω

Résistance RE∞ du dipôle vu par CE lorsque CG est assimilé à un court-circuit.
i0
rbe βi i i1
βi
i rbe
rg //RB RC
RE v0
RE RE∞ RC
rg //RB
⎧ v0
⎪i1 =
⎪ R
⎪
E
1 β +1 rg // RB + rbe
⎨i 0 = i1 − (β + 1)i
i0
⇒ = + d’où RE∞ = // RE ≅ 5.21 Ω
⎪ v0
v 0 RE rbe + rg // RB ( ) β +1
⎪− i =
⎪⎩ (
rbe + rg // RB )
1 ⎛ 1 1 ⎞
ce qui donne la fréquence de coupure à – 3 dB, fb ≅ ⎜ ⎟ ≅ 326 Hz .
2π ⎜ R∞ C + R∞ C ⎟
⎝ G G E E ⎠
Calcul du deuxième pôle :

Résistance RE0 du dipôle vu par CE lorsque CG est assimilé à un circuit ouvert.
Résistance RG0 du dipôle vu par CG lorsque CE est assimilé à un circuit ouvert.
RG0
rbe
βi
i
RB RC
rg
RE RE0
RB + rbe
RG0 = rg + RB // [rbe + (β + 1)RE ] ≅ 14440 Ω , RE0 = RE // ≅ 95.8 Ω
β +1
1
d’où f3 ≅ ≅ 1 Hz
2π (RG0 CG + RE0 CE )
Calcul du zéro :
Le zéro est produit par la liaison entre émetteur et masse, couplage dû à CE . En effet, si
l’émetteur du transistor est en l’air, le courant dans la charge est nul, donc
RE 1 1
=∞ ⇒ p=− et f2 = ≅ 3.39 Hz .
1 + RE C E p R E CE 2π RE CE
Les résultats sont valables avec une excellente précision car les deux pôles sont séparés de plus
de deux décades et le zéro est à deux décades en dessous du pôle dominant. La simulation sur
Spice confirme ces chiffres.

5. Fréquence de coupure haute
IC 0
Estimation de la capacité de diffusion Cbe + Cbc = Cbc = 20 pF , Cbe ≅ 440 pF
2π UT ft
Schéma aux fréquences hautes
Cbc
rg
Cbe
RB v rbe gm v Rc vs
vg
La fonction de transfert en tension est du type passe-bas du second ordre par la présence des
deux capacités indépendantes au sein du montage.
Méthode classique de mise en équations
L’écriture de la fonction de transfert en tension est la suivante :

⎧ gm
⎪ω z =
⎛ p ⎞ ⎪ C
⎜⎜1 − ⎟ bc
ωZ ⎟⎠ ⎪⎪ 2 ζ
AV ( p ) = AVo ⎝
2ζ
avec ⎨ ( ) [ (
= rg // RB // rbe Cbe + RC + (1 + g m RC ) rg // RB // rbe Cb 'c )]
1+ p+
p2 ⎪ ωn
ωn ωn2 ⎪ 1
(
⎪ 2 = rg // RB // rbe RC Cbe Cbc )
⎪⎩ ω n
Le calcul du coefficient d’amortissement ζ et de la pulsation naturelle ωn du système non amorti

permet l’évaluation de la fréquence de coupure à – 3 dB (voir cours « Le filtrage analogique »).
ωc = ωn 1 − 2 ζ 2 + ( 2 ζ 2 − 1)2 + 1 soit fc ≅ 477 kHz (filtre passe-bas du second ordre).
0
Rbc
v 0
rg rbe R be RC
RB
gm v
Résistance du dipôle vu par C be lorsque Cbc est assimilé à un circuit ouvert :

0
Rbe = rg // RB // rbe ≅ 46.7 Ω

Résistance du dipôle vu par C bc lorsque Cbe est assimilé à un circuit ouvert :
0
Rbe
i0
v
gm v 0 i + R (i + g v )
⎧⎪v 0 = R be 0 C 0 m
v0 RC ⎨
⎪⎩v = R be
0 i
0
0
Rbc = (1 + g m RC )Rbe
0
+ RC ≅ 15730 Ω
1
0
a1 = Rbe 0
Cbe + Rbc Cbc ≅ 3.35 10 −7 s , fh ≅ ≅ 475 kHz ce qui donne la fréquence de coupure
2π a1
à - 3 dB.
Résistance Rbc
be du dipôle vu par C
bc lorsque C be est assimilé à un court-circuit :
be
Rbc
be = R = 1.5 kΩ
Rbc C
v=0 RC
gm v = 0
a1
a2 = Rbe
0 C R be C
bc ≅ 6.17 10
−16 s 2 , d’où f ≅
2 ≅ 86.5 MHz .
2π a2
be bc
Calcul du zéro :
Le zéro est produit de manière telle que le courant circulant dans la charge RC est nul, couplage
dû à Cbc . En effet, le courant circulant dans la branche supportant Cbc est égal au courant fourni
par la source liée, donc
g gm
Cbc p V ( p ) = g m V ( p ) ⇒ p = m et f3 = ≅ 1.6 GHz .
C bc 2π Cbc
Malgré que les calculs, conduisant à l’évaluation de f2 , outrepasse le domaine de validité du

modèle de comportement en fréquence du transistor ( f2 et f3 > ft ), la fréquence de coupure haute
demeure valable avec une bonne précision, car les deux pôles sont séparés de plus de deux
décades. L’hypothèse du pôle dominant est donc vérifiée à une précision inférieure à 1%.
Sur un plan purement analytique, une meilleure précision peut être atteinte en évaluant une
fréquence de coupure corrigée telle que
1 1 1 1 1 1
≅ 2π a1 = + ⇒ ≅ − d’où f1 = fhcorrigée ≅ 478 kHz en prenant la valeur trouvée de
fh f1 f 2 f1 fh f2
f2 (valeur approchée).

Méthode par transformation de schéma par application du théorème de Miller
Le schéma H.F. fait apparaître un quadripôle ponté par la branche capacitive C bc . Le théorème
de Miller (voir « Annexes ») conduit au schéma suivant (rappelons que le circuit de sortie ne sert
que pour exprimer le transfert en tension).
avec C1 = (1 + g m RC )Cbc
rg Cbe C1
RC
RB v rbe et R1 =
R1 1 + g m RC
vg
0
Résistance du dipôle vu par C be lorsque C1 est assimilé à un circuit ouvert : Rbe = rg // RB // rbe .
Résistance du dipôle vu par C1 lorsque Cbe est assimilé à un circuit ouvert : R10 = R be
0
+ R1 .
0
soit a1 = Rbe [
Cbe + Cbc (1 + g m RC )Rbe
0
]
+ RC (même résultat que précédemment).
Résistance R1be du dipôle vu par C1 lorsque Cbe est assimilé à un court-circuit : R1be = R1
0 0
soit a2 = Rbe Cbe R1be C1 = Rbe Cbe RC Cbc (même résultat que précédemment).
La simulation sur Spice illustre ces résultats. De plus, si la position du deuxième pôle est acceptée
( f2 > ft ), la marge de phase de l’ordre de 40° démontre une bonne stabilité de l’amplificateur.
80
(16.853K, 49.051)
(327.975, 46.058) (477.173K, 46.049)
(3.4146, 12.023)
40
(92.289M, 20.262m)
(1.1307, 7.1713)
marge de phase ≅ 40°

-40
0 dB
-80
10mHz 1.0Hz 100Hz 10KHz 1.0MHz 100MHz 10GHz
DB(V(S))
Frequency

0d
(12.430K, -180.004)
(473.028K, -225.027)
-200d
(321.990, -135.004) (80.309M, -315.194)
-400d
(92.350M, -320.013)
-600d
10mHz 1.0Hz 100Hz 10KHz 1.0MHz 100MHz 10GHz
P(V(S))
Frequency

Réponse en fréquence d’un étage base commune
Le sujet proposé porte sur l’étude en régime dynamique du montage base commune de la figure ci-
dessous. Les paramètres du modèle en comportement linéaire du transistor sont :
β = 150, rbe = 740 Ω,Cbe = 440 pF ,Cbc = 20 pF ,VA = ∞
Les composants CG et CB sont respectivement des condensateurs de liaison et de découplage.
RB1 RC
100k 1.5k
VCC
Q
CG rg
20 V
CB vs
RB2 RE 10u 50
10u
22k 470 vg
Etude du régime dynamique aux fréquences moyennes
1. Dessinez le schéma.
2. Calculez le gain en tension Av 0 = v s v g , les résistances d’entrée et de sortie.
Etude du régime dynamique aux fréquences basses
4. Evaluez l’influence de chacun des condensateurs CG et CB sur la fréquence de coupure, l’autre
étant équivalent à un court-circuit. Concluez sur la fréquence fb de coupure basse du montage.
5. Evaluer la fréquence fb par la méthode de l’approximation du pôle dominant.
Etude du régime dynamique aux fréquences hautes
7. En se plaçant dans l’hypothèse d’un pôle dominant, calculez la fréquence fh de coupure haute du
montage.
8. Validez l’hypothèse du pôle dominant.

Corrigé
1. Schéma
rg βi
i
RE rbe RC vs
vg
2. Caractérisation du montage
RE R E rg
Ce schéma peut être simplifié par Thévenin v g' = v g et rg' = .
R E + rg R E + rg
[ ]
⎧⎪v g' = − (β + 1)rg' + rbe i
⇒ =
vs vs vg
=
'
=
β RC RE
≅ 26.9 (+28.6 dB)
⎨
⎪⎩v s = − β i RC
Av0
v g v ' v
g g
( β + 1) r g // R (
E + r be R )
E + rg
rbe
Les résistances d’entrée et de sortie s’écrivent : Ze = RE // ≅ 4.9 Ω et Z s = RC ≅ 1.5 kΩ .
β +1
3. Schéma
CB RB rbe RC
βi
i
CG
RE
rg
vg
deux condensateurs indépendants au sein du montage. La recherche de la fréquence de coupure
basse peut être alors entreprise de deux manières :
- constater l’influence d’un des condensateurs pris de manière indépendante, les autres étant
assimilés à des court-circuits et interpréter globalement les résultats obtenus,
- appliquer la méthode d’approximation du pôle dominant, en n’oubliant pas de valider
l’hypothèse.
4. Influence de chaque condensateur pris indépendamment
Fréquence de coupure due à l’influence du condensateur CB

Le composant CG étant équivalent à un court-circuit ( f = ∞ ), le but est de calculer la constante de

temps de coupure de la maille, c’est-à-dire d’écrire l’expression de la résistance RB∞ du dipôle vu
par CB (théorème de Thévenin / Norton).
i0
RB rbe RC
v0
i βi
RE // rg
⎧ v0
⎪i 0 = R + i
⎨ B [
⇒ RB∞ = RB // rbe + (β + 1) RE // rg ≅ 5326 Ω ( )]
⎩ 0 [
be E g(
⎪v = r + (β + 1) R // r i )]
1
soit une fréquence de coupure fb1 = ≅ 3 Hz .
2π RB∞ CB
Fréquence de coupure due à l’influence du condensateur CG
Le composant CB étant équivalent à un court-circuit ( f = ∞ ), on recherche l’expression de la

résistance RG∞ du dipôle vu par CG .
i0
βi
i1
i
rbe RE v0
RC
rg
⎧i1 = i 0 + (β + 1)i ⎧⎡ ⎡ ⎤
RE ⎤
⎪ ⎪ ⎢1 + (β + 1) ⎥1 0
i = i ⎢ RE ⎥
⎨v 0 = RE i1 + rg i 0 ⇒ ⎨⎣ rbe ⎦ ⇒ v0 = ⎢ + rg ⎥ i 0
⎪ ⎪v = R i + r i ⎢1 + (β + 1) RE ⎥
⎩rbe i = − RE i1 ⎩ 0 E 1 g 0 ⎢
⎣ r be
⎥
⎦
rbe 1
RG∞ = // RE + rg ≅ 54.8 Ω , soit une fréquence de coupure fb2 = ≅ 290 Hz .
β +1 2π RG∞ CG
L’influence de CG apparaît prépondérante vis-à-vis de CB car deux décades séparent les pôles,
ce qui entraîne une fréquence de coupure basse fb ≅ 290 Hz .
5. Méthode par l’approximation du pôle dominant

1 ⎛⎜ 1 1 ⎞
⎟ = fb + fb ≅ 293 Hz ce qui donne la fréquence de coupure à –3 dB.
fb ≅ +
2π ⎜⎝ RG∞ CG RE∞ CE ⎟
⎠
1 2


Résistance R B0 du dipôle vu par CB lorsque CG est assimilé à un circuit ouvert.
Résistance RG0 du dipôle vu par CG lorsque CB est assimilé à un circuit ouvert.
RB rbe RC
RB0
βi
i
RE
rg
RG0
RB + rbe
RB0 = RB // [rbe + (β + 1)RE ] ≅ 14388 Ω , RG0 = RE // + rg ≅ 148 Ω
β +1
1
d’où f3 ≅ ≅ 1.1 Hz
2π (RG0 CG + RB0 CB )
Calcul du zéro :
Le zéro est obtenu par le couplage dû à CB . En effet, si la base du transistor est en l’air, le
RB 1 1
courant dans la charge est nul, donc =∞ ⇒ p=− et f2 = ≅ 0.88 Hz .
1 + RBCB RBCB 2π RB CB
Les résultats sont valables avec une excellente précision car les deux pôles sont séparés de plus
de deux décades et le zéro est à deux décades en dessous du pôle dominant. La simulation sur
Spice confirme ces chiffres.
6. Schéma
Cbc
Cbe rbe RC
i βi
RE
rg
vg
deux capacités indépendantes au sein du montage. La méthode par l’approximation du pôle
dominant est appliquée.


i0
βi
i i1
rbe rg //RE v0
RC
⎧i 0 + (β + 1)i = i1
⎪
+ (β + 1) 0 ⇒ Rbe
v0 v 0 r
⎨v 0 = − rbe i ⇒ i0 = = rg // RE // be ≅ 4.42 Ω
// β +1
⎩ 0 g(
⎪v = r // R i
E 1 ) r g R E r be

0 = R = 1.5 kΩ car β i = 0 .
Rbc C
−8 s , f ≅
1
a1 = Rbe
0 C
be + R bc C bc ≅ 3.195 10
0 ≅ 4.98 MHz (fréquence de coupure à –3 dB).
2π a1
h

bc = R 0 .
Résistance du dipôle vu par Cbe lorsque Cbc est assimilé à un court-circuit : Rbe be
be
Résistance du dipôle vu par C bc lorsque Cbe est assimilé à un court-circuit : Rbc = RC .
a1
⇒ a2 = Rbe
0 C
be R bc C bc = R be C be R bc C bc ≅ 5.834 10
be bc 0 −17 s 2 , d’où f ≅
2 ≅ 87.2 MHz
2π a2
Malgré que le calcul conduisant à l’évaluation de f2 outrepasse le domaine de validité du modèle

de comportement en fréquence du transistor ( f2 > ft ), la fréquence de coupure haute demeure
valable avec une bonne précision, car les deux pôles sont séparés de plus d’une décade.
L’hypothèse du pôle dominant est donc vérifiée à une précision d’environ 5%. Sur un plan
purement analytique, une meilleure précision peut être atteinte en évaluant une fréquence de
coupure corrigée telle que
1 1 1 1 1 1
≅ 2π a1 = + d’où ≅ − et f1 = fhcorrigée ≅ 5.28 MHz (avec f2 valeur approchée).
fh f1 f 2 f1 fh f2
La simulation sur Spice illustre les résultats.

40
(45.243K, 28.588)
20 20 dB / decade
(291.838, 25.575) (5.2867M, 25.575)
(77.787M, 2.4421)
-20
40 dB / decade
-40
10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz
DB(V(S))
Frequency

Réponse en fréquence d’un étage collecteur commun
Le sujet proposé porte sur l’étude en régime dynamique du montage collecteur commun de la figure
ci-dessous. Les paramètres du modèle en comportement linéaire du transistor sont :
β = 150, rbe = 755 Ω,Cbe = 432 pF ,Cbc = 20 pF ,VA = ∞
Le composant CG est un condensateur de liaison.
RB
284k
rg CG VCC
Q
3k 10n
20 V
vg
RE
2k vs
2. Calculez le gain en tension Av 0 = v s v g , les résistances d’entrée et de sortie.
4. Evaluez la fréquence fb de coupure basse du montage.
6. En se plaçant dans l’hypothèse d’un pôle dominant, calculez la fréquence fh de coupure haute du
montage.

Corrigé
1. Schéma
i
rbe
rg
βi
RB RE vs
vg
2. Gain en tension
RB RB rg
Ce schéma peut être simplifié par Thévenin v g' = v g et rg' = ≅ 2969 Ω .
R B + rg RB + rg
⎨
[
⎧⎪v g' = rg' + rbe + (β + 1)RE i ] v
⇒ Av 0 = s =
(β + 1)RE RB
≅ 0.977 (- 0.2 dB)
⎪⎩v s = (β + 1)i RE v g rg // RB + rbe + ( β + 1) RE RB + rg
Les résistances d’entrée et de sortie s’écrivent :

rg // RB + rbe
Z e = RB //[rbe + (β + 1)RE ] ≅ 146.5 kΩ et Z s = // RE ≅ 24.4 Ω .
β +1
3. Schéma
CG
rg rbe
RB ib β ib
vg
RE
La fonction de transfert en tension est du type passe-haut du premier ordre par la présence d’un
seul condensateur au sein du montage.
La constante de temps de coupure est obtenue par le calcul de la résistance Req du dipôle
(théorème de Thévenin ou Norton) vu par le condensateur.
i0 i
i1 rbe
βi ⎧i 0 = i1 + i
RB RE ⎪
v0 ⎨v 0 = RB i1 + rg i 0
⎪
rg
⎩RB i1 = [rbe + (β + 1)RE ]i

⎧ ⎛ RB ⎞
⎪i 0 = ⎜⎜1 + ⎟ i1
⇒ ⎨ ⎝ rbe + (β + 1)RE ⎟
⎠ ⇒ Req = rg + RB // [rbe + (β + 1)RE ]
⎪v = R i + r i
⎩ 0 B 1 g 0
1
d’où la fréquence de coupure à –3 dB fb ≅ ≅ 106 Hz avec Req ≅ 149.5 kΩ .
2π Req CG
5. Schéma
Cbe
rbe i
rg v
βi
RB Cbc gm v
RE
vg
deux capacités indépendantes au sein du montage.
La méthode par l’approximation du pôle dominant est appliquée

i0 i1
rg//RB ⎧v 0 = v
⎪
⎪ v
v0 v rbe RE ⎨i 0 = + i1
⎪ r be
( )
gm v
⎪v = r // R i + R (i − g v )
⎩ 0 g B 1 E 1 m
⎧ v0
⎪i 0 = r + i1
⇒ ⎨ ⇒ i0 =
(1 + g m RE )v 0 +
v0
be
⎪v (1 + g R ) = r // R + R i
⎩ 0 m E g B E 1 ( ) rg // RB + RE rbe
0 rg // RB + RE
d’où Rbe = rbe // ≅ 12.3 Ω
1 + g m RE
i0 rbe i
i1
βi
0
Rbc = rg // RB // [rbe + (β + 1)RE ] ≅ 2940 Ω .
v0 rg//RB RE

1
a1 = Rbe
0 C
be + R bc C bc ≅ 6.41 10
0 −8 s , f ≅ ≅ 2.48 MHz ce qui donne la fréquence de
2π a1
h
coupure à –3 dB.

Résistance du dipôle vu par C bc lorsque Cbe est assimilé à un circuit-circuit :
be
Rbc = rg // RB // RE ≅ 1195 Ω ⇒ a2 = Rbe
0 C
be R bc C bc ≅ 1.27
be −16 s 2
ou encore, résistance du dipôle vu par Cbe lorsque C bc est assimilé à un circuit-circuit :
i0
bc = rbe
Rbe // RE ≅ 4.99 Ω
v0 v rbe RE β +1
gm v
a1
⇒ a2 = Rbe be bc bc ≅ 1.27 10
bc C R 0 C −16 s 2 , d’où f ≅
2 ≅ 80 MHz
2π a2
Malgré que le calcul conduisant à l’évaluation de f2 outrepasse le domaine de validité du modèle

de comportement en fréquence du transistor ( f2 > ft ), la fréquence de coupure haute demeure
valable avec une bonne précision, car les deux pôles sont séparés de plus d’une décade.
L’hypothèse du pôle dominant est donc vérifiée à une précision d’environ 3%.
1 1 1 1 1 1
≅ 2π a1 = + d’où ≅ − et f1 = fhcorrigée ≅ 2.56 MHz (avec f2 valeur approchée).
fh f1 f 2 f1 fh f2
β +1
La simulation sur Spice illustre ces résultats. Un zéro, situé à fz = ≅ 74 MHz , contre
2π rbe Cbe
l’effet du pôle f2 ≅ 80 MHz , d’où comportement du premier ordre.
10
(15.719K, -216.125m)
-0
-10
(107.303, -3.1986) (2.5746M, -3.2344)
-20
-30
-40
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz
DB(V(S))
Frequency

Comparaison des montages fondamentaux à JBT
A partir des résultats des problèmes sur les réponses en fréquence des étages émetteur commun,
base commune et collecteur commun, effectuez une comparaison des performances étudiées.
Corrigé
Report des performances dans le tableau suivant :
performances émetteur commun base commune collecteur commun

polarisation ICo 5.07 5.07 5
résistance d’entrée Ze (Ω) 711 4.9 146500
Résistance de sortie Zs ( Ω) 1500 1500 24.4
gain en tension A v - 285 26.9 0.977
coupure basse fb (Hz ) 326 297 106
coupure haute fh (kHz ) 475 4980 2480
deuxième pôle f2 (MHz ) 86.5 87.2 80
fh (kHz ) corrigée 478 5280 2560
Commentaires :
• Les trois montages utilisent le même transistor ( β , ft ,VA ) parcouru par le même courant de
polarisation ICo , c’est-à-dire utilisant les mêmes valeurs des paramètres dynamiques du
modèle aux faibles signaux ( rbe , Cbe ,Cbc ), permettant ainsi une bonne comparaison des
performances.
• Les valeurs de la résistance d’entrée montrent qu’un étage base commune doit être attaqué
en courant et qu’un étage collecteur commun en tension.
• La valeur de la résistance de sortie de l’étage collecteur commun fait apparaître son rôle
d’abaisseur d’impédance (adaptateur basse impédance).
• Les étages émetteur commun et base commune sont des amplificateurs de tension, alors que
l’étage collecteur commun recopie la tension d’entrée en sortie (suiveur de tension). Ici, le
gain de l’étage base commune est faible à cause d’un problème d’adaptation sur l’entrée
(attaque en courant).
• La fréquence de coupure basse est fonction du choix des valeurs de condensateurs de liaison
et de découplage, donc indépendante du type d’étage.
• Les valeurs des fréquences de coupure haute mettent en exergue le principal problème de
l’étage émetteur commun, à savoir une faible bande passante. Cette fréquence de coupure
sera d’autant plus faible que la charge sera plus importante (gain en tension demandé plus
important). La solution est l’utilisation du montage cascode.
• Le deuxième pôle se situe aux environs de la fréquence de transition ft , extrême limite du
modèle de comportement du transistor en fréquence.
• La fréquence de coupure haute corrigée démontre l’efficacité de la méthode du pôle
dominant.

Réponse en fréquence d’un étage pseudo-émetteur commun
L’étude proposée porte sur le comportement en fréquence du montage de la figure ci-dessous. Le

transistor possède les caractéristiques :
β = 200, ft = 400 MHz,Cbc = 0.2 pF , VA = ∞
Les composants CG et CE sont respectivement des condensateurs de liaison et de découplage.
RB1 RC
VCC
79.8k 1k
Q1 5V
rg CG
vS
50
vG
RE1
VCC
RB2 30
5V
24k
RE2 CE
220
1. Calculez la valeur du courant IC 0 ( VBE0 ≅ 0.6 V ).
2. Evaluez le paramètre rbe du transistor.

3. Calculez le gain en tension Av 0 = v s v g .
4. Evaluez la résistance d’entrée Z e et la résistance de sortie Z s .
5. Evaluez la capacité Cbe du transistor.
On se place dans l’hypothèse où la fonction de transfert admet deux pôles réels espacés de plus
d’une décade (approximation du pôle dominant).
6. Calculez la fréquence de coupure du montage.


Corrigé
RB1 RC
VCC
IC
IB
VCE
VBE
RE1
VCC
RB2
IE
RE2
1. Evaluation du courant de collecteur
2VCC
RB2
RB1 + RB2
I
(
= RB C + VBE + RE1 + RE 2 I E
β
) avec RB = RB1 // RB2
RB ≅ 18450 Ω , IC0 ≅ 5 mA
rg rbe
βi
i
RB RC vs
vg
RE1
2. Evaluation des paramètres

U
rbe = T β ≅ 1 kΩ , rce = ∞ car VA = ∞
IC 0
3. Gain en tension
β RC
Av 0 ≅ − ≅ − 28.25 ( + 29 dB ) ( RB >> rg par théorème de Thévenin)
rg + rbe + (β + 1)RE1
4. Impédances d’entrée et de sortie

[ ]
Z e = RB // rbe + (β + 1)RE1 ≅ 5090 Ω (vue par le générateur d’attaque), Z s = RC = 1 kΩ
5. Estimation de la capacité de diffusion

IC 0
Cbe + Cbc = Cbc = 0.2 pF , Cbe ≅ 79.6 pF
2π UT ft

6. Calcul de la fréquence de coupure (méthode par l’approximation du pôle dominant)
0
R bc
rbe 0 gm v
v R be
RC
rg RB
RE1
0
Résistance R be du dipôle vu par Cbe lorsque Cbc est assimilé à un circuit ouvert
i0 i1
rg // RB
rbe
v i2
v0 RC
RE1
gm v
Le circuit présente deux nœuds et deux mailles indépendantes, soit un système de 4 équations à
4 inconnues i1, i 2 , v et le couple recherché (v 0 , i 0 ) .
⎧ v ⎧ v0
⎪i 0 = i1 + r ⎪i1 = i 0 − r
⎪ be
⎪⎪ be
⎛ ⎞
⎪i = i + g v
⎨1 2 m ⇒ ⎨i 2 = i1 − g m v 0 ⇒ v 0 ⎜⎜1 +
r
rg
+
RE1
r
+ g m RE1 ⎟⎟ ≅ rg + RE1 i 0 ( )
⎪v = v ⎪v ≅ r i + R i ⎝ be be ⎠
0
⎪ ⎪ 0 g 1 E1 2
⎩⎪v 0 ≅ rg i1 + RE1 i 2 ⎪⎩
i0 1 1 + g m RE1 0
rg + RE1 0
⇒ = + d’où Rbe = rbe // ( Rbe ≅ 11.3 Ω )
v 0 rbe rg + RE1 1 + g m RE1
0
Résistance R bc du dipôle vu par Cbc lorsque Cbe est assimilé à un circuit ouvert
i0 v0
i1 i2
rbe
βi
i
rg // RB RC
(β+1) i
RE1

⎧i 0 = i + i1
⎪
⎪i 0 + β i + i 2 = 0 ⎧⎪v 0 ≅ rg (i 0 − i ) + RC ( i 0 + β i )
⎨v ≅ r i − R i ⇒ ⎨
⎪ 0 g 1 C 2 ⎪⎩rg (i 0 − i ) ≅ rbe i + ( β + 1)RE1 i
⎪rg i1 ≅ rbe i + ( β + 1)RE i
⎩ 1
0
rbe + (β + 1)RE1 + β RC
d’où Rbc = RC + rg ≅ 2462 Ω
rg + rbe + (β + 1)RE1
−9 s ⇒ f ≅
1
a1 = Rbe
0 C
be + R bc C bc ≅ 1.392 10
0 ≅ 114 MHz (fréquence de coupure)
2π a1
h
7. Validation de l’approximation du pôle dominant

a1 0 ∞ ∞ 0
f2 ≅ avec a2 = Rbe Cbe Rbc Cbc ou a2 = Rbe Cbe Rbc Cbc
2π a2
∞
Rbe (ou Rbe
bc ) : résistance du dipôle vu par C
be lorsque C bc est assimilé à un court-circuit
∞
Rbc (ou Rbc
be ) : résistance du dipôle vu par C
bc lorsque C be est assimilé à un court-circuit.
i0
RE1 rg // RB
v0
RC
Le choix du calcul de Rbc

be apparaît plus judicieux au vu du schéma précédent, puisque la
résistance r be est court-circuitée et la source liée ne débite aucun courant. Le résultat est alors
∞
immédiat, à savoir Rbc = rg // RB // RE1 + RC ≅ 1020 Ω .
d’où a2 ≅ 1.835 10 −19 s 2 et la fréquence de coupure est f2 ≅ 1.2 GHz ( f2 > ft ).
La fréquence de coupure haute évaluée par l’approximation du pôle dominant est d’une précision
de l’ordre de 10%, car les fréquences calculées sont séparées d’une décade. Il ne faut pas oublier
que le modèle de Giacoletto est toléré jusqu'à la fréquence de transition (400 MHz), ce qui signifie
que les calculs du deuxième pôle et des deux zéros ne sont pas acceptables. Cependant ces
fréquences sont, en réalité, très au-dela de la fréquence de coupure à 3 dB.
1 1 1 1 1 1
≅ 2π a1 = + d’où ≅ − et f1 = fhcorrigée ≅ 127 MHz
fh f1 f 2 f1 fh f2
La simulation sur Spice illustre ce résultat.

Réponse en fréquence d’un étage source commune
L’étude porte sur la caractérisation du circuit de la figure ci-dessous. Le transistor à effet de champ
possède les caractéristiques statiques I DSS = 15 mA, VP = −6 V et les paramètres de son modèle
dynamique aux faibles signaux sont rds = ∞, Cgs = 4 pF ,Cgd = 2 pF .
Les composants CG et CS sont respectivement des condensateurs de liaison et de découplage.
RD
2k
rg CG J1 VCC
30 V
50 10n
vS
R RS CS
vG 100k 300
100u
1. Déterminez le point de repos du transistor.
2. Evaluez le paramètre g m du modèle du transistor de l’étude précédente.

3. Aux fréquences moyennes, calculez le gain en tension Av 0 = v s v g , les résistances d’entrée Ze
et de sortie Z s .
5. Evaluez la fréquence de coupure haute du montage.

Corrigé
1. Point de repos du transistor
En continu ( ω = 0 ), les condensateurs de liaison sont équivalents à des circuits ouverts

1
( = ∞ ).
Cω
+VCC
RD ⎧VCC ≅ (RD + RS )I D + VDS

⎪ 2
ID ⎪ ⎛ VGS ⎞
⎜
⎨I D = I DSS ⎜1 − ⎟
VP ⎟⎠
IG=0
VDS ⎪ ⎝
⎪V ≅ − R I
VGS ⎩ GS S D
R RS
système de 3 équations à 3 inconnues ( I D , VDS , VGS )
2
VGS ⎛ 1 2 ⎞
+ ⎜⎜ − ⎟VGS + 1 = 0 ⇒ VGS ≅ − 2 V et I D ≅ 6.67 mA , VDS ≅ 14.7 V .
⎟
VP2 ⎝ DSS S
I R VP ⎠
o o o
2. Evaluation du paramètre g m
2
gm = − I DSS I Do ≅ 3.33 mA / V
VP
3. Caractérisation aux fréquences moyennes
rg
vgs
vs
R gm vgs RD
vg
Dans ce domaine de fréquences, les condensateurs de liaison et de découplage sont équivalents

à des courts-circuits.
Calcul du gain
⎧ R
⎪v gs = R + r v g R v
⎨ g ⇒ v s = − g m RD v g soit Av 0 = s ≅ − g m RD ≅ − 6.66 (16.48 dB)
⎪v = − g v R R + r g v g
⎩ s m gs D
La résistance d’entrée (vue par le circuit d’attaque sous forme Thévenin vaut Z e = R = 100 kΩ et
la résistance de sortie ZS = RD = 2 kΩ .

Schéma aux fréquences basses
CG
rg vgs
R gm vgs RD
vg
RS
CS
deux condensateurs indépendants au sein du montage. La méthode par l’approximation du pôle
dominant permet la détermination rapide de la fréquence de coupure basse (voir « Annexes »).
Résistance RG∞ du dipôle vu par CG lorsque CE est assimilé à un court-circuit.
RG∞
RG∞ = rg + R ≅ 100 kΩ
rg R vgs RD
gm vgs
Résistance RS∞ du dipôle vu par CS lorsque CG est assimilé à un court-circuit.
i0
gm vgs i
⎧v 0 = − v gs
vgs ⎪ i 1
⎨ v gs ⇒ 0 = + gm
⎪i 0 + g m v gs + v 0 RS
0
RS v0 ⎩ RS
RD 1
rg // R d’où RS∞ = RS // ≅ 150 Ω
gm
1 ⎛ 1 1 ⎞
ce qui donne la fréquence de coupure à –3 dB fb ≅ ⎜ ⎟ ≅ 170 Hz .
2π ⎜ R∞ C + R∞ C ⎟
⎝ G G S S ⎠
Résistance RS0 du dipôle vu par CS lorsque CG est assimilé à un circuit ouvert.

Résistance RG0 du dipôle vu par CG lorsque CS est assimilé à un circuit ouvert.

RG0
vgs
gm vgs
R RD
rg
RS RS0
1
RG0 = rg + R ≅ 100 kΩ , RS0 = RS // ≅ 150 Ω
gm
1
d’où f2 ≅ ≅ 9.95 Hz
2π (RG0 CG + RS0 CS )
Calcul du zéro :
Le zéro est produit par la liaison entre source et masse, couplage dû à CS . En effet, si la source
du transistor est en l’air, le courant dans la charge est nul, donc
RS 1 1
=∞ ⇒ p=− et f3 = ≅ 5.3 Hz .
1 + RSCS p RS CS 2π RS CS
Les résultats sont valables avec une précision satisfaisante car les deux pôles sont séparés d’un
peu plus d’une décade et le zéro est situé légèrement en dessous du pôle le plus bas (voir la
simulation sur Spice).
Schéma aux fréquences hautes
Cgd
rg
Cgs
R vgs RD vs
gm vgs
vg
deux capacités indépendantes au sein du montage. La méthode par l’approximation du pôle
dominant est mise en œuvre.
0
Rgd
vgs 0
R gs RD
rg R
gm vgs

Résistance du dipôle vu par Cgs lorsque Cgd est assimilé à un circuit ouvert :
0
Rgs = rg // R ≅ 50 Ω
Résistance du dipôle vu par Cgd lorsque Cgs est assimilé à un circuit ouvert :
0
Rgs
i0
⎧⎪v 0 = Rgs (
0 i +R i +g v
0 D 0 m gs )
⎨
vgs
gm vgs ⎪⎩v gs = Rgs i 0
0
v0 RD
0 = (1 + g R )R 0 + R ≅ 2383 Ω
Rgd m D gs D
1
a1 = Rgs
0 C
gs + R gd C gd ≅ 4.97 10
0 −9 s , f ≅ ≅ 32 MHz ce qui donne la fréquence de coupure
2π a1
h
à –3 dB.
gs
Résistance Rgd du dipôle vu par Cgd lorsque Cgs est assimilé à un court-circuit :
gs
Rgd
gs
Rgd = R D = 2 kΩ
v=0 RC
gm v = 0
a1
a2 = Rgs gs gd gd ≅ 8 10
0 C R gs C −19 s 2 , d’où f ≅
2 ≅ 989 MHz
2π a2
Calcul du zéro :
Le zéro est produit de manière telle que le courant circulant dans la charge RD est nul, couplage
dû à Cgd . En effet, le courant circulant dans la branche supportant Cgd est égal au courant fourni
par la source liée, donc
gm gm
Cgd p Vgs ( p ) = g m Vgs ( p ) ⇒ p = et f3 = ≅ 265 MHz
Cgd 2π Cgd
La fréquence de coupure haute demeure valable avec une bonne précision, malgré la présence
du zéro qui s’intercale entre les deux pôles. Notons que le domaine de validité du modèle de
comportement en fréquence du transistor est acceptable puisqu’il n’existe pas de phénomène de
diffusion pour un JFET (modélisation de deux diodes en inverse).

La simulation sur Spice illustre ces résultats.
20
(173.235, 13.788) (33.283M, 13.501)
(58.434K, 16.448)
pente pente (271.227M, 923.737m)

20 dB/décade - 20 dB/décade
0
(13.335, -6.7119)
(949.014M, -4.2491737m)
pente
40 dB/décade
pente
- 20 dB/décade
-20
(5.1989, -17.281)
pente
20 dB/décade
-40
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz 10GHz
DB(V(S))
Frequency

Réponse en fréquence d’un étage pseudo-source commune
Le sujet proposé porte sur l’étude du montage de la figure ci-dessous, représenté dans son régime
dynamique aux faibles signaux. Le paramètre rds du modèle en comportement linéaire du transistor
JFET est supposé de valeur très importante.
Le composant CG est un condensateur de liaison et la valeur de la résistance du dipôle d’attaque est

telle que rg << R .
RD vS
rg CG J1
R RS
vg
2. Ecrivez les expressions du gain en tension Av 0 = v s v g et des résistances d’entrée ze et de
sortie zs du montage.
4. Ecrivez la fréquence fb de coupure basse du montage.
On se place dans l’hypothèse où la fonction de transfert admet deux pôles réels espacés de plus
d’une décade (approximation du pôle dominant) et zéros très éloignés.
0 , résistance dynamique vue par C

6. Donnez l’expression analytique de Rgs gs à fréquence nulle.
0 , résistance dynamique vue par C
7. Donnez l’expression analytique de Rgd gd à fréquence nulle.
∞ gd
8. Donnez les expressions analytiques de Rgs (ou Rgs ), résistance du dipôle vu par Cgs lorsque
∞ gs
Cgd est assimilé à un court-circuit et Rgd (ou Rgd ), résistance du dipôle vu par Cgd lorsque Cgs
est assimilé à un court-circuit qui permettent de valider l’hypothèse du pôle dominant en
déterminant la position du deuxième pôle.

Corrigé
1. Schéma
rg vgs
gm vgs
R RD vs
vg
RS
2. Gain en tension et résistance d’entrée
⎧⎪v s = − g m v gs RD
⎨ ( R >> rg par théorème de Thévenin)
⎪⎩v g ≅ v gs + g m v gs RS
v g R
⇒ Av 0 = s ≅ − m D et ze = R (vue par le générateur d’attaque), zs = RD .
vg 1 + g m RS
3. Schéma
rg CG
ze = R
Le condensateur voit à ses bornes un dipôle passif ( v g éteint) de résistance ze + rg , ce qui fournit
1
la constante de temps de coupure, donc la fréquence de coupure basse fb = .
2 π ( rg + ze )CG
5. Schéma
0
Rgd
0 gm vgs
vgs R gs
RD
rg R
RS


1 0 0
La fréquence de coupure à – 3 dB s’écrit f1 ≅ avec a1 = Rgs Cgs + Rgd Cgd (sous condition
2π a1
d’un pôle dominant).
0
Rgs : résistance du dipôle vu par Cgs lorsque Cgd est assimilé à un circuit ouvert.
0
Rgd : résistance du dipôle vu par Cgd lorsque Cgs est assimilé à un circuit ouvert.
0
6. Ecriture analytique de la résistance R gs
i0
rg // R
vgs i1
v0 RD
RS
gm vgs
⎧i 0 = i1 + g m v gs
⎪⎪ ⎧⎪i 0 = i1 + g m v 0
⎨v 0 = v gs ⇒ ⎨ ⇒ v 0 ≅ rg i 0 + RS (i 0 − g m v 0 )
⎪ ⎪⎩v 0 ≅ rg i 0 + RS i1
⎪⎩v 0 ≅ rg i 0 + RS i1
0 v r g + RS
d’où Rgs = 0 ≅ .
i 0 1 + g m RS
0
7. Ecriture analytique de la résistance Rgd
i0 v0
i1
vgs
gm vgs
RD
rg // R
RS
⎧i 0 + g m v gs + i1 = 0
⎪⎪ ⎧⎪v 0 ≅ rg i 0 + RD (i 0 + g m v gs ) rg g m RD
⎨v 0 ≅ rg i 0 − RD i1 ⇒ ⎨ ⇒ v 0 ≅ ( rg + R D ) i 0 + i0
⎪ ⎪⎩rg i 0 ≅ v gs (1 + g m RS ) 1 + g m RS
⎩⎪rg i 0 ≅ v gs + g m v gs RS
⎛ g m rg ⎞
0
d’où Rgd ≅ rg + RD ⎜⎜1 + ⎟
⎟
⎝ 1 + g m RS ⎠

8. Pour la validation de l’approximation du pôle dominant

a1 0 ∞ ∞ 0
f2 ≅ avec a2 = Rgs Cgs Rgd Cgd ou a2 = Rgs Cgs Rgd Cgd
2π a2
∞ gd
Rgs (ou Rgs ) : résistance du dipôle vu par Cgs lorsque Cgd est assimilé à un court-circuit.
∞ gs
Rgd (ou Rgd ) : résistance du dipôle vu par Cgd lorsque Cgs est assimilé à un court-circuit.
∞
Ecriture analytique de la résistance Rgd
i0
RS rg // R
0
v0
RD
∞
Le choix du calcul de Rgd apparaît plus judicieux au vu du schéma précédent, puisque la tension
v gs est nullee et la source liée ne débite aucun courant. Le résultat est alors immédiat, à savoir
∞
Rgd ≅ rg // RS + RD .
∞
Ecriture analytique de la résistance Rgs
i0
RD rg // R
v0 vgs
gm vgs
RS
⎧v 0 = v gs
⎪⎪
⎨v 0 ≅ (RD // rg + RS ) i1 ⇒ v 0 = (RD // rg + RS ) (i 0 − g m v 0 )
⎪
⎪⎩i 0 = i1 + g m v gs
∞ v 1
d’où Rgs = 0 = //(RD // rg + RS ) .
i0 gm
Dans les deux cas, nous devons retrouver la même écriture analytique de a2 .

Réponse en fréquence d’un étage cascode
L’étude proposée porte sur le comportement en fréquence du montage de la figure ci-dessous. Les
deux transistors sont supposés identiques :
β = 100, ft = 100 MHz, Cbc = 4 pF , VA = ∞
Les composants CG , CB , CE sont respectivement des condensateurs de liaison et un condensateur de

découplage.
RB1
2.2k
RC
RB2
Q2 560
1.2k
rg CG + VCC
Q1
50 - 20 V
+ vS
vG RB3
RE
560 220 CE CB
1. Dans l’hypothèse où l’on suppose les courants de base des transistors négligeables devant le
courant circulant dans la maille définie par RB1 , RB2 , RB3 et VCC , déterminez les points de
fonctionnement des deux transistors. Validez cette hypothèse.
2. Déduisez les paramètres rbe des transistors de l’étude précédente.

3. Aux fréquences moyennes, calculez les valeurs de la résistance d’entrée ze , de la résistance de
sortie zs et du gain en tension Av 0 = v s v g du montage.
4. Déterminez la fréquence de coupure haute.
5. Donnez les spécificités d’un tel amplificateur.

Corrigé
RB1
IB2 RC
RB2 VCE2
Q1 IC1 IC2
IB1 + VCC
Q2
VCE1 VBE2 -
VBE1
RB3
RE
1. Points de repos
VCC
D’après l’hypothèse formulée, le courant de maille est I ≅
RB1 + RB2 + RB3
L’hypothèse de départ fait négliger deux fois 100 µA devant 5.05 mA (≅ 4%)
VCE1 ≅ VCE2 ≅ 6.1V , IC1 ≅ IC2 ≅ IC o = 10 mA
o o o o
2. Résistances dynamiques des jonctions base-émetteur

U
rbe = rbe1 = rbe2 = T β ≅ 250 Ω donc g m = g m1 = g m2 ≅ 0.4 A / V
IC 0
3. Caractérisation aux fréquences moyennes
β i2
rg i2
RB v rbe1 rbe2 RC vs
vg gm v
ze = RB // rbe ≅ 151 Ω avec RB = RB2 // RB3 , zs = RC = 560 Ω
⎧g m v = (β + 1)i 2
⎪
⎪ ze v ze ⎛ β ⎞⎛ β RC ⎞
⎨v = v g ⇒ Av 0 = s = ⎜⎜ − ⎟⎟⎜⎜ ⎟ ≅ −168 (+ 44.4 dB)
⎟
⎪ z e + r g v g z e + rg ⎝ β + 1 ⎠⎝ rbe ⎠
⎪v = − R β i
⎩ s C 2

Cbe1 = Cbe2 = Cbe car Cbc1 = Cbc 2 = Cbc et même fréquence de transition
IC 0
Cbe + Cbc = ( Cbc = 4 pF , Cbe ≅ 633 pF )
2π UT ft
0
Rbc1 gm v2
gm v1
RG RB v1 rbe1 v2 rbe2 RC
0 0 0
R be1
Rbe 2
Rbc 2
Ce circuit présente trois éléments capacitifs indépendants, puisqu’une maille n’est composée que
de ce type d’éléments. Le système est donc d’ordre 3.

1 0 0 0 0
fh ≅ avec a1 = Rbe C + Rbc C bc1 + Rbe C be2 + Rbc Cbc 2
2 π a1 1 be1 1 2 2
Résistance du dipôle vu par Cbe1 lorsque les autres éléments capacitifs sont assimilés à des
0
circuits ouverts : Rbe1
= rg // RB // rbe1 ≅ 37.6 Ω .
rbe2
0
circuits ouverts : Rbe = ≅ 2.48 Ω .
2
β +1
gm v2
v0 v2 rbe2 RC
Résistance du dipôle vu par Cbc1 lorsque les autres éléments capacitifs sont assimilés à des
0 = R 0 (1 + α ) + R 0
circuits ouverts : Rbc be1 1be ≅ 77.24 Ω . 2
i0
0
v1 Rbe1
v0
i1 gm v1
0
Rbe2

Résistance du dipôle vu par Cbc 2 lorsque les autres éléments capacitifs sont assimilés à des
0
circuits ouverts : Rbc = RC = 560 Ω .
2
a1 ≅ 2.79 10 −8 s , fh ≅ 5.7 MHz ce qui donne la fréquence de coupure à –3 dB par l’approximation

du pôle dominant.

Les éléments capacitifs sont pris par paire (6 combinaisons) pour l’évaluation du coefficient a 2 .
0 0 0
a1 a2 = Rbe C Rbc
1 be1
be1
Cbc1 + Rbe1
be1
C be1 Rbe Cbe2 + Rbe C Rbc
1 be1
be1
Cbc 2
f2 ≅
1 2 2
avec
2 π a2 0
+ Rbc bc1
C bc1 Rbe Cbe2 0
+ Rbc C Rbcbc1
Cbc 2 0
+ R be be2
C be2 Rbc Cbc 2
1 2 1 bc1 2 2 2
rbe1 1 rbe2
be1
Rbe = Rbc
be1
= ≅ 2.48 Ω , Rbc
bc1
= Rbc
be1
= Rbc
be2
= RC = 560 Ω , Rbe
bc1
= Rbe
0 // // ≅ 1 .2 Ω
2 1
β +1 2 2 2 2 1
g m1 β + 1
−17
a2 ≅ 9.53 10 s 2 , f2 ≅ 46.6 MHz
Ce résultat montre que l’hypothèse du pôle dominant donne une fréquence de coupure à plus de
10% près, puisque un peu moins d’une décade sépare les deux pôles, le troisième pôle étant
supposé plus haut en fréquence. Les fréquences de coupure dûes aux zéros sont très hautes.
fréquence de coupure corrigée (négligeant la présence du troisième pôle) telle que
1 1 1 1 1 1
≅ 2π a1 = + d’où ≅ − et f1 = fhcorrigée ≅ 6.5 MHz
fh f1 f 2 f1 fh f2
La simulation sur Spice présente le même résultat.
5. Spécificités de l’amplificateur
L’amplificateur cascode est composé de deux étages (système du 3° ordre) :
- un étage émetteur commun d’amplification en courant égale à β et d’amplification en

tension inférieure à l’unité puisque la charge dynamique de cet étage est la résistance
dynamique de la jonction base-émetteur d’un transistor monté en base commune (2.5 Ω).
Cette très faible amplification en tension permet de minimiser la valeur de la capacité Cbc
ramenée à l’entrée de l’étage par l’application du théorème de Miller et, par conséquent,
d’obtenir la bande passante la plus large possible,
- un étage base commune d’amplification en courant α et possédant une fréquence de
coupure de l’ordre de la fréquence de transition. Cet étage apporte une amplification en
tension importante.
L’ensemble des deux étages forme alors un amplificateur de puissance possédant une bande
passante élevée.

Réponse en fréquence d’un montage émetteur commun-collecteur commun
L’étude proposée porte sur le comportement en fréquence du montage de la figure ci-dessous. Les
transistors possèdent les caractéristiques suivantes
β = 150, ft = 70 MHz,Cbc = 13.6 pF , VA = 100 V
Les composants C1 , C2 et C3 sont respectivement des condensateurs de liaison et de découplage.
RC
RB1
10k Q2
VCC
Q1
R1 ie C1
C3
25Vdc
2.2k 47µ
10µ
RB2
ve RE R2 R3 vs
vg 82k C2
1k 100µ 2.2k 22k
RP
1. Déterminez la valeur de la résistance de polarisation RB1 pour que le potentiel d’émetteur de Q2

soit à VCC 2 ( VBEo ≅ 0.6 V ).
Etude du régime dynamique aux faibles signaux sans contre-réaction ( RP = ∞ )
2. Déduisez, à partir des courants de polarisation, les paramètres dynamiques des modèles faibles
signaux rbe , rce , Cbe de Q1 et Q2 .
3. Aux fréquences moyennes, évaluez le gain en tension A v o = v s v g , puis caractérisez le montage
en l’absence de R1 ( A v = v s v e , Ze , Zs ).
5. Evaluez la fréquence de coupure haute du montage et démontrez que la marge de phase Φ M est
supérieure à 45°.
Etude du régime dynamique aux faibles signaux avec contre-réaction
6. Constatez que les variables de polarisation ne sont pas modifiées par la présence de RP .
7. Aux fréquences moyennes, évaluez la résistance de transfert Rt = v s i e de la chaîne directe et
dessinez le schéma équivalent du montage. Précisez le type de contre-réaction.
8. Aux fréquences moyennes, caractérisez le montage en boucle fermée et évaluez les paramètres
Rt' , Ze' , Zs' et Av' o = v s v g pour RP = 150 kΩ et 27 kΩ.
9. Déterminez la bande passante du montage pour les deux valeurs de contre-réaction.

Corrigé

25 V
1.19 mA
RB1 10k
37.6 µA
13.1 V Q2
29.14 µA
7.68 µA
1.76 V Q1 0.6 V 12.5 V
1.16 V 5.68 mA
0.6 V
82k
1k 2.2k
21.46 µA 1.16 mA
1. Evaluation de la résistance RB1

IC1 ≅ 1.15 mA , IC2 ≅ 5.64 mA , RB1 ≅ 798 kΩ d’où le pont de base RB = RB1 // RB2 ≅ 74.36 kΩ .
o o
2. Paramètres dynamiques des modèles JBT
Q1 → rbe1 ≅ 3260 Ω , rce1 ≅ 87 kΩ , Cbe1 ≅ 91 pF , Cbe1 = 13.6 pF

Q2 → rbe2 ≅ 664 Ω , rce2 ≅ 17.7 kΩ , Cbe2 ≅ 500 pF , Cbe2 = 13.6 pF
3. Caractérisation du montage aux fréquences moyennes
Suivant la méthode de la caractérisation d’étages en cascade, nous déterminons l’équivalent de

Thévenin à vide du premier étage ( v s1 , Z s1 ).
R1 rce1
RB v1 rbe1 RC
vs1 Z s1
gm1 v1
vg
⎧ RB // rbe1
⎪v 1 = β
(RC // rce ) R R+BR// r//ber
vg v s1
⎨ R1 + RB // rbe1 ⇒ A1 = =− 1
≅ − 242
( )
1
⎪v = − g v R // r vg rbe1 1 B be1
⎩ s1 m1 1 C ce1
zs1 = RC // rce1 ≅ 8969 Ω
Le circuit équivalent de Thévenin obtenu attaque l’étage collecteur commun.

rbe2 i2
zs1 rce2
vs2
β i2 R2 // R3
zs 2
vs1
Posons R = rce2 // R2 // R3 ≅ 1797 Ω
[
⎧⎪v s1 = zs1 + rbe2 + (β + 1)R i 2 ] vs (β + 1)R
⎨ ⇒ A2 = 2 = ≅ 0.966
⎪⎩ s2
v = (β + 1) R i 2 v s1 z s1 + r be2 + (β + 1)R
zs1 + rbe2
ze2 = rbe2 + (β + 1)R ≅ 272 kΩ , zs2 = R // ≅ 61.6 Ω
β +1
vs
Ainsi, le transfert du montage vaut Av o = = A1 A2 ≅ − 234 soit 47.4 dB
vg
La caractérisation demandée en l’absence de R1 est la suivante :
Z e = RB // rbe1 ≅ 3123 Ω , Z s = zs2 ≅ 62 Ω , A v =

vs
ve
=−
β
rbe1
(
RC // rce1 A2 ≅ − 399 . )
Schéma
C1 i2 C3
rbe2
R1 rbe1 rce1 β i2
RB i1 β i1 RC R3
rce2 R2
vg
RE
C2
La fonction de transfert en tension est du type passe-haut du troisième ordre par la présence des
trois condensateurs indépendants au sein du montage. La méthode par l’approximation du pôle
dominant est utilisée pour le calcul de la fréquence de coupure.

Résistance R1∞ du dipôle vu par C1 lorsque C2 et C3 sont assimilés à des courts-circuits.
R1∞
R1 RB rbe1 rce1 ze2

R1∞ = R1 + RB // rbe1 ≅ 5323 Ω
RC
β i1
i1

i0
i β i1
rbe1 rce1 i1
rce1
i1 β i1 rbe1
R1 //RB RC ze2
RE v0
RE R2∞ ze2 //RC

R1 //RB
Afin de simplifier le calcul analytique, nous écrivons l’expression de la résistance du dipôle en

l’absence de RE , cette dernière étant branchée en parallèle sur ce dipôle.
⎧ β +1
⎧i + (β + 1)i + i = 0 ⎪i 0 = r + R // R v 0 − i
⎪⎪ 0 1
⎨ 0
v = − (
r be1 + R1 // RB i1 ) ⎪
⇒ ⎨
be1 1 B
( )
⎪v = − r + z // R i + β ze2 // RC v
( )
⎪
( )
⎩⎪v 0 = − rce1 i − ze2 // RC (β i1 + i ) ⎪ 0 ce1 e2 C
rbe1 + R1 // RB
0
⎩
⇒
i0
=
β +1 ⎡
+ ⎢1 −
β ze2 // RC ⎤ ( 1 ) d’où R2∞ =
v0
// RE ≅ 38.14 Ω
⎥
v 0 rbe1 + R1 // RB ⎢⎣ rbe1 + R1 // RB ⎦⎥ rce1 + ze2 // RC i0
R3∞
i2
rbe2
rce1 β i2
0 RC rce2 R2 R3
La résistance R du dipôle de gauche est en série avec la résistance R3 .

rce // RC + rbe2
R= 1 // rce2 // R2 d’où R3∞ = R + R3 ≅ 22078 Ω
β +1
1 ⎛ 1 1 1 ⎞
ce qui donne la fréquence de coupure à – 3 dB, fb ≅ ⎜ + ∞ + ∞ ⎟ ≅ 43 Hz
2π ⎜ R∞ C ⎟
⎝ 1 1 R 2 C 2 R3 C 3 ⎠
Calcul du zéro :
Le zéro est produit par la liaison entre émetteur et masse, couplage dû à C2 . En effet, si
l’émetteur du transistor est en l’air, le courant dans la charge est nul, donc
RE 1 1
=∞ ⇒ p=− et f2 = ≅ 1.6 Hz
1 + RE C 2 p RE C 2 2π RE C2
Cette fréquence est relativement proche de la fréquence de coupure (environ une décade et
demi), mais interfère très peu sur la fréquence de coupure basse du montage.

Schéma
0
Rbe
2
0
Rbc 1
i2
rbe2
gm1 v1 β i2
R1 v1 Ze zs1 R
0 0
Rbc
Rbe1 2
Ce circuit présente trois éléments capacitifs indépendants, puisqu’une maille n’est composée que
de ce type d’éléments. Le système est donc d’ordre 3. La méthode par l’approximation du pôle
dominant est utilisée.

1 0 0 0 0
fh ≅ avec a1 = Rbe C + Rbc Cbc1 + Rbe Cbe2 + Rbc Cbc 2
2 π a1 1 be1 1 2 2
0
circuits ouverts : Rbe1
= R1 // Z e ≅ 1291 Ω .
Résistance du dipôle vu par Cbc1 lorsque les autres éléments capacitifs sont assimilés à des
circuits ouverts :
v0
i0 i2
rbe2
gm1 v1 β i2
v1 0 zs1 R
Rbe
1
⎧v 0 = Rbe 0
( )(
i + zs1 // ze2 i 0 + g m1 v 1 )
⎪
⎨ 0
1 0 0
⇒ Rbc1
0
= Rbe1
( 0
+ zs1 // ze2 1 + g m1 Rbe1
)(
≅ 525.7 kΩ )
⎪⎩v 1 = R be1 i 0
circuits ouverts :
i0 i
⎧v = v
zs1 ⎪ 0
⎪ v
v0 v rbe2 R ⎨i 0 = +i
⎪ rbe2
gm2 v
⎪v = z i + R i − g v
⎩ 0 s1 m2 ( )
⎧
⎪i 0 = r
⇒ ⎨
v0
+i
⇒ i0 =
(1 + g m R )v 0 + v 0
2 0
⇒ Rbe = rbe2 //
zs1 + R
≅ 25.44 Ω
be2
( ) ( ) zs1 + R 1 + g m2 R
2
⎪v 1 + g R = z + R i rbe2
⎩ 0 m2 s1

Résistance du dipôle vu par Cbc 2 lorsque les autres éléments capacitifs sont assimilés à des
0
circuits ouverts : Rbc 2
= zs1 // ze2 ≅ 8683 Ω .
1
d’où a1 ≅ 7.40 10 −6 s , fh ≅ ≅ 21.5 kHz ce qui donne la fréquence de coupure à –3 dB.
2π a1

Les éléments capacitifs sont pris par paire (6 combinaisons) pour l’évaluation du coefficient a2 .
0 0 0
a1 a2 = Rbe C Rbc
1 be1
be1
Cbc1 + Rbe1
be1
C be1 Rbe Cbe2 + Rbe1
be1
Cbe1 Rbc Cbc 2
f2 ≅ avec 1 2 2
2 π a2 0
+ Rbc bc1
C bc1 Rbe 0
Cbe2 + Rbc bc1
Cbc1 Rbc 0
Cbc 2 + R be be2
C be2 Rbc Cbc 2
1 2 1 2 2 2
be1
Rbc = Rbc
be1
= zs1 // ze2 ≅ 8683 Ω , Rbe
be1
= Rbe
0 ≅ 25.44 Ω , Rbc
be2
= zs1 // R ≅ 1497 Ω ,
1 2 2 2 2
0 1
Rbe1
// // zs1 + R
0 1 g m1
bc1
Rbc = Rbe // // zs1 // ze2 ≅ 21.32 Ω , Rbe
bc1
= rbe2 // ≅ 4.44 Ω
2 1
g m1 2
1 + g m2 R
d’où a2 ≅ 4.744 10 −14 s 2 , f2 ≅ 24.8 MHz
Calcul du zéro :
Le zéro du montage émetteur commun est produit de manière telle que le courant circulant dans
la capacité de couplage Cbc1 soit entièrement absorbé par la source liée (tension nulle sur la
charge)
g m1 g m1
Cbc1 p V1( p ) = g m1 V1( p ) ⇒ p = et f z = ≅ 540 Mhz
Cbc1 2π Cbc1
Malgré que ce calcul outrepasse le domaine de validité du modèle de comportement en fréquence

des transistors ( ft = 70 Mhz ), les fréquences issues des pôles sont valables et séparées de trois
décades. L’hypothèse du pôle dominant est donc vérifiée à une précision de 0.1 % pour ce type
de calcul analytique.
Le produit gain x fréquence de coupure haute reste constant Av o fh ≅ 5 MHz puisque le

deuxième pôle apparaît au dessous de l’axe des 0 dB, à la fréquence de 25 MHz. Le
comportement du système est donc du premier ordre et la marge de phase est nettement
supérieure à 45°, ce qui démontre une bonne stabilité de l’amplificateur.
La simulation sur Spice illustre ces résultats.

80
(42.258, 44.376) (21.527K, 44.376)

(1.0000K, 47.376)
40 (1.2589, 19.750)
(5.0119M, -38.642m)
0 produit gain x bande

(30.824M, -17.990)
constant
-40 marge de phase

≅ 82°
-80
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz
DB(V(S))
Frequency

0d
(40.596,-135.018)
(1.0000K,-180.285)
(21.559K,-225.007)
-200d (5.0119M,-277.848)
-400d
(34.133M,-315.031)
-600d
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz
P(V(S))
Frequency
6. Polarisation du montage en contre-réaction
Les condensateurs de liaison C1 et C2 isolent la résistance RP du continu. les paramètres des

modèles des transistors restent donc inchangés.
7. Résistance de transfert aux fréquences moyennes
RP
is
ig ie
27k ⎧v e = Z e i e
⎪
⎨ vs
R1 Zs
⎪Av = v
2.2k 62 ⎩ e
Ze
ve vs
3123 v
vg ⇒ R t = s = A v Z e ≅ − 1246 kΩ (121.9 dB)
R t ie
ie
(contre-réaction tension courant)
8. Caractérisation du montage aux fréquences moyennes
La contre-réaction fait apparaître une topologie parallèle en entrée et en sortie. De ce fait, les
nouveaux paramètres diminuent dans un rapport 1 + Y Rt (voir cours « La contre-réaction »).
⎧ ' Rt
ig
⎪Rt =
⎪ 1 + Y Rt
R1
2.2k
Z’s ⎪⎪ ' Ze
Z’e ⎨Ze =
ve vs
⎪ 1 + Y Rt
vg ⎪ ' Zs
R’ t ig ⎪Zs =
⎪⎩ 1 + Y Rt
ve − vs v ⎛ v ⎞ v v 1 is 1
is = = − s ⎜⎜1 − e ⎟⎟ ≅ − s car − e = ≅ 2.5 10 −3 << 1 ⇒ Y = ≅− et le
RP RP ⎝ v s ⎠ RP vs Av vs RP
quadripôle de retour est attaqué en tension ( Z s << RP ).

Pour RP = 150 kΩ , Rt' ≅ − 133.8 kΩ , Ze' ≅ 336 Ω , Zs' ≅ 6.6 Ω avec 1 + Y Rt ≅ 9.307
⎧⎪v s = Rt' i g Rt'
⇒ Av' = ≅ − 52.8 (34.45 dB)
⎨
( '
⎪⎩v g = R1 + Z e i g ) R1 + Z e'
Pour RP = 27 kΩ , Rt' ≅ − 26.43 kΩ , Z e' ≅ 66.2 Ω , Z s' ≅ 1.3 Ω avec 1 + Y Rt ≅ 47.15

Rt'
Av' = ≅ − 11.66 (21.3 dB)
R1 + Ze'
La résistance d’entrée du montage est augmentée de la valeur de la résistance série R1 = 2.2 kΩ .
9. Bande passante du montage
Le produit gain fréquence de coupure haute se conserve car le circuit se comporte comme un
système du premier ordre à cause du pôle dominant.
A v o fh = A v' fh' ≅ 5.03 MHz ⇒ fh' ≅ 95.4 kHz , fh' ≅ 432 kHz respectivement pour RP = 150 kΩ et
27 kΩ.
La valeur de la fréquence de coupure basse du système contre-réactionné peut être approchée

en considérant que son comportement asymptotique est proche du premier ordre (zéro et
deuxième pôle très voisins). Le rapport gain fréquence de coupure basse est alors à peu près
conservé.
Av o
≅ 5.44 Hz −1 ⇒ fb' ≅ 9.7 Hz , fb' ≅ 2.2 Hz respectivement pour RP = 150 kΩ et 27 kΩ.
fb
Tableau récapitulatif :
RP (kΩ ) Rt' (kΩ ) Z e' (Ω) Z s' ( Ω ) Av' fh' (kHz ) fb' (Hz )
∞ - 1246 5323 62 - 234 21.5 43
150 - 133.8 2536 6.6 - 52.8 95.4 9.7
27 - 26.43 2266.2 1.3 - 11.7 432 2.2
Simulation
80
(42.242, 44.375) (21.534K, 44.376)

(1.0000K,47.376)
(10.098, 31.434)
(1.0000K,34.433) (95.499K, 31.434)
40
(1.0000K,21.313) (436.237K, 18.312)
0 (2.2179, 18.315)
(5.0119M, -38.643m)
-40
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz
DB(V(S))
Frequency

Miroir de courant élémentaire pour polarisation d’étage
On considère l’étage de polarisation de la figure ci-dessous dans lequel les transistors sont supposés
technologiquement identiques ( β = 200, V A = 100 V ) et les tensions d’alimentation VCC = 15 V .
+VCC
Ipol
R IC2
Q1 Q2
-VCC
1. Sans négliger le moindre terme sur les courants, écrivez l’expression de IC 2 en fonction de I pol .
(
2. Donnez la précision du miroir par l’évaluation de l’erreur définie comme étant ε = I pol − IC2 ) IC2 .
3. Evaluez la résistance R pour obtenir IC2 = 200 µA , VBE de l’ordre de 0.6 V.
Etude du régime dynamique (faibles signaux aux fréquences moyennes)
4. Evaluez les paramètres dynamiques rbe1 , rbe2 , rce1 , rce2 des modèles des transistors.
5. Prouvez que la source est représentée par une simple résistance z0 et évaluez celle-ci.
Sylvain Géronimi Page 87 Eléments de circuits intégrés

Corrigé
1. Expression de IC2 (I pol )
Equations technologiques :
VBEi VBEi
⎛ VCEi ⎞
ICi = β I Bi = β I BS e UT ⎜1 + ⎟ ≅ β I BS e UT en négligeant l’effet Early (VCEi << VA )
⎜ VA ⎟
⎝ ⎠
⎧ VBE1
⎪I ≅ β I e UT
⎪ C1 BS
Q1 ≡ Q2 → I BS1 = I BS2 = I BS , β1 = β 2 = β ⇒ ⎨ VBE2
⎪
⎪IC2 ≅ β I BS e UT
⎩
Equations du circuit :
⎧⎪VBE1 = VBE2 β
⎨ ⇒ I B1 = I B2 et IC1 = IC2 ⇒ IC2 = I pol
⎪⎩I pol = I B1 + I B2 + IC2 β +2
2. Précision du miroir
I pol 2
ε= −1= = 1%
IC 2 β
3. Evaluation de la résistance R
2VCC − VBE1 β + 2
R= ≅ 148 kΩ (équation non linéaire car VBE1 est fonction de I BS )
IC 2 β
La valeur de VBE1 sera approchée par une tension de 0.6 V.
4. Evaluation des paramètres dynamiques des transistors
UT V
rbe = rbe1 = rbe2 ≅ β et rce = rce1 = rce2 ≅ A (VCE i << VA ) , soit rbe ≅ 25 kΩ , rce ≅ 500 kΩ
IC 2 IC 2
o o
5. Caractérisation de la charge dynamique
i0
rce rbe v rbe rce

R
gm v gm v v0
L’absence de source d’excitation dynamique à l’entrée du montage fait qu’aucun courant n’existe
dans la partie gauche du circuit, en particulier v = 0 entraîne g m v = 0 , d’où z0 = v 0 i 0 = rce .
Cette charge dynamique est de valeur relativement importante ( z0 ≅ 500 kΩ ).

Miroir de courant élémentaire pour transfert dynamique
On considère le transfert du courant i E (t ) = I E + i e (t ) vers la sortie, effectué par le montage de la

figure ci-dessous. Les transistors sont supposés technologiquement identiques ( β = 200, VA = 100 V ).
iE (t) iS (t)
vE (t)
Q1 Q2 vS (t)
1. Ecrivez l’expression de IS en fonction de I E .
2. Evaluez les paramètres dynamiques rbe1 , rbe2 , rce1 , rce2 des modèles des transistors pour
IS = 200 µA .
3. Précisez les conditions d’attaque et de charge de ce quadripôle. Donnez les conditions idéales.
4. Caractérisez la source de courant dynamique telle que
⎛i ⎞ ⎛v ⎞ ⎛v ⎞
Ai = ⎜⎜ s ⎟⎟ , Z e = ⎜⎜ e ⎟⎟ , Z s = ⎜⎜ s ⎟⎟ et dessinez le quadripôle équivalent.
⎝ e ⎠v s =0
i ⎝ e ⎠v s =0
i ⎝ i s ⎠ i e =0

Corrigé
1. Expression de IS (I E )
β
IS = I E ≅ I E (voir le même problème en étage de polarisation)
β +2
2. Evaluation des paramètres dynamiques des transistors
UT V
rbe = rbe1 = rbe2 ≅ β et rce = rce1 = rce2 ≅ A , soit rbe ≅ 25 kΩ , rce ≅ 500 kΩ
IC 2 IC 2
o o
3. Conditions d’attaque et de charge
On a affaire à un amplificateur de courant de gain unité. L’attaque en courant à l’entrée nécessite

une résistance de générateur très importante devant la résistance d’entrée du quadripôle et
l’attaque en courant à la sortie impose une résistance de sortie du quadripôle très importante
devant la résistance de charge. Les conditions idéales sont de considérer la sortie en court-circuit
et l’entrée attaquée par un générateur de courant de résistance infinie.
4. Caractérisation de la source de courant
is
rce
ie rbe v rbe rce
ve vs
gm v gm v
⎛i ⎞ β ⎛v ⎞ r ⎛v ⎞
A i = ⎜⎜ s ⎟⎟ = ≅ 1 , Z e = ⎜⎜ e ⎟⎟ = be ≅ 124 Ω , Z s = ⎜⎜ s ⎟⎟ = rce ≅ 500 kΩ
⎝ i e ⎠v s =0 β + 2 ⎝ i e ⎠ v s =0 β + 2 ⎝ i s ⎠ i e =0
Le calcul de la résistance de sortie s’effectue en éteignant la source de courant indépendante

(application du théorème de Thévenin / Norton).
Schéma du quadripôle équivalent
ie is
Ai ie
ve Ze Zs vs
On peut vérifier que si le courant dynamique d’entrée i e est nul, la source liée est telle que
Ai i e = 0 (pas de transfert de courant) et le dipôle de sortie se réduit à la présence de Z s
uniquement. On retrouve le cas d’une source pour polarisation d’étage présentant sa charge
dynamique Z s (dipôle).

Source de courant simple à JFET pour polarisation d’étage
Considérons le sous-circuit représenté ci-dessous. Le transistor possède les caractéristiques

constructeur I DSS = 2 mA, VP = − 2 V . L’alimentation a le pôle +VCC relié à la masse.
I0
J3 D
RS
500
-VCC
1. Evaluez le courant I 0 .
2. Evaluez le paramètre dynamique g m3 du modèle du transistor.

3. Ecrivez l’expression de la résistance dynamique z0 vue entre le drain et la masse. Evaluez cette
dernière, le paramètre rds3 étant estimé à 100 kΩ.
Corrigé
1. Evaluation de I 0
⎧VGS = −RS I 0 2 2
⎪⎪ 2 I ⎛ R I ⎞ ⎛R ⎞ ⎛ 2 RS 1 ⎞
⎨ ⎞ ⇒ 0 = ⎜1 + S 0 ⎟ ⇒ ⎜ S ⎟ I 02 + ⎜
⎛ VGS − ⎟ I0 + 1 = 0
⎜ ⎟ ⎜ ⎟ ⎜ Vp ⎟
⎪I 0 = I DSS ⎜⎜1 −
⎟
⎟
I DSS ⎝ Vp ⎠ ⎝ V p ⎠ ⎝ I DSS ⎠
⎩⎪ ⎝ ⎠ Vp
En retenant la racine du polynôme de plus faible valeur, I 0 ≅ 1.072 mA .
2
2. Evaluation de la pente du transistor g m = − I D I DSS ≅ 1.46 mA / V
VP
3. Evaluation de la résistance dynamique z0

i0
( )
⎧⎪v 0 = rds i 0 − g m v gs + RS i 0
rds ⎨
⎪⎩v gs = −RS i 0
gm vgs v0
= (1 + g m RS )rds + RS ≅ (1 + g m RS )rds ≅ 173 kΩ

v0
⇒ z0 =
vgs
RS
i0

Source de courant à gain pour polarisation d’étage
Considérons l’étage de polarisation de la figure ci-dessous dans lequel les transistors sont supposés
technologiquement identiques ( β = 200, V A = 100 V ) et les tensions d’alimentation VCC = 15 V .
+VCC
Ipol
R
138k Q3
IC2
Q1 Q2
1. Sans négliger le moindre terme sur les courants, écrivez l’expression de IC 2 en fonction de I pol .
2. Donnez la précision du miroir par l’évaluation de l’erreur définie comme étant ε = I pol − IC2 ( ) IC2 .
3. Evaluez les courants de collecteur des transistors.
4. Prouvez que la source est représentée par une simple résistance z0 et évaluez celle-ci.

Corrigé
1. Expression de IC2 (I pol )
VBEi VBEi
⎛ VCEi ⎞
ICi = β I Bi = β I BS e UT ⎜1 + ⎟ ≅ β I BS e UT en négligeant l’effet Early (VCEi << VA )
⎜ VA ⎟
⎝ ⎠
⎧ VBE1
⎪I ≅ β I e UT
⎪ C1 BS
⎪
⎩
⎧VBE1 = VBE2 ⎧IC1 ≅ IC2 ⎧
⎪ ⎛ 2 ⎞
⎪ ⎪I pol = IC2 ⎜⎜1 + ⎟⎟
⎪ pol
I = I + I ⎪ I B1 + I B2 ⎪ β ( β + 1)
C1 B3
d’où ⎨I pol = + IC2 ⇒ ⎨ ⎝ ⎠
⎨
⎪I E3 = I B1 + I B2 ⎪ β +1 ⎪ VCC − 2VBE
⎪V = R I + V ⎪VCC = R I pol + VBE + VBE ⎪⎩I pol ≅
⎩ CC pol BE 3 + VBE1 ⎩ 3 1 R
I pol 2
ε= −1= ≅ 5 10 −5
IC 2 β ( β + 1)
3. Evaluation des courants de collecteur
I pol ≅ 100 µA (valeur des VBE approchée par une tension de 0.6 V), IC2 ≅ 100 µA , IC3 ≅ 1 µA .
4. Caractérisation de la charge dynamique
i3 rbe3
ic2
β i3
rce1 v rbe/2 rce3 rce2
R
gm v gm v
rbe
avec rbe1 = rbe2 = rbe , rce1 = rce2 = rce et << rce3
2
L’absence de source d’excitation dynamique à l’entrée du montage fait qu’aucun courant n’existe
dans la partie gauche du circuit, en particulier v = 0 entraîne g m v = 0 , d’où z0 = v 0 i 0 = rce2 .
VA
Cette charge dynamique est de valeur relativement importante ( z0 ≅ = 1 MΩ ).
IC 2
o

Source de Wilson pour transfert dynamique
On considère le transfert du courant i E (t ) = I E + i e (t ) vers la sortie, effectué par le montage de la

figure ci-dessous. Les transistors sont supposés technologiquement identiques ( β = 200, VA = 100 V ).
iE (t) Q3 iS (t)
Q1 Q2
-VCC
1. Sans négliger le moindre terme sur les courants, écrivez l’expression du courant d’entrée I E en
fonction de IS .
2. Donnez la précision du miroir par l’évaluation de l’erreur définie comme étant ε = I − IC 3 / IC 3 . ( )
3. Evaluez les paramètres des modèles des transistors pour IS = 100 µA .

4. Dessinez le schéma équivalent.
5. Caractérisez la source sous la forme d’un amplificateur de courant de paramètres Z e , Z s , Ai .
Corrigé
1. Expression de IS (I E )
⎧ VBE1
⎪I = β I e UT
⎪ C1 BS
Q1 ≡ Q2 (I BS1 = I BS2 = I BS , β1 = β 2 = β ) ⇒ ⎨ VBE2
( VCEi << VA )
⎪
⎪IC2 = β I BS e UT
⎩
⎧VBE = VBE ⎧ ⎛ 2⎞
⎪⎪ 1 ⎪I E3 = IC2 ⎜⎜1 + ⎟⎟
2
⎪ ⎝ β ⎠
⎨ E3
I = I B1 + I B2 + IC2 ⇒⎨ car IC1 = IC2
⎪ ⎪ I E3
⎩⎪I E = I B3 + IC1 ⎪I E = β + 1 + IC2
⎩
β β +2 β ( β + 2)
d'où IS = IE = IC = IE
β + 1 3 β + 1 2 β 2 + 2β + 2

IE 2
ε= −1= ≅ 50 10 − 6
IS β (β + 1)
Etude dynamique (faibles signaux aux fréquences moyennes)
3. Evaluation des paramètres du modèle des transistors
UT V
rbe = β , rce ≅ A avec IC1 = IC2 ≅ IC3 = 100 µA rbe ≅ 50 kΩ , rce ≅ 1 MΩ
IC o IC o o o o
4. Schéma équivalent aux fréquences moyennes
is - βi3 rce
rbe
i3 is
βi3
ie - i3 - (is + i3) β/(β+2)
ie
ve vs
rce rbe/(β+2) Rch
(is + i3) β/(β+2)
5. Caractéristiques dynamiques de la source
⎛i ⎞
Calcul du transfert en courant Ai = ⎜⎜ s ⎟⎟
⎝ i e ⎠v s = 0
Ce calcul correspond à l’application du théorème de Norton (courant de court-circuit en sortie du
dipôle évalué avec une source de courant indépendante parfaite en entrée).
⎧ ⎛ β
⎪rce ⎜⎜ i e − i 3 − (i s + i 3 )⎞⎟⎟ = rbe i 3 + rbe (i s + i 3 )
⎪ ⎝ β + 2 ⎠ β +2
⎨
⎪ rbe (i + i ) + r i − β r i = 0
⎪β + 2 s 3 ce s ce 3
⎩
rbe
L’écriture de ces équations de mailles se simplifie en constatant que << rce (à 0.025% près)
β +2
et rbe << 2rce (à 2.5% près). L’approximation donne
⎧ ⎛ β ⎞ β
⎪i e ≅ ⎜⎜1 + ⎟⎟ i 3 + is is β ( β + 2)
⎨ ⎝ β +2⎠ β +2 ⇒ Ai = ≅ ≅ 1 (à comparer avec le transfert continu)
⎪i ≅ β i ie β 2 + 2β + 2
⎩s 3
⎛v ⎞
Calcul de la résistance de sortie Z s = ⎜⎜ s ⎟
⎟
⎝ is ⎠ i e =0
Ce calcul correspond à la détermination de la résistance de Norton (ou Thévenin) du dipôle
précédent, la source d’excitation de courant i e étant éteinte (circuit ouvert en place de la source).

⎧
⎪v s = rce (i s − β i 3 ) + β + 2 (i 3 + i s )
rbe
⎪
⎨
⎪ rbe (i + i ) + r i + r ⎛⎜ i + β i + β i ⎞⎟ = 0
ce ⎜ 3
⎪β + 2 3 s β + 2 ⎟⎠
be 3 3
β +2
s
⎩ ⎝
Par les mêmes approximations précédentes, on obtient

⎧v s ≅ rce i s − β rce i 3
⎪ v ⎛ β2 ⎞ β
⎨⎛ β ⎞ β ⇒ Z s = s ≅ ⎜⎜1 + ⎟⎟ rce ≅ rce = 100 MΩ
⎜ ⎟
⎪⎜1 + β + 2 ⎟ i 3 ≅ − β + 2 i s is ⎝ 2( β + 1) ⎠ 2
⎩⎝ ⎠
⎛v ⎞
Calcul de la résistance d’entrée Z e = ⎜⎜ e ⎟
⎟
⎝ ie ⎠v s =0
Ce calcul correspond à une configuration de charge très faible (court-circuit en sortie) par rapport
à la résistance de sortie Z s du quadripôle. Il faut remarquer que la résistance rce en entrée est
en parallèle avec le dipôle qui suit, ce qui conduit au calcul de la résistance de ce dernier dans le
but d’alléger l’analytique.
⎧ β
⎪i = i 3 + (i 3 + i s )
⎪ β +2
⎪⎪ r be
⎨v = r be i 3 + (i 3 + i s )
⎪ β +2
⎪ r
⎪ be (i 3 + i s ) + r ce (i s − β i 3 ) = 0
⎪⎩ β + 2
Par les mêmes approximations précédentes, on obtient

v 2β + 3 2r v 2r
= rbe 2 ≅ be avec i s ≅ β i 3 ⇒ Z e ≅ // rce ≅ be = 500 Ω
i β + 2β + 2 β + 2 i β
Une autre méthode d’analyse plus directe peut être employée, à savoir l’application de la théorie
de la contre-réaction courant-courant (voir cours « La contre-réaction »). C’est une contre-réaction
quasi totale puisque le miroir élémentaire, représentant le quadripôle de retour, ramène le courant
de sortie à l’entrée et en opposition de phase. La précision de cette méthode dépendra des
hypothèses de simplification.
La source de Wilson est un miroir de précision très importante. Les impédances d’entrée et de
sortie respectivement basse (configuration parallèle en entrée) et très haute (configuration série
en sortie) en fait une source adaptée à la conception des amplificateurs opérationnels à
transconductance.

Source de Widlar en répétiteur de courant pour polarisation d’étages
On considère l’étage de polarisation de la figure ci-dessous dans lequel les transistors sont supposés
identiques ( β = 200, VA = 100 V ) et les tensions d’alimentation VCC = 10 V . Les courants de base
seront négligés.
+VCC
R1
38.8k
Ipol IC2 IC3
Q2 Q3
Q1
R2 R3
200 3k
-VCC
1. Evaluez les courants IC2 et IC3 .
2. Evaluez les paramètres dynamiques des modèles des transistors.

3. Calculez les charges z2 et z3 vues respectivement entre collecteurs de Q2 et Q3 et la masse.
Corrigé
1. Evaluation des courants IC2 et IC3

⎧ VBE1
⎪IC ≅ β I BS e UT ⎧VBE1 ≅ VBE2 + R2 IC2
⎪ 1 ⎪
⎪ VBE2
⎪VBE1 ≅ VBE3 + R3 IC3
⎪
Q1 ≡ Q2 ≡ Q3 ⇒ ⎨IC2 ≅ β I BS e UT (technologie) ⎨ (circuit)
⎪ VBE3
⎪I pol = IC1 + I B1 + I B2 + I B3 ≅ IC1
⎪ ⎪2V = R I + V
⎪ C3
I ≅ β I BS e UT
⎩ CC 1 pol BE1
⎪⎩
⎧ VBE2 R2 IC2
⎪IC ≅ β I BS e UT e UT
⎪ 1 ⎧ R 2 IC 2 IC
⎪ ≅ Ln 1
⎪ VBE3 R3 IC3
⎪ ⎪ UT IC 2
d’où ⎨IC1 ≅ β I BS e UT e UT avec deux équations transcendantes à résoudre ⎨
⎪ ⎪ R3 IC3 ≅ Ln IC1
⎪I = 2VCC − VBE1 ≅ I ⎪ U IC 3
⎪ pol R1
C1 ⎩ T
⎩⎪
IC1 ≅ 500 µA , IC2 ≅ 150 µA , IC3 ≅ 25 µA

o o o

2. Evaluation des paramètres des modèles
UT V
rbe ≅ β , rce ≅ A
IC o IC o
rbe1 ≅ 10 kΩ, rce1 ≅ 200 kΩ , rbe2 ≅ 33.3 kΩ, rce2 ≅ 667 kΩ , rbe3 ≅ 200 kΩ, rce3 ≅ 4 MΩ
3. Calcul des charges z2 et z3
Le montage présente entre le collecteur de Q1 et la masse, un transistor monté en diode en

parallèle avec la résistance de polarisation R1 , soit
rbe1
// rce1 // R1 ≅ 49.7 Ω << rbe2 et rbe3 .
β +1
Les bases de Q2 et Q3 peuvent être considérées à la masse au niveau dynamique, d’où

i0
⎛ ⎞
[ (
z2 = R2 // rbe2 + rce2 1 + g m2 R2 // rbe2 )] ≅ rce ⎜⎜1 + R β+Rr2
2
⎟
⎟
rce2 ⎝ 2 be2 ⎠
v0
gm2 v2 ⎛ β R3 ⎞
de même z3 ≅ rce3 ⎜1 + ⎟
⎜ R3 + rbe ⎟
⎝ 3 ⎠
v2
R2 // rbe2
z2 ≅ 1.46 MΩ , z3 ≅ 15.8 MΩ
Les résultats du miroir de courant élémentaire sont retrouvés en rendant nulles les valeurs des
résistances d’émetteur. Ici, la dissymétrie produit d’une part, un courant continu plus faible que le
courant de référence I pol (effet lentille) ce qui permet d’ajuster les polarisations au sein d’un
circuit intégré et d’autre part, une charge dynamique qui peut être très élevée selon la valeur de la
résistance d’émetteur.
Si l’obtention d’une charge dynamique importante est uniquement désirée, il y a intérêt à rendre
symétrique le montage (effet miroir) pour une meilleure stabilité des courants en fonction de la
température (voir problème « stabilisation par résistance d’émetteur »).

Multiplicateur de VBE
Le montage de la figure qui suit présente une source de courant alimentant un multiplicateur de VBE.
Tous les transistors sont supposés technologiquement identiques ( β = 250, VA = 100 V ) et la tension
d’alimentation VCC = 15 V .
+VCC
Q1 Q2
R1
28.8k R2
4.5k
Q3
R3
7.5k
1. Evaluez le courant de collecteur de Q2 en prenant VEB1 et VEB2 de d’ordre de 0.6 V.

2. Dans l’hypothèse où l’on suppose que le courant de base de Q3 est négligé, calculez la tension
VCE3 en prenant VBE3 de l’ordre de 0.6 V.
3. Evaluez tous les courants parcourant le montage afin de valider l’hypothèse précédente.
4. Evaluez les paramètres rbe3 , rce3 , rce 2 des modèles des transistors.
5. Calculez l’impédance z 3 vue entre collecteur et émetteur de Q3 .
6. Concluez sur la représentation d’une source de tension au sein d’études statique et dynamique
aux faibles signaux.

Corrigé
1. Courant de collecteur de Q2
VCC − VEB1 β + 2
Q1 ≡ Q2 → I BS1 = I BS2 = I BS et β1 = β 2 = β ⇒ IC2 = IC1 ≅ ≅ 500 µA
R1 β
2. Expression de la tension VCE 3

⎛ R ⎞
En supposant que I B3 << I , courant circulant dans R3 ⇒ VCE3 ≅ VBE3 ⎜⎜1 + 2 ⎟⎟ = 0.96 V
⎝ R3 ⎠
3. Validation de l’hypothèse
VBE3 IC − I
I= = 80 µA et I B3 ≅ 2 ≅ 1.67 µA soit une précision des calculs à environ 2%.
R3 β +1
4. Paramètres dynamiques des modèles des transistors

U V
rbe3 ≅ T ≅ 15 kΩ, rce3 ≅ A ≅ 239 kΩ
I B3 IC 3
o o
5. Impédance vue entre collecteur et émetteur de Q3

R2 i1 i0
R3 rbe rce3 v0
v
gm v
⎧i 0 = i1 + g m v
⎪ i 0 1 + g m3 R
⎨v 0 = (R2 + R )i1 avec R = R3 // rbe3 ⇒ = (calcul sans la présence de rce3 )
⎪v = R i v 0 R2 + R
⎩ 1
R2 + R
z3 = rce3 // ≅ 113 Ω
1 + g m3 R
6. Le multiplicateur de VBE est un générateur de tension continue dont l’impédance dynamique est
très faible vis-à-vis de la charge en série proposée par le miroir ( rce2 ≅ 200 kΩ ). La translation de
tension produite pourra servir de polarisation d’un étage push-pull série complémentaire. Il faut
noter que ce montage utilise une diode en direct et présente une meilleure stabilité en
température que n diodes mises en série, sans compter la précision de la tension continue
obtenue par le choix des deux résistances.

Réalisation d’une opération arithmétique complexe
On considère le circuit de la figure ci-dessous. Tous les transistors sont supposés technologiquement
identiques et β très grand (courants de base négligés).
I1 I3
Q4
Q1
Q3
I2
Q2 Q5
Etude en régime pseudo-continu
1. En considérant la maille formée par les transistors Q1 - Q2 - Q4 - Q5 , écrivez la relation de leurs

courants collecteurs.
2. En considérant la maille formée par les transistors Q2 - Q3 , écrivez la relation de leurs courants
collecteurs.
3. Ecrivez l’expression du courant I 3 en fonction des courants I1 et I 2 .
Corrigé
Les transistors étant supposés technologiquement identiques, l’équation générale utilisée est la
IC
suivante, en négligeant l’effet Early ( VA >> VCE X ) : VBE x ≅ UT Ln x pour x = 1 à 5 .
β I BS
1. Première relation de maille
VBE1 + VBE2 = VBE 4 + VBE5 ⇒ IC1 IC2 ≅ IC4 IC5
2. Deuxième relation de maille
VBE2 = VBE3 ⇒ IC2 ≅ IC3
3. Expression de I 3
⎧I1 ≅ IC + IC
⎪ 1 3
≅
⎪ 2 C2 C1
I I − I ⎧I1 ≅ IC + IC ⎧I1 + I 2 ≅ 2 IC
⎪ ⎪⎪ 1 2
⎪⎪ 2
I12 − I 22
⎨I 3 = IC4 ≅ IC5 ⇒ ⎨I 2 ≅ IC2 − IC1 ⇒ ⎨I1 − I 2 ≅ 2 IC1 ⇒ I 3 =
⎪ ⎪ ⎪ 2
⎪IC2 ≅ IC3 ⎪⎩IC1 IC2 ≅ I 32 ⎪⎩IC1 IC2 ≅ I 32
⎪I I ≅ I I
⎩ C1 C2 C 4 C5

Réalisation d’une opération arithmétique complexe
On considère le circuit de la figure ci-dessous. Tous les transistors sont supposés technologiquement
identiques et β très grand (courants de base négligés).
I1 I3 I2
Q5 Q6
Q1 Q4
Q2 Q7 Q3

3. Ecrivez l’expression du courant I 3 en fonction des courants I1 et I 2 et concluez.
Corrigé
Les transistors étant supposés technologiquement identiques, l’équation générale utilisée est la
IC
suivante, en négligeant l’effet Early ( VA >> VCE X ) : VBE x ≅ UT Ln x pour x = 1 à 7 .
β I BS
1. Première relation de maille VBE1 + VBE2 = VBE5 + VBE7 ⇒ IC1 IC2 ≅ IC5 IC7
2. Deuxième relation de maille VBE 4 + VBE3 = VBE6 + VBE7 ⇒ IC4 IC3 ≅ IC6 IC7
3. Expression de I 3
⎧I 3 = IC + IC ≅ IC
⎪ 5 6 7
⎪I1 ≅ IC1 et I 2 ≅ IC4 ⎧I 3 = IC + IC

⎪ ⎪⎪ 5 6
⎨IC1 = IC2 et IC3 = IC4 ⇒ ⎨I12 ≅ IC5 I 3 ⇒ I 3 = I12 + I 22

⎪ ⎪2
⎪IC1 IC2 ≅ IC5 IC7 ⎪⎩I 2 ≅ IC6 I 3
⎪I I ≅ I I
⎩ C 4 C3 C6 C7
Le circuit effectue le calcul du module d’un nombre complexe à partir de ses parties réelles et
imaginaires.

Conception d’un buffer
L’étude porte sur les performances d’un buffer (circuit intégré) dont le circuit le plus simple est l’étage
collecteur commun (suiveur). Ce dernier présente des inconvénients qu’il est possible d’éviter en
modifiant la topologie de base. Cette évolution vers l’amélioration des performances en régimes
statique et dynamique s’effectuera en trois étapes.
Les transistors seront supposés technologiquement identiques ou parfaitement complémentaires et de

gain en courant β = 200 , de tension d’Early VA = 100V . L’alimentation symétrique du montage est
telle que VCC = ± 5 V .
Lors des calculs, les courants de base seront négligés ( β grand ) et VA >> VCEo .
L’étage buffer
1. Rappelez les spécificités de ce circuit en régimes continu et dynamique.
Etude de l’étage suiveur classique
+VCC
2 mA
Q1
vE
vS Rch
200
R1
-VCC
2. Le courant collecteur de Q1 étant égal à 2 mA, précisez le potentiel de sortie VS et évaluez la

résistance R1 .
3. Discutez des inconvénients inhérents à ce montage.
4. Evaluez les paramètres rbe et rce du modèle du transistor, puis dessinez le schéma.
5. Ecrivez les expressions du transfert en tension Av = v s v e , des résistances d’entrée Z e et de
sortie Z s vue de la charge. Evaluez ces paramètres.

Etude de l’étage suiveur à transistors complémentaires
+VCC
2 mA
R2
Q1
vE Rch
Q2 vS
200
R1
-VCC
6. Le courant collecteur de Q1 étant égal à 2 mA, précisez le potentiel de sortie VS et évaluez le

courant collecteur de Q2 dans le cas où les résistances R1 et R2 ont la même valeur.
7. Quelles améliorations apparaissent par rapport au montage précédent ?
8. Evaluez les paramètres rbe et rce du modèle des transistors et dessinez le schéma.
Etude de l’étage suiveur à transistors complémentaires et sources de courant
+VCC
2 mA
Q5 Q6
Q1
vE Rch
Q2 vS
200
Q3 Q4
-VCC

10. Le courant collecteur de Q1 étant égal à 2 mA, précisez le potentiel de sortie VS et évaluez la
résistance R.
11. Quelle amélioration apporte la présence des sources de courant ?
12. Evaluez les paramètres rbe et rce du modèle des transistors et dessinez le schéma.
14. Dans le contexte dynamique, comparez les valeurs des paramètres calculés lors de ces trois
études et précisez l’amélioration obtenue.
Formulaire :
VBE
IC
Modèle en régime continu pour des transistors appairés IC ≅ β I BS e UT
ou VBE ≅ UT Ln
β I BS
(courants de saturation I BS des jonctions base-émetteur et gains en courant β supposés identiques,
effet Early négligé VCE << VA ).
UT V
Paramètres du modèle du transistor en régime dynamique aux faibles signaux rbe ≅ β , rce ≅ A .
IC o IC o

Corrigé
1. Définition d’un buffer
Un buffer (étage tampon) recopie la tension d’entrée en sortie et présente une très faible
résistance de sortie et une résistance d’entrée importante. Son rôle est d’isoler deux étages mis
en cascade pour une adaptation en tension quasi idéale.
Etude de l’étage suiveur classique
2. Evaluation de VS et R1
+5V
2 mA VS = − VBEo ≅ − 0.6 V
Q1
0V
VCE1 = VCC − VS ≅ 5.6 V
o
5.6 V
0.6 V 3 mA VS + VCC VS
- 0.6 V I E1 = + ≅ IC1
5 mA
o R1 Rch o
200
880
⇒ R1 ≅ 880 Ω
-5V
3. Discussion
Inconvénients du montage :
- présence d’une tension d’offset en sortie due à la jonction BE de Q1 (translation de - 0.6 V),
- jonction BE fonction de la température,
- courant de polarisation dépendant de la charge.
4. Evaluation des paramètres du modèle du transistor et schéma

i1
rbe1
UT V
rbe1 ≅ β ≅ 2.5 kΩ , rce1 ≅ A = 50 kΩ β i1
IC1 IC1 ve vs
o o R1 //Rch
R1 // Rch ≅ 163 Ω et rce1 >> R1 // Rch .
Av =
vs
=
(β + 1)(R1 // Rch ) , Z = r + (β + 1)(R // R ) , Z = R // rbe1 .
v e rbe1 + (β + 1)(R1 // Rch )
1 1
β +1
e be1 ch s
d’où Av ≅ 0.929 , Z e ≅ 35.3 kΩ , Z s ≅ 12.3 Ω .

Etude de l’étage suiveur à transistors complémentaires
6. Evaluation de VS et IC2
o
+5V
VS = VEB2 − VBE1 ≅ 0 V
2 mA o o
2500
Q1 VCE1 = VCC − VS ≅ 5 V
o
≅ 0.6 V ≅5V
VS + VCC VS V
0V ≅0V I E1 = + ≅ CC ≅ IC1
≅ 5.6 V
o R1 Rch R1 o
≅0A
Q2
200
⇒ R1 (= R2 ) ≅
2500 VCC
= 2.5 kΩ
1.76 mA IC1
o
-5V
7. Discussion
L’introduction d’un second émetteur suiveur, de type complémentaire au premier, permet de

compenser le décalage de tension d’offset en sortie. Cependant, les courants de collecteur des
transistors n’étant pas les mêmes, les tensions aux bornes des jonctions BE ne sont pas tout à fait
identiques d’après l’expression mathématique du modèle pour ces transistors appairés
I
VBE ≅ UT Ln C avec VCE << VA . Le potentiel de sortie VS est « à peu près » nul.
β I BS
8. Evaluation des paramètres du modèle des transistors et schéma

i2 i1
rbe1 ≅ 2500 Ω
rbe2 rbe1
rce1 ≅ 50 kΩ >> R1 // Rch β i2 β i1
ve vs
rbe2 ≅ 2841 Ω R2 R1 //Rch
rce2 ≅ 57 kΩ >> R 2
Les deux étages étant en cascade, nous caractérisons le premier étage à vide (base de Q1
déconnectée) sous la forme d’un dipôle équivalent de Thévenin ( v s1 , zs1 ) tel que
A1 =
v s1
=
(β + 1)R2 , zs1 = R2 //
rbe2
.
ve rbe + (β + 1)R2
1
β +1
Ce dipôle attaque le second étage caractérisé sous la forme d’un nouveau dipôle équivalent de
Thévenin ( v s2 , zs2 ) tel que
A2 =
v s2
=
(β + 1)(R1 // Rch ) , zs2 = R1 //
zs1 + rbe1
.
v s1 zs1 + rbe + (β + 1)(R1 // Rch )
1
β +1

La résistance d’entrée du second étage charge le premier étage, ce qui donne

( )
ze1 = rbe2 + (β + 1) R2 // ze2 avec ze2 = rbe1 + (β + 1)(R1 // Rch ) .
d’où Av = A1 A2 ≅ 0.931 , Z e ≡ ze1 ≅ 476 kΩ , Z s ≡ zs2 ≅ 12.4 Ω .
Remarquons une augmentation de la résistance d’entrée.
Etude de l’étage suiveur à transistors complémentaires et sources de courant
10. Evaluation de R
+5V
⎧ VBE3
⎪I ≅ β I e UT
2 mA ⎪C BS
Q3 ≡ Q4 → ⎨ 3 et VEB3 = VEB4
VBE4
Q5 Q6 ⎪
Q1 ⎩
0.6 V
⇒ IC 3 ≅ IC 4
R ⎧ VEB5
0V 0A ⎪I ≅ β I e UT
0V ⎪ C5 BS
Q5 ≡ Q6 → ⎨ et VEB5 = VEB6
Q2 VEB6
≅ 2 mA 200 ⎪
≅ 2 mA ⎪IC6 ≅ β I BS e UT
⎩
≅ 2 mA
Q3 Q4 ⇒ IC 5 ≅ IC 6
En négligeant les courants de base, IC1 ≅ IC2 ≅ 2 mA
-5V
⎧ IC1
⎪VBE1 ≅ UT Ln
⎪ β I BS
Q1 ≡ Q2 → ⎨ ⇒ VBE1 ≅ VEB2 et VS = VEB2 − VBE1 ≅ 0 .
⎪V IC 2
⎪ EB2 ≅ UT Ln β I
⎩ BS
2VCC − VEB5 − VBE3

R= ≅ 4.4 kΩ
IR
11. Discussion
L’introduction des sources de courant au sein du montage améliore la symétrie des courants
collecteur de Q1 et Q2 . Ce circuit intégré permet une tension d’offset négligeable en sortie et un
meilleur comportement en température.
12. Evaluation des paramètres du modèle des transistors et schéma
Tous les courant collecteur sont de l’ordre de 2 mA, donc

i2 i1
rbe ≡ rbei ≅ 2500 Ω
rbe2 rbe1
rce ≡ rcei ≅ 50 kΩ β i2 β i1
ve rce /2 vs
Rch //rce/2
De la même façon que précédemment, nous oboutissons aux résultats suivants.
v s1 (β + 1) rce r r
A1 = = 2 , zs1 = ce // be .
2 β +1
rbe + (β + 1)
ve rce
2
(β + 1)⎛⎜ rce // Rch ⎞⎟ zs + rbe
A2 =
v s2
= ⎝ 2 ⎠ r
, zs2 = ce // 1 .
⎛ rce ⎞ 2 β +1
zs1 + rbe + (β + 1)⎜
v s1
// Rch ⎟
⎝ 2 ⎠
⎛r ⎞ ⎛r ⎞
ze1 = rbe + (β + 1)⎜ ce // ze2 ⎟ avec ze2 = rbe + (β + 1)⎜ ce // Rch ⎟ .
⎝ 2 ⎠ ⎝ 2 ⎠
d’où Av = A1 A2 ≅ 0.941 , Z e ≡ ze1 ≅ 3.17 MΩ , Z s ≡ zs2 ≅ 12.5 Ω .
14. Discussion
Tableau récapitulatif
n° étage 1 2 3
Offset en sortie (V) - 0.6 voisin de 0 0
Comportement en
mauvais moyen bon
température
Gain en tension 0.929 0.931 0.941
Résistance d’entrée (kΩ) 35.3 476 3170
Résistance de sortie (Ω) 12.3 12.4 12.5
La résistance d’entrée subit une nette augmentation due à la présence de charges dynamiques
sur les émetteurs de Q1 et Q2 , le gain en tension et la résistance de sortie restant du même
ordre. Il ne faut pas oublier que les valeurs numériques trouvées sont liées au choix d’une charge
de 200 Ω et d’un courant de polarisation de 2 mA.

Etage différentiel à charges asymétriques
L’étude porte sur la caractérisation de l’étage différentiel de la figure ci-dessous. Les transistors sont
supposés technologiquement identiques ( β = 200 , VA = ∞ , rce = ∞ ).
R3 R4
3.6k 1.8k VCC
out ref
Q1 Q2 6V
vd R5
9.6k
R1 R2
1k 1k
VCC
Q3 Q4
6V
1. Evaluez les courants IC3 ainsi que les potentiels de nœuds Vout et Vref .
2. Expliquez l’intérêt de disposer du potentiel de référence Vref .
Etude du régime dynamique différentiel (faibles signaux aux fréquences moyennes)
3. Evaluez le paramètre rbe des transistors Q1 et Q2 .

4. Calculez les valeurs du transfert Ad = v out v d , de l’impédance d’entrée Zd et de l’impédance de
sortie Zs .

Corrigé
1. Evaluation des courants et potentiels de nœuds
6V
≅ 500 µA
1.8k 3.6k
≅ 500 µA
4.2 V 4.2 V
Q1 Q2
9.6k 1k 1k
- 1.1 V
1 mA Ipol
≅ 1 mA
- 5.4 V
Q4 Q3
-6V
L’étage différentiel Q1 - Q2 est polarisé par le courant issu du miroir élémentaire Q3 - Q4 tel que
2VCC − VBE 4
IC 3 ≅ = 1 mA .
o R 4 + R5
⎧⎪VBE1 + R1I E1 = VBE2 + R2 I E2 IC 3

⇒ I E1 =I E2 = ≅ 500 µA avec R1 = R 2 et VBE1 = VBE2 ≅ 0.6 V .
o
⎨
⎪⎩ IC3 =I E1 +I E2 o o 2
⎪⎧Vref ≅ VCC − R 4 IC3

⎨ ⇒ Vref ≅ Vout ≅ 4.2 V .
⎪⎩Vout ≅ VCC − R3 IC2
2. Intérêt de disposer du potentiel Vref
Les deux bornes de sortie sont équipotentielles et permettent une attaque différentielle en tension
d’un montage qui suit.
Etude du régime dynamique différentiel (faibles signaux aux fréquences moyennes)
Le fait de considérer la valeur du paramètre rce3 infinie, conduit à un régime purement différentiel. Le
régime de mode commun est tel que Ac = 0 , Z c = ∞ car v c = ∞ .
3. Evaluation du paramètre rbe
UT
rbe = rbe1 = rbe2 = β ≅ 10 kΩ
I Co

Posons R = R1 = R2 .
⎧v d = [rbe + (β + 1)R ](i1 − i 2 )

R3 vout
⎪
⎨(β + 1)i1 + (β + 1)i 2 = 0
⎪v
i1 i2 ⎩ out = − R3 β i1
+ +
vd /2 - vd /2
v out β R3
rbe rbe ⇒ Ad = = ≅ 1.71 ,
β i1 β i2 vd 2 [rbe + (β + 1)R ]
= 2 [rbe + (β + 1)R ] = 422 kΩ ,

vd
Zd =
i1
R1 R2
Z s = R3 = 3.6 kΩ

Etage différentiel à charges actives (partie 1)
L’étude porte sur la caractérisation de l’étage différentiel de la figure ci-dessous. Les transistors sont
supposés technologiquement identiques avec β = 200 , VA = 100 V .
Q5 Q6
VCC
15 V
Q1 Q2
v1 v2
R1
294k
iS VCC
15 V
Q3 Q4
Compréhension du schéma
1. Identifiez les parties du circuit et précisez leurs fonctions.
2. Dessinez le montage et évaluez les courants de collecteur, ainsi que le courant de sortie IS .
3. Afin d’alléger le calcul analytique, les paramètres rce des modèles aux faibles signaux des
transistors Q1 et Q2 seront négligés. Evaluez les autres paramètres rbe et rce des transistors et
caractérisez les quadripôles formés par les sources de courant. Dessinez le schéma résultant.
4. Dessinez le schéma équivalent du montage dans son régime différentiel.
5. Ecrivez les expressions de la résistance différentielle d’entrée Z d , de la résistance de sortie Z s et
du transfert i s / v d et dessinez le quadripôle issu de cette caractérisation en précisant les
conditions d’attaque et de charge pour obtenir un convertisseur tension-courant.
6. Déduisez la valeur du gain en tension Ad .
7. Dessinez le schéma équivalent du montage dans son régime de mode commun.
8. Evaluez le gain en tension Ac et déduisez la valeur du TRMC (en dB).
Etude du régime pseudo-continu
9. Ecrivez la relation du transfert IS (VD ) et tracez cette courbe.

10. Donnez l’expression de la pente au point VD = 0 . Comparez ce résultat à l’expression du transfert
trouvée en 5.
11. Evaluez la distorsion sur le courant de sortie i s (t ) pour une amplitude crête de v d (t ) égale à 25
mV.

Corrigé
1. Description
Le schéma se compose d’un étage de polarisation, d’un étage différentiel dont la charge de
collecteur est un miroir de courant.
- L’étage de polarisation est un miroir de courant élémentaire Q5 - Q6 polarisant l’étage
différentiel par le point commun des émetteurs de Q1 - Q2 . Le courant de cette source, issu de
l’alimentation totale de tension 2VCC , est réglé par la résistance R1 .
- L’étage différentiel Q1 - Q2 est à comportement émetteur commun, attaquant dynamiquement
en courant le miroir élémentaire Q3 - Q4 . Le transfert effectué par ce miroir double le courant
de sortie par comparaison avec une charge dynamique classique sur le collecteur de Q2 .
Cet étage est un amplificateur à conductance de transfert.
2. Schéma et évaluation des courants
VEB5 VEB6
Q5 Q6
VCC
I0
15 V
VEB1 VEB2
Q1 Q2
R1 IC2
IS VCC
IC4
Ipol 15 V
Q3 Q4
VBE3 VBE4
VBEi VBEi
⎛ ⎞
Equation du modèle d’un transistor Qi : ICi = β I Bi = β I BS e UT ⎜1 + VCEi ⎟ ≅ βI e UT
en
⎜⎜ VA ⎟⎟ BS
⎝ ⎠
négligeant l’effet Early ( VCEi << VA ) . Ici, tous les transistors ont mêmes β et I BS .
Etage de polarisation :
⎧ VEB5
⎪I ≅ β I e UT
⎪ C5 BS
Q5 ≡ Q6 ⇒ ⎨ et VEB5 = VEB6 ⇒ IC5 ≅ IC6 ≡ I0
VEB6
⎪
⎩

⎧⎪I pol = IC5 + I B5 + I B6 ≅ I 0

et ⎨ ⇒ IC6 ≅ 100 µA avec VEB5 pris à 0.6 V.
⎪⎩2VCC = R1 I pol + VEB5 o
Etage différentiel
⎧ VEB1
⎪I ≅ β I e UT
⎪C BS
Q1 ≡ Q2 ⇒ ⎨ 1 et VEB1 = VEB2 ⇒ IC1 ≅ IC2
VEB2
⎪
⎩
et I 0 = I E1 + I E 2 ⇒ IC1 ≅ IC2 ≅ 50 µA
o o
Circuit de transfert
⎧ VBE3
⎪I ≅ β I e UT
⎪C BS
Q3 ≡ Q4 ⇒ ⎨ 3 et VBE3 = VBE 4 ⇒ IC3 ≅ IC4
VBE4
⎪
⎩
⎧⎪IC = IC3 + I B3 + I B4 ≅ IC3
et ⎨ 1 ⇒ IC3 ≅ IC4 ≅ 50 µA , ISo ≅ 0 .
⎪⎩IC2 = IC4 + IS o o
3. Schéma du montage
Evaluation des paramètres des transistors aux faibles signaux
UT V
rbe ≅ β , rce ≅ A
IC 0 IC 0
⇒ rbe ≡ rbe1 ≅ rbe2 ≅ rbe3 ≅ rbe4 = 100 kΩ , rce ≡ rce3 ≅ rce4 = 2 MΩ , rce6 = 1 MΩ .
Caractérisation des sources de courants et schéma du montage
Une source de courant est modélisée sous la forme générale d’un quadripôle.
ie is
Ai ie
ve Ze Zs vs
⎛i ⎞ β ⎛v ⎞ r ⎛v ⎞
avec A i = ⎜⎜ s ⎟
⎟ = ≅ 1 , Z e = ⎜⎜ e ⎟
⎟ = be , Zs = ⎜⎜ s ⎟
⎟ = rce
⎝ ie ⎠v s =0 β + 2 ⎝ ie ⎠v s =0 β + 2 ⎝ is ⎠ i e =0
Dans le cas du miroir Q5 - Q6 , le circuit d’attaque est représenté par la résistance R1 branchée
entre l’entrée du quadripôle et la masse. De ce fait, le courant dynamique d’entrée i e est nul
(absence de source d’excitation), la source liée est telle que Ai i e = 0 (pas de transfert) et le dipôle
de sortie se réduit à la présence de Z s uniquement. Le courant de sortie i s parcourt une
résistance Z s = rce6 .

Dans le cas du miroir Q3 - Q4 , le courant d’entrée est le courant de collecteur de Q1 généré par la
tension v 1 et un transfert de courant a lieu ( Ai i e ≠ 0 ). La résistance de sortie Z s = rce4 est
parcourue par le courant i s − Ai i e . La résistance d’entrée vaut Ze ≅ 495 Ω .
Le schéma dynamique est alors le suivant.
rce6
v1 − v 2 v1 + v 2 v d
v1 = + = + vc
2 2 2
i1 Q1 Q2 i2
+ + v1 − v 2 v1 + v 2 v
ic1 - vd /2
v2 = − + = − d + vc
vd /2 ic2 2 2 2
v1 + + v2
vc vc
Ai ic1
Ze
vs
rce4
La méthode du demi-schéma sera mise en oeuvre ici malgré la dissymétrie de charge des
collecteurs de Q1 - Q2 car rce1 = rce2 = ∞ , ce qui entraîne i c1 = β i1 et i c2 = β i 2 (voir annexe
« Méthode de travail pour la caractérisation linéaire d’un étage différentiel »).
4. Schéma en régime différentiel
Ze rce4 vs
i1 Q1 Q2 i2
+ + Ai β i1
vd /2 ic1 - vd /2
ic2 i
i1 i2
Ai ic1 + +
Ze vd /2 - vd /2
vs rbe rbe
rce4
β i1 β i2
Calcul du courant de court-circuit et de la résistance de sortie (théorème de Norton)
⎧ vd
⎪− 2 = rbe i 2
⎪⎪ β (Ai + 1) β
⎨i = β (Ai i1 − i 2 )
vd
⇒ i1 = − i 2 = et i = vd ≅ v d (car Ai ≅ 1 ).
⎪v 2 rbe 2 rbe rbe
⎪ d = rbe i1
⎩⎪ 2
β
La conductance de transfert s’écrit Yt ≅ = g m et la résistance de sortie Z s = rce4 .
rbe

La source de tension différentielle en entrée voit une résistance Z d = 2 rbe .

B1 is
Yt vd
Zd Zs Rch
vd avec Z d = 200 kΩ , Yt ≅ 2 mA / V , Z s = 2 MΩ .
B2
Un amplificateur à conductance de transfert doit être attaqué en tension ( Z d >> rg ) et sa charge

en courant ( Z s >> Rch ), d’où i s ≅ Yt v d (condition de court-circuit en sortie).
6. Evaluation du gain en tension (à vide)
β rce4 vs β rce4
v s = Z s Yt v d ≅ v d , d’où Ad = ≅ (condition de circuit ouvert en sortie).
rbe vd rbe
Ce gain est surestimé par la non prise en compte de rce1 et rce2 .
B1 C2
Zs
Zd avec Z d = 200 kΩ , Ad ≅ 4000 , Z s = 2 MΩ .
vd vs
+
Ad vd
B2
7. Schéma en régime de mode commun
Ze rce4 vs
2 rce6 2 rce6
Ai β i1
i
i1 Q1 Q2 i2 i1 i2
+ + + +
vc vc vc
vc ic1 ic2 rbe rbe
β i1 β i2
Ai ic1
Ze
vs
rce4
2 rce6 2 rce6
Calcul du gain en tension
⎧v s = β rce (Ai i1 − i 2 )
⎪⎪ β rce4 (Ai − 1)
[ ]
4
2 rce6 (β + 1) i1
vc
⎨ c
v = r + ⇒ i1 = i 2 = et v s = vc
+ 2 rce6 (β + 1) rbe + 2 rce6 (β + 1)
be
[ ]
⎪ rbe
⎩⎪v c = rbe + 2 rce6 (β + 1) i 2

2 β rce4 2
= − 0.01 avec rbe << 2 rce6 (β + 1) et 2 rce6 = rce4 .
(β + 2)[rbe + 2 rce (β + 1)]
d’où Ac = − ≅−
6
β
Ce gain est surestimé par la non prise en compte de rce1 et rce2 .

Le taux de réjection vaut donc TRMC = Ad Ac ≅ 400000 (112 dB) .

+ VCC
I0
VEB1 VEB2
Q1 Q2
VD
IC1 IC2
IS
IC3 IC4
Q3 Q4
VBE3 VBE4
- VCC
9. Ecriture du transfert IS (VD )
⎧ VEB1
⎪I ≅ β I e UT ⎧⎪VD = VEB2 − VEB1
⎪C BS
Etage différentiel Q1 ≡ Q2 ⇒⎨ 1 et ⎨
⎪
VEB2
⎪⎩I 0 = I E1 + I E 2
⎩
VD
IC1 −
I0 I0
⇒ ≅e UT
et IC1 ≅ VD
, IC 2 ≅ VD
.
IC2 −
1+ e UT
1+ e UT
⎧⎪IC1 ≅ IC3
Circuit de transfert à effet miroir Q3 − Q4 ⇒ IC3 ≅ IC4 et ⎨
⎪⎩IC2 = IC4 + IS
⎛ ⎞
linéarisation I0 ⎜ 1 1 ⎟
⇒ IS ≅ I 0 ⎜ − ⎟
⎜⎜ ⎟⎟
VD VD
−
⎝ 1+ e 1+ e
UT UT
⎠
0
VD
ou encore IS ≅ I 0 th
2UT
IS
- I0
-200mV -100mV 0V 100mV 200mV
VD

10. Retour au régime linéaire
I0
Pour VD = 0 , IC1 = IC2 ≅ (régime continu). Le signal v d (t ) évolue sur la zone linéaire de la
2
caractéristique IS (Vd ) autour de VD = 0 et l’expression de la conductance de transfert du circuit
linéaire peut être retrouvée.
⎡ ⎤
⎢ ⎥
⎢ V
− D
VD
⎥
⎡ dI S ⎤ I0 ⎢ e UT e UT
⎥ I is β
⎢ ⎥ ≅ ⎢ 2
+ 2⎥
= 0 ⇒ ≅ = Yt
⎣ dVD ⎦ V UT ⎢⎛ V ⎞ ⎛ VD ⎞ ⎥ 2 UT vd rbe
D =0 − D
⎢ ⎜1 + e UT ⎟ ⎜
1 + e UT ⎟ ⎥
⎢ ⎜⎜ ⎟⎟ ⎜⎜ ⎟⎟ ⎥
⎣⎝ ⎠ ⎝ ⎠ ⎦ VD =0
UT
car rbe ≅ β et I 0 ≅ 2 IC1 .
IC1 o
o
⎛ V ⎞ V I
Autre démonstration, th⎜⎜ D ⎟⎟ ≅ D pour VD << 2 UT ⇒ IS ≅ 0 VD pour de faibles variations
⎝ 2 UT ⎠ 2 UT 2UT
du pseudo-continu autour de VD = 0 , ce qui revient aussi à dire que les variations de i s sont
proportionnelles aux variations de v d si ces dernières sont d’amplitude crête faible devant 50 mV.
11. Calcul de la distorsion
A22 + A32 + A42 + ...

Par définition, d = avec An valeur efficace de l’harmonique n.
A1
VD ⎛ V V3 VD5 ⎞
IS = I 0 th ≅ I0 ⎜ D − D 3 + ⎟
2 UT ⎜ 2U 24 UT 240 UT5 ⎟
⎝ T ⎠
car le développement limité de th x à l’ordre 6 est th x = x −

x3 x5
+
3 15
+ o x6 ( )
A3 VD2
d≅ = et pour VD = UT = 25 mV , d ≅ 8.33 % .
A1 12 UT2

Etage de tension intermédiaire (partie 2)
L’étude porte sur la caractérisation de l’étage de tension de la figure ci-dessous. Cet étage fait suite à
l’étage différentiel étudié précédemment et les transistors ont mêmes β et VA.
+VCC
Q9 Q10
R2 C vs
29.4k 30p
Q7
ve Q8
(VCC = 15 V)
R3
6.3k
-VCC
12. Dessinez le montage en régime statique, puis évaluez les courants de collecteur et justifiez la
valeur du courant de base de Q7 lorsque l’étage est connecté à la sortie de l’étage différentiel.
13. Dessinez le schéma équivalent du montage attaqué par l’équivalent de Thévenin de l’étage
différentiel ( v g , rg = 2 MΩ ) et évaluez les paramètres rbe et rce des transistors.
14. Caractérisez l’étage de gain en tension Q7 - Q8 ( A v' , Z e' , Z s' ), le transfert étant défini par
A v' = v s / v e et la charge de l’étage étant considérée comme très importante et dessinez le
quadripôle issu de cette caractérisation.
15. Calculez la fréquence de coupure haute de étage intermédiaire, les transistors étant sous leur
schéma aux fréquences moyennes. Justifiez ce résultat, puis évaluez le produit gain bande du
circuit incluant l’étage différentiel.

Corrigé
12. Polarisation
Mirroir Q9 - Q10
100 µA miroir
2VCC − VEB9
1 mA 15 V IC10 ≅ IC9 = = 1 mA
o o R2
Q7
500 nA ⇒ IC8 = IC10 ≅ 1 mA
o o
Q8
5 µA
VBE 8
95.2 µA I E7 = o
+ I B8 ≅ IC7 ≅ 100 µA
15 V o R3 o o
R3 VBE8
6.3k
Lorsque cet étage de tension est connecté à la sortie de l’étage différentiel, le nœud de sortie (à
droite) de l’étage différentiel laisse fuir un courant de 500 nA vers la base de Q7 et le nœud
opposé (à gauche) laisse fuir le courant I B3 + I B4 = 2 IC3 β ≅ 500 nA . Ainsi, le choix de la
o o o
résistance R3 , pour une valeur donnée du courant issu du miroir, est conditionné pour symétriser
l’étage différentiel dans son régime de polarisation.
13. Schéma et valeurs des paramètres des modèles
UT V
Q7 rce10
rbe = β , rce ≅ A
IC o IC o
Q8
rg
vs d’où rbe7 ≅ 50 kΩ , rce7 ≅ 1 MΩ ,
+
R3 rbe8 ≅ 5 kΩ , rce8,10 ≅ 100 kΩ .
vg
14. Caractérisation de l’étage de gain
Etage collecteur commun Q7 non chargé (équivalent de Thévenin)
rbe7 i7
rg rce7 R3
vs1
β i7
Z s1
vg

v s1 (β + 1) (R3 // rce ) rg + rbe7

A1 = =
rg + rbe + (β + 1) (R3 // rce ) ≅ 0.38 , Zs = rce7 // R3 // ≅ 3.88 kΩ
7
vg 7 7
1
β +1
Etage émetteur commun Q8
i8
rce8
Zs1 rbe8 rce10
vs2 Zs 2
β i8
vs1
A2 =
v s2
=−
(
β rce8 // rce10 ) ≅ − 1126 , Z = rce8 // rce10 ≅ 50 kΩ
s2
v s1 rbe8 + Z s1
Le gain en tension de la chaîne non chargée ( Rch très importante) s’écrit

v s2 v s1 v s2
= = A1 A2 ≅ − 428 .
vg v g v s1
Deuxième étape : calcul de la résistance d’entrée
L’émetteur commun présente la diode d’entrée de Q8 vue de sa base, soit Z e2 = rbe8
i8
Z e2 rbe8 rce8 rce10 Rch

β i8
et le collecteur commun Z e1 = rbe7 + (β + 1) rce7 // R3 // Z e2 ≅ 609 kΩ . ( )

i7
rbe7
β i7
Z e1 rce7 R3 Ze2
d’où le schéma résumé
rg Zs1 Zs2
Ze1 Ze2 vs Rch
ve
vs1 = vs2 =
vg A 1 vg A2 vs1

Le gain de transfert en tension A 'v aux fréquences moyennes (absence de C) doit être exprimé
en terme de source liée à la tension v e de la branche contrôlante supportant Z e1 afin de
respecter la modélisation du quadripôle (voir cours « La caractérisation d’un amplificateur
linéaire »). La caractérisation de l’étage devient alors :
Z e' = Z e1 ≅ 609 kΩ , Z s' = Z s2 ≅ 50 kΩ << Rch ,

rg Z’s
ve
Z’e Rch v s ⎛⎜ rg ⎞
⎟ A1 A2 ≅ − 1834 .
A 'v = = 1+
ve ⎝ ⎜ Z e1 ⎟
A’v ve ⎠
vg
15. Evaluation de la fréquence de coupure haute (fréquences hautes)
La caractérisation de l’étage de gain va permettre une approche rapide du comportement en

fréquence du circuit. Sous l’hypothèse d’obtenir la fréquence de coupure à -3 dB uniquement par
la présence du condensateur C, le schéma équivalent du système est alors du premier ordre (un
seul condensateur).
C
i0
ve Z’e // rg
rg Z’s v0
Z’e Rch A’v ve
ve
vg A’v ve
Z’s
Le condensateur voit à ses bornes une résistance (dipôle de Thévenin/Norton)

( )(
RC0 = Z s' + rg // Z e' 1 − A 'v ≅ 857 MΩ )
⇒ fh =
1
2 π RC0 C
≅ 6.2 Hz .
La constante de temps produisant la fréquence trouvée est de valeur énorme devant la somme de
toutes les constantes de temps à vide produites par les capacités parasites des transistors et
l’application de la méthode du pôle dominant donne (voir « Annexes ») :
15 15
1
f1 ≅
2 π a1
≅ fh avec a1 = RC0 C + ∑
i =1
0
Rbe i
Cbei + ∑R
i =1
0
bc i C bc i ≅ RC0 C
L’amplificateur de tension complet (présence d’un étage différentiel en tête) se comporte comme
Av
un circuit du premier ordre de gain en boucle ouverte G( j f ) = avec A v ≅ 125 dB .
1 + j f fh
La faible fréquence de coupure haute permet d’atteindre un gain unité avec une pente de – 20 dB
par décade dans le plan de Bode. Cette compensation rend le circuit inconditionnellement stable.
Le produit gain en tension (en unités et non en dB) fréquence de coupure haute (propriété d’un
système du premier ordre) permet de chiffrer la fréquence de transition ft ≅ A v fh ≅ 10 MHz .

Illustration par la simulation

150
632.631m, 124.205)
(98.658K, 121.209)
100 amplificateur
(6.2359, 121.204) non
amplificateur compensé
compensé
(C = 30 pF)
50
- 40 dB / décade
- 20 dB / décade
(10.6510M, 8.2797m)
-50
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz
DB(V(s)) Frequency
Si la capacité C de compensation était absente, l’influence conjuguée du montage émetteur

commun Q8 (voir le problème « Réponse en fréquence d’un émetteur commun »), et du montage
base commune Q4 cumulant sur sa forte charge de collecteur les capacités parasites du miroir et
de l’entrée de Q7 , produirait la fréquence de coupure haute. La présence de ces pôles rend le
système instable comme le montre la simulation.

Etage différentiel cascode à charges actives (miroir)
L’étude porte sur la caractérisation du circuit intégré (CI) de la figure ci-dessous alimenté sous
VCC = ± 15 V . Tous les transistors sont supposés technologiquement identiques de caractéristiques
β = 250 ( β >> 1 ), VA = 100 V (effet Early négligé VA >> VCE ) et VBE ≅ 0.6 V .
+VCC
Q7 Q8
(+) Q1 Q2 (-)
R1
39.2k
I2 Ipol
Q3 Q4
I1
I0
iS
Q9 Q10
Q5 Q6
R2
4.53k
-VCC
Compréhension du circuit
1. Donnez une description du circuit.
2. Evaluez le courant I 0 issu de la source.

3. Ecrivez les expressions analytiques I1 et I 2 en fonction de I 0 et du gain en courant β des
transistors Q3 et Q4 .
4. Comparez l’influence de β sur les courants de collecteur de Q3 et Q4 pour ce circuit de
polarisation et pour un circuit réduit à la seule source de courant I 0 alimentant directement le
point commun des bases.
5. Evaluez les courants et potentiels des nœuds.
Etude du régime pseudo continu
6. Ecrivez les expressions des transferts IC3 (VD ) , IC4 (VD ) et IS (VD ) de l’étage différentiel. Tracez
ces fonctions.
7. En considérant la zone linéaire des courbes précédentes, écrivez l’expression de la conductance
de transfert i S (v d ) en régime linéaire.

8. Evaluez les paramètres rbe et rce des modèles des transistors (prendre rce1,2,3,4 = ∞ ).
9. Evaluez la résistance dynamique présentée par l’étage de polarisation Q9 - Q10 - R1 - R 2 ( z9 ) et les
éléments de la caractérisation des miroirs Q5 - Q6 et Q7 - Q8 ( ze , zs , Ai ). Dessinez le schéma
résultant.
10. Caractérisez l’amplificateur en régime purement différentiel ( Ad , Zd , Zs ).
11. Caractérisez l’amplificateur en régime de mode commun ( Ac , Zc ).
12. Déduisez le taux de réjection de mode commun.
13. Retrouvez l’expression de la conductance de transfert obtenue lors de l’étude en pseudo continu.
Corrigé
1. Description
Le schéma se compose d’un circuit de polarisation et d’un étage différentiel à charges actives.
- Le circuit de polarisation est une source de courant R2 - Q9 - Q10 , de type Widlar, dont le
courant de référence est ajusté à l’aide de la résistance R1 . Cette source permet d’alimenter
l’étage différentiel par les points communs des bases de Q3 - Q4 et des collecteurs de Q1 - Q2 .
Vu la polarité de ces derniers transistors, un miroir de courant Q7 - Q8 est nécessaire pour
modifier le sens du courant. La compréhension de cette topologie apparaîtra lors de l’étude du
régime continu.
- L’association de collecteurs communs Q1 et Q2 suivis de bases communes Q3 et Q4
constitue un étage différentiel cascode, permettant d’obtenir une bande passante plus élevée
que le montage traditionnel à comportement émetteur commun. Les charges actives de Q3 et
Q4 composent un miroir de courant Q5 - Q6 qui permet de doubler le courant dynamique
traversant la résistance interne de cette source, donc de doubler la valeur du gain différentiel
en tension (condition à vide). Il est à remarquer que la sortie de l’étage est alors asymétrique.
Cet étage est un amplificateur à conductance de transfert.
2. Evaluation du courant I 0
2VCC − VBE10
Courant de référence I pol = ≅ 750 µA
o
R1
⎛I ⎞
IC9 ≅ Ln ⎜⎜ ⎟ (équation transcendante) ⇒ I = I
R2
C9 o ≅ 20 µA
pol
Source de Widlar ⎟⎟ 0
UT o
⎜ IC 9
⎝ o ⎠
3. Expressions analytiques I1 et I 2
Puisque le gain en courant est important ( β >> 1) et le montage symétrique (effet Early négligé),
IC1 = IC2 ≅ IC3 = IC4 .

⎧I = I + I
⎪⎪ 0 1 2 ⎧I 0 = I1 + I 2 β I
⎨I 2 ≅ IC3 + IC4 ⇒ ⎨ soit I 2 ≅ I 0 et I1 ≅ 0 .
⎪ ⎩2
I ≅ β I1 β + 1 β +1
⎩⎪I1 = I B3 + I B4
4. Influence de β sur IC3 et IC4 et comparaison

β I0
Pour le circuit proposé, IC3 = IC4 ≅ et la sensibilité de ces courants s’écrit
β +1 2
I 1 d IC 3 dβ dβ 1 dβ
S βC3 ≅ car ≅ − = .
β +1 IC 3 β β +1 β +1 β
Dans le cas d’un circuit de polarisation réduit à la source I 0 alimentant de point commun des
bases de Q3 et Q4 , la sensibilité s’écrit
I0 I
IC 3 = IC 4 = β ⇒ S βC3 = 1 (sensibilité β + 1 plus importante que précédemment).
2
Le circuit de polarisation proposé permet donc d’alimenter l’étage différentiel par un courant
constant ( IC3 = IC4 ≅ I 0 2 ) dont la valeur n’est pratiquement pas fonction du gain β des PNP
latéraux Q3 et Q4 , gain relativement difficile contrôlable à la fabrication.
5. Evaluation des courants et potentiels de noeuds
+VCC +VCC
15 V
Q7 Q8
Q1 Q2
≅ I2 20µ
14.4 V
Q1 Q2 Q3 Q4
10µ 10µ I2
≅ I2 /2 ≅ I2 /2 β’ I0 /2
20µ β’ I0 /2
- 1.2 V IS
Q3 Q4
I1 Q5 Q6 I0
β’ I1 /2 10µ β’ I1 /2 10µ 80n

IS
- 14.4 V
80n
0
-VCC
Q5 Q6
20µ I0
circuit de polarisation simple
- 15 V -VCC
Remarquons que le nœud de sortie n’est pas connecté à l’étage suivant (à vide). Pour obtenir une
polarisation équilibrée de l’étage différentiel, le potentiel de ce nœud doit être à - 14.4 V et laisser
fuir vers l’étage suivant un courant de 80 nA (symétrisation du schéma).

6. Expressions des transferts
⎧ ⎧ VBE1
⎪ ⎪I E ≅ ( β + 1) I BS e UT
⎪Q ≡ Q ⎪
→ ⎨ 1
⎪ 1 2
⎪
VBE2 ⎧VD = VBE + VEB − VEB − VBE
⎪ ⎪⎩I E2 ≅ ( β + 1) I BS e UT ⎪ 1 3 4 2
⎪ ⎪I E1 = I E3
⎪ ⎧ VEB3 ⎪
⎪ ⎪I E ≅ ( β '+1) I BS ' e UT ⎪I E 2 = I E 4
⎪ ⎪ 3 ⎪
⎨Q3 ≡ Q4 → ⎨
VEB4
(technologie) ⎨I 0 ≅ IC3 + IC4 (circuit)
⎪ ⎪ ⎪
⎪ ⎪⎩I E 4 ≅ ( β '+1) I BS e UT
'
⎪VBE5 = VBE6
⎪ ⎪I ≅ I
⎪ ⎧ VBE5
⎪ C3 C5
⎪ ⎪IC ≅ β I BS e UT ⎪IS = IC − IC
⎪ 5 ⎩
⎪Q5 ≡ Q6 → ⎨ 4 6
⎪ ⎪
VBE6
⎪ ⎪⎩IC6 ≅ β I BS e UT
⎩
+VCC
Q7 Q8
≅ I2
Q1 Q2
VD VBE1 VBE2 I2
VEB3 VEB4 20µ
Q3 Q4
IB3 IB4
I1
IC3 80n
IC4
IS
IC5 IC6
Q5 Q6
20µ I0
VBE5 VBE6
-VCC
A partir des quatre premières équations du circuit, on obtient :

⎧I E1 = I E3
⎪ ⎧ I0
⎪I E 2 = I E 4 ⎧I VD ⎪IC3 ≅ V
I ⎪ − D
⎪⎪ = 3 ≅ e 2 UT
E3 C
⎪ ⎪ 1+ e 2 UT
⎨ ⎛ I E1 I E ⎞ ⇒ ⎨ I E 4 IC 4 ⇒ ⎨
⎜ + Ln 3 ⎟
⎪VD ≅ UT ⎜ Ln ⎪ ⎪ I ≅
I0
⎪ ⎝ IE2 I E 4 ⎟⎠ ⎪⎩I 0 ≅ IC3 + IC4 ⎪ C4 VD
⎪I ≅ I + I ⎪⎩ 1+ e 2 UT
⎩ 0 C3 C 4
et à l’aide des trois dernières

⎧⎪IC5 = IC6 I0 I0 V
⎨ ⇒ IS ≅ − = − I 0 th D avec I 0 = 20 µA
⎪⎩IS ≅ IC4 − IC3 VD
−
VD 4 UT
1 + e 2 UT 1 + e 2 UT

linéarisation
20uA du transfert
Q4 saturé Q3 saturé
10uA
(111.0E-18, 10.013u)
0A
Q3 bloqué Q4 bloqué
(111.0E-18, -37.759n)
-10uA
linéarisation
du transfert
-20uA
-400mV -300mV -200mV -100mV 0V 100mV 200mV 300mV 400mV

IC(Q3) IC(Q4) IC(Q4) - IC(Q3)
VD
7. Expression du transfert
Pour une faible valeur de VD par rapport à la masse,

VD V V I I
th ≅ D et IS ≅ − I 0 D , d’où le transfert Yt = S ≅ − 0 .
4 UT 4 UT 4 UT VD 4 UT
Cette expression correspond à la conductance de transfert de l’étage court-circuité en sortie

(adaptation en courant réalisée) dans une étude dynamique aux faibles signaux. Dans ces
conditions de charge, i s = Yt v d représente la source équivalente de Norton du montage et sa
résistance de dipôle est zs = rce6 telle que zs >> Rch avec rce3 = rce4 = ∞ .
Etude du régime dynamique (faibles signaux)
8. Paramètres des modèles
UT V
rbe = β , rce ≅ A d’où rbe1,2,3,4,5,6 = rbe ≅ 625 kΩ , rce1,2,3,4 = ∞ , rce5,6 ≅ 10 MΩ ,
IC o IC o
rbe7,8,9 ≅ 312.5 kΩ , rce7,8 ≅ 2.5 MΩ , rce9 ≅ 5 MΩ .
9. Schéma et éléments dynamiques demandés
⎛ β R2 ⎞
La source de Widlar Q9 - Q10 est équivalente à une résistance z9 ≅ rce9 ⎜1 + ⎟ ≅ 22.9 MΩ .
⎜ R2 + rbe ⎟
⎝ 9 ⎠
Le miroir de courant est équivalent à un quadripôle de transfert en courant dont les paramètres
r β
valent ze = be , zs = rce , Ai = .
β +2 β +2
Pour le miroir Q5 - Q6 , z5 ≅ 2480 Ω , z6 = 10 MΩ .
Pour le miroir Q7 - Q8 , z7 ≅ 1240 Ω , z8 = 2.5 MΩ .

z7 Ai (ic1+ic2) rce8
ic1+ic2
Q1 Q2
+ +
v1 v2
Q3 Q4
ib3+ib4
ic3
ic4
z5 Ai ic3
rce6 z9
Dans le régime différentiel, nous avons i c2 = − i c1 et i c 4 = − i c3 . La résistance z7 est donc

traversée par un courant nul et cette dernière disparaît du schéma. Le raisonnement est le même
pour le courant traversant la résistance équivalente rce8 // z9 .
Dans le régime de mode commun, nous avons i c1 = i c2 = i c3 = i c 4 . La résistance z7 est traversée

par un courant i c1 + i c 2 = 2 i c2 et le courant de collecteur de Q2 traverse une résistance
équivalente 2 z7 . Par un même raisonnement, le courant traversant la résistance équivalente
rce8 // z9 est 2 i b4 + 2 Ai i c 4 = 2 (1 + Ai β )i b4 et le courant de base de Q4 traverse une résistance
( )
équivalente z0 = 2 (1 + Ai β ) rce8 // z9 ≅ 2 β rce8 // z9 ≅ 1127 MΩ . ( )
2 z7
Q2 + ic2
-vd/2
Q2
+
vc
Q4
ib4
ic4 Q4
ic4
z0
- Ai ic4
rce6
vout1 Ai ic3
rce6
(voir annexe « Méthode de travail pour la caractérisation linéaire d’un étage différentiel »).

10. Caractérisation en régime différentiel
Première étape : calcul du gain en tension et de la résistance de sortie du circuit, l’attaque étant
une source de tension −v d / 2 .
Etage collecteur commun Q2
rce2 (β + 1)
i2
v s' 1
A1' = = =1
rbe2 + rce2 (β + 1)
rbe2
β i2 − vd 2
- vd /2
rce2
v's1 Z s' 1
( rce2 = ∞ )
i0
⎪⎧i 0 + (β + 1)i 2 = 0
i2
rbe2
rbe2
β i2
v0 ⎨ ⇒ Z s' 1 = ≅ 2490 Ω
⎪⎩ 0
v = − r i
be2 2 β +1
Etage base commune Q4
β i4 iC4
Z's1 i4 z6 v's2
Z s' 2
rbe4 Ai ic3
v's1
⎪ 1 4
[
⎧v s' = − rbe + (β + 1)Z s' i 4
1
] avec i c 4 = − i c3 = − β i 4
⎨ '
(
⎪⎩v s2 = z6 i c 4 − Ai i c3 )
v s' 2 2 β z6 β +1 2 β z6 β z6
A2' = = ≅ = = 4000 , Z s' 2 = z6 = 4 MΩ
v s' 1 rbe4 + (β + 1)Z s' 1 β + 2 rbe4 + rbe2 rbe
Pour évaluer Z s' 2 , les deux sources de tensions indépendantes à l’intérieur du dipôle sont éteintes
( ± v d / 2 ). Pour le demi-schéma de droite représenté ici, la source v s' 1 = A1' (− v d 2) étant égale à
zéro, le courant i 4 est inexistant et i c 4 = 0 . Un même raisonnement sur le demi-schéma de
gauche conduit à i c3 = 0 . Les sources liées β i 4 et Ai i c3 ne débitant aucun courant, le courant
i 0 , produit par la source de tension v 0 appliquée à l’entrée du dipôle, traverse intégralement la
résistance z6 .
Le montage base commune présente la diode d’entrée de Q4 vue de son émetteur, soit
rbe4 rbe4
Z e' 2 = et le collecteur commun Z e' 1 = rbe2 + (β + 1) = 2 rbe ≅ 1.25 MΩ .
β +1 β +1

i2
rbe2
β i2
Z e' 1 rce2 Z'e2
=∞
La résistance Z e' 1 étant vue par la source de tension v d / 2 , la résistance différentielle d’entrée
vue par la source v d est Z d = 2 Z e' 1 ≅ 4 rbe ≅ 2.5 MΩ .
11. Caractérisation du régime de mode commun
Première étape : calcul du gain en tension et de la résistance de sortie, l’attaque étant une source
de tension v c .
v s''1
Pour l’étage collecteur commun, mêmes résultats avec les notations A1'' = ( ≡ A1' ) et Z s''1 ≡ Z s' 1 .
vc
Pour l’étage pseudo-base commune
β i4 iC4
i4
Z''s1 rbe4 z6
v''s2 Z s'' 2
Ai ic3
z0
v''s1
⎪ 1 [
⎧v s'' = − (β + 1)Z s'' + rbe + z0 i 4
1 4
] avec i c3 = i c 4 = − β i 4
⎨ ''
(
⎪⎩v s1 = z6 i c 4 − Ai i c3 )
v s'' 2 β z6 2 2z
A2'' = = ≅ 6 ≅ 17.7 10 −3 , Z s''2 = z6 = 10 MΩ
v s''1 rbe4 + (β + 1)Z s1 + z0 β + 2
'' z0
Le schéma du montage base commune à charges réparties est modifié par la présence de la
résistance z0 en série avec la résistance rbe4 , ce qui conduit à remplacer rbe4 par rbe4 + z0 dans
les expressions analytiques,
rbe4 + z0
soit Z e'' 2 = et Z e''1 = rbe2 + (β + 1)Z e'' 2 = 2 rbe + z0 .
β +1
La résistance de mode commun, vue par la source de tension v c dans le contexte du demi-
schéma, est donc Z c = Z e''1 ≅ 1128 MΩ , valeur surestimée par l’absence de rce2 .

12. Taux de réjection de mode commun
Les gains de transfert en tension valent

v s' A' A' β z6 v s'' 2 z6
Ad = 2 = − 1 2 = − = − 2000 , Ac = 2 = A1'' A2'' = ≅ 17.7 10 −3 .
vd 2 2 rbe vc z0
La tension obtenue en fin de chaîne est la somme des tensions de sortie à vide issues des deux
régimes (théorème de superposition), soit v s2 = v s' 2 + v s'' 2 = Ad v d + Ac v c et la qualité de
l’amplification différentielle par rapport à l’amplification du mode commun est exprimée par la
A
valeur du taux de réjection de mode commun TRMC = d ≅ 112700 , soit environ 100 dB.
Ac
13. Conductance de transfert
En considérant le régime purement différentiel, l’amplificateur a été représenté sous la forme d’un
dipôle de Thévenin de tension v s' 2 = Ad v d et de résistance z6 . La transformation Thévenin
Norton conduit à
v s' A v β i A v β
is = 2 = d d = − v d ⇒ Yt = s = d d = − .
z6 z6 2 rbe vd z6 2 rbe
UT 2 UT I0
Or rbe = β= β ⇒ Yt = − .
IC4 I0 4 UT
o
L’expression de la conductance de transfert est retrouvée. L’étude dynamique fournit les

performances de l’étage en régime linéaire (gain différentiel, taux de réjection de mode commun,
résistances d’entrée et de sortie, bande passante) et l’étude pseudo-continue montre l’excursion
maximale de la tension différentielle d’entrée à ne pas dépasser afin de satisfaire un certain
niveau de distorsion de la tension de sortie.

Intégrateur de tension différentielle
L’étude proposée concerne le montage de la figure ci-dessous au sein duquel l’amplificateur de

tension, supposé idéal ( AV = ∞, Z E = ∞, ZS = 0 ), fonctionne en régime linéaire.
C1
R1
v1 -
vs
R2
v2 +
C2
1. Ecrivez l’expression de la tension de sortie v s en fonction de v 1 et v 2 .

2. Si R1 = R2 = R et C1 = C2 = C , concluez sur la fonction du montage.
Corrigé
⎧ 1
⎪ C2 p
+
⎪V ( p ) = V ( p)
⎪ 1 2
R2 +
⎪ C2 p
⎪⎪ 1 1 R1C1p
+ −
⎨V ( p ) = V ( p ) ⇒ V2 ( p ) = Vs ( p ) + V1( p )
⎪ R2C2 p + 1 R1C1p + 1 R1C1p + 1
1
⎪
⎪ − R1 C1 p
⎪V ( p ) = V ( p) +
1 s 1 1
V ( p)
⎪ R1 + R1 +
⎪⎩ C1 p C1 p
1 1 R1C1p + 1
d’où Vs ( p ) = − V1( p ) + V2 ( p )
R1C1p R1C1p R2C2 p + 1
2. Fonction du montage
Si R1 = R2 = R et C1 = C 2 = C , Vs ( p ) = −
1
[V1( p) − V2 ( p )]
RC p
∫ [v (t ) − v (t )]dt .
1
Il s’agit d’un intégrateur de tension différentielle d’expression v s (t ) = − 1 2
RC
Sylvain Géronimi Page 134 Amplificateurs idéaux

Convertisseurs d’impédance
Les circuits proposés sont capables de simuler des selfs et des capacités. Les amplificateurs de
tension utilisés, supposés idéaux ( AV = ∞, Z E = ∞, ZS = 0 ), fonctionnent en régime linéaire.
La première étude concerne un circuit simulateur d’inductance.
R1
- RS
i
C RP
+
L
ve
R2
(a) (b)
Ve ( p )
1. Ecrivez l’expression de l’impédance d’entrée Z e ( p ) = du montage de la figure a.
I ( p)
2. Ecrivez l’expression de l’impédance du montage b telle que RP >> RS .
3. Identifiez L, RS , RP en fonction de R1 , R2 , C.
Cette étude concerne un circuit simulateur de capacité.
R2
U1
- R1
- U2
i
+
+
ve
Ve ( p )
4. Ecrivez l’expression de l’impédance d’entrée Z e ( p ) = du montage.
I ( p)
5. Interprétez ce résultat.

Corrigé
1. Expression de l’impédance d’entrée
⎧I ( p ) = I1( p ) + I 2 ( p )
i1 R1 ⎪ −
- ⎪I ( p ) = Ve ( p ) − V ( p )
i ⎪1 R1
⎪
i2
C
+ [ ]
⎨I 2 ( p ) = Ve ( p ) − V + ( p ) C p
⎪
ve
R2
⎪V + ( p ) = V − ( p ) = R2
V ( p)
⎪ 1 e
⎪ R 2 +
⎩ Cp
⎧
⎪
[ + ⎛ 1
⎪I ( p ) = Ve ( p ) − V ( p ) ⎜⎜ ] ⎞
+ C p ⎟⎟
1 1 + R1C p 1 + R2 C p
⇒ ⎨ ⎝ R1 ⎠ ⇒ I( p) =
V ( p)
Ve ( p ) d’où Z e ( p ) = e = R1
⎪V + ( p ) = R 2 C p R1 1 + R2 C p I( p) 1 + R1C p
⎪ Ve ( p )
⎩ 1 + R2 C p
2. Expression de l’impédance du montage b
L L
1+ 1+
R p (Rs + L p )
p p
R p Rs
Rs Rs
Z( p) = = ≅ Rs car RP >> RS .
R p + R s + L p R p + Rs L L
1+ p 1+ p
R p + Rs Rp
3. Identification
L L R2 R p
Z e ( p ) ≡ Z ( p ) ⇒ R1 = Rs , R2 C = , R1C = d’où = et R p = R2 , L = R1 R2 C .
Rs Rp R1 Rs
4. Expression de l’impédance d’entrée
L’amplificateur U1 , monté en suiveur, recopie la tension Ve ( p ) à sa sortie. L’amplificateur U 2 ,

R2
monté en inverseur, fournit la tension de sortie Vs ( p ) = − Ve ( p ) . La loi d’Ohm aux bornes cu
R1
condensateur s’écrit alors
I ( p ) = [Ve ( p ) − Vs ( p )]C p ⇒ Z e ( p ) =
Ve ( p ) 1
=
I( p) ⎛ R2 ⎞
⎜⎜1 + ⎟C p
⎝ R1 ⎟⎠
5. Interprétation
⎛ R ⎞
Le montage effectue une multiplication de la capacité C telle que Ceq = ⎜⎜1 + 2 ⎟⎟ C .
⎝ R1 ⎠

Amplificateur d’instrumentation amélioré
L’étude proposée concerne le montage de la figure ci-dessous dans lequel l’amplificateur de tension
est supposé idéal.
R2
100k
R1
-
1k
R3
V1 S
+
1k
R4
V2 100k
1. Donnez l’expression de la tension de sortie en fonction des tensions d’entrée.

2. Ecrivez la condition que doivent satisfaire les résistances pour que ce montage soit un étage
différentiel.
3. Donnez les expressions des résistances d’entrée et déduisez la condition sur les résistances du
circuit pour que ces résistances d’entrée soient à peu près égales.
4. Si les résistances du circuit sont prises dans la série à 1%, évaluez le TRMC pour le pire cas.
Un étage différentiel ( U1 , U 2 ) est placé à l’entrée du montage précédent, comme le montre la figure
ci-dessous.
U2
+ R1 R2
S1
V1 1k 100k
-
R5
-
220k
R7
R6 S
2.2k
+
220k
U1
V2 - R3 R4
S2 1k 100k
+
U3
5. Donnez l’expression du TRMC du premier étage et discutez de la dispersion des composants.

6. Donnez l’expression du TRMC du montage complet.
7. Comparez les performances ce montage à celui du problème précédent.

Corrigé
R2 ⎛ R ⎞ R4
vS = − v 1 + ⎜⎜1 + 2 ⎟⎟ v2
R1 ⎝ R1 ⎠ R3 + R 4
2. Condition pour avoir un étage différentiel
R1 R3 vS R
= ⇒ Ad = =− 2
R2 R 4 v1 − v 2 R1
3. Expressions des impédances d’entrée
≅ 1 (R3 + R 4 )
R1 R
Z E1 = et Z E 2 = R3 + R 4
v2 R4 R3
1−
v 1 R3 + R 4
En effet, la tension différentielle v 1 − v 2 étant très faible, v1 ≅ v 2 . On a donc intérêt à prendre

R1 = R3 pour égaliser les impédances d’entrée. Cette condition entraîne R2 = R 4 qui correspond
aussi à la compensation d’offset en sortie ( R1 // R2 = R3 // R 4 ).
4. Expression du taux de réjection de mode commun
Posons K =
R1 R
et K ' = 3 ⇒ v S = −
1
[v1 (1 + K ') − v 2 (1 + K )]
R2 R4 K (1 + K ' )
v1 − v 2 v1 + v 2 v − v 2 v1 + v 2
Or v 1 = + , v2 = − 1 +
2 2 2 2
⇒ vS = −
1 ⎡2 + K + K'
(v1 − v1 ) − (K − K ') v1 + v1 ⎤⎥
K (1 + K ' ) ⎢⎣ 2 2 ⎦
En considérant des résistances de même dispersion autour de la valeur nominale, le calcul

d’erreur donne
∆K ∆R1 ∆R2 ∆K ' ∆R

= + = =2 avec comme pire cas K = K 0 + ∆K et K ' = K 0 − ∆K .
K R1 R2 K' R
L’amplificateur étant supposé parfait, on trouve ainsi un TRMC produit uniquement par la
dispersion des composants passifs :
1
+1
2 + K + K ' K0 Ad
TRMC = = ≅ en supposant que Ad >> 1 , soit TRMC ≅ 68 dB .
2 (K − K ') ∆K ∆R
2 4
K0 R
Pour un amplificateur d’instrumentation, il est nécessaire de choisir un composant actif à très bon
TRMC . Cependant, le TRMC minimal calculé démontre l’utilisation de résistances ultra précises,
mais les valeurs des impédances d’entrée restent faibles.

Si un amplificateur présentant un TRMC de 80 dB est utilisé, l’erreur additionnelle sera de 1% pour

un gain différentiel de 100 ( Ac = 10 − 2 ). La tolérances des résistances étant ici de 1%, l’erreur
totale de mode commun est donc de 5%.
5. Expression du taux de réjection de mode commun du premier étage
⎧ ⎧ ⎛ R5 + R 6 ⎞
⎪v S1 = R (v 1 − v 2 ) + v 1
R5
⎪v S1 − v S2 = ⎜⎜1 + ⎟ (v 1 − v 2 )
⎪ ⎪ ⎝ R7 ⎟⎠
⎨
7
⇒ ⎨
⎪v = − R 6 (v − v ) + v ⎪v + v = R5 − R6 (v − v ) + (v + v )
⎪⎩ S2 R7
1 2 2
⎪ S1 S2 1 2 1 2
⎩ R7
v S1 − v S2 R5 + R 6 v S1 + v S2 R5 − R 6 v 1 − v 2
Ad = = 1+ et Ac = = 1+ ≅1
v1 − v 2 R7 v1 + v 2 R7 v 1 + v 2
La tension différentielle étant très faible devant celle du mode commun, ainsi que la différence
entre les deux résistances, la dispersion des résistances joue très peu.
R5 + R 6
TRMC = 1 +
R7
6. Expression du taux de réjection de mode commun du montage complet
R2
R1 ⎛ 2R ⎞
TRMC = ⎜⎜1 + ⎟ avec R = R5 = R6
∆R ⎝ R7 ⎟⎠
4
R
7. Performances
Cet amplificateur d’instrumentation présente des impédances d’entrée énormes, une impédance
de sortie très faible (contre-réaction tension-tension sur U 2 et U 3 ) et un gain en tension qui peut
être réglable par un potentiomètre en place de R7 . L’erreur de mode commun est nettement
moindre que dans le premier montage différentiel.

Amplificateur d’instrumentation (INA 114 de Burr-Brown)
Le constructeur Burr-Brown propose le circuit intégré représenté à la figure suivante (résistance RG

hors puce) dont le symbole est associé.
+ R R
-
v in
- R vs1 -
RG
-
vd RG +
Ref
R
+ symbole
vs2 vs
- R R
+
v in
Ref
1. Ecrivez l’expression de la tension de sortie v s en fonction de v d et v ref .
- R1
vd RG
+
Ref
+
i0
R0
-
2. Ecrivez l’expression du courant de sortie i 0 en fonction de v d et concluez sur la fonction du

montage.
Corrigé

⎧ R − +
( −
⎪v S1 = R v in − v in + v in ) ⎛ 2R ⎞
⎪
v s = − v s1 + v s2 + v ref ⇒ v s = ⎜⎜1 + ⎟ v d + v ref
G
⎨
RG ⎟⎠
⎪v = −
⎪⎩ S2
R
RG
− +
( +
v in − v in + v in ) ⎝
2. Expression du courant de sortie

⎧v ref = R0 i 0
⎪ ⎛ 2R ⎞ vd
⎨ R0 ⇒ i 0 = ⎜⎜1 + ⎟
R i =
⎪ 0 0 R +R s v ⎝ RG ⎟⎠ R1
⎩ 0 1
Il s’agit d’un convertisseur tension différentielle / courant (conductance de transfert) d’expression
⎛ 2R ⎞ 1
Yt = ⎜⎜1 + ⎟ .
⎝ RG ⎟⎠ R1

Amplificateurs logarithmique et exponentiel (antilogarithmique)
L’étude proposée concerne les circuits présentés ci-dessous. Tous les transistors sont supposés
technologiquement identiques et leurs courants de base négligeables (β très grand, VA = ∞ ). Les
amplificateurs de tension sont supposés idéaux.
Vref
R2
Q1 Q2
+ U2
R1
-
-
R4 VS
VE
+ U1
R3
Figure 1
R2 R1
Vref
Q1 Q2
R4 V
- U2
R3
VE +
VS
+ U1
Figure 2
1. Ecrivez la relation VS (VE ) pour les deux montages, en constatant que Vref >> V .
2. Concluez sur le type d’amplificateur et précisez les avantages et défauts.

Corrigé
1. Expression de VS (VE )
Modèles mathématiques de JBT appairés :
VBEi
⎛ VCEi ⎞
ICi = β I Bi = β I BS e UT ⎜⎜1 + ⎟ avec VA tension d’Early.
⎟
⎝ VA ⎠
En considérant VA = ∞ , on a : (ici, VCB = 0 ⇒ VCE = VBE << VA )
⎧ VBE1 ⎧ IC1
⎪I ≅ β I e UT ⎪VBE1 ≅ UT Ln
⎪ C1 BS ⎪ β I BS
ou ⎨
⎪ ⎪V IC 2
⎪IC2 ≅ β I BS e UT ⎪ BE 2 ≅ UT Ln β I
⎩ ⎩ BS
Equations du circuit de la figure 1 :
⎧
⎧V = VBE 2 − VBE1 (tension différentielle très faible devant Vref ) V
⎪IC ≅ ref
⎪
( )
⎪Vref = R2 I B2 + IC2 + V ≅ R2 IC2 + V ( β grand)
⎪ 2
⎪
R2
⎪ + − ⎪ VE
⎨VE = R1IC1 (V = V = 0 pour U1 ) ⇒ ⎨IC1 =
⎪ ⎪ R1
⎪ ⎛ R4 ⎞ ⎪
+ − ⎛ ⎞
⎪VS = ⎜⎜1 + R ⎟⎟V (V = V = V pour U 2 )
I
⎪VS = ⎜1 + R 4 ⎟ UT Ln C2
⎩ ⎝ 3 ⎠ ⎪⎩ ⎜ ⎟
⎝ R3 ⎠ IC1
⎛ R ⎞ ⎛ R2 ⎞
d’où VS ≅ − UT ⎜⎜1 + 4 ⎟ Ln ⎜ ⎟
⎟ ⎜ R V VE ⎟ (amplificateur logarithmique)
⎝ R3 ⎠ ⎝ 1 ref ⎠
Equations du circuit de la figure 2 :
⎧V = VBE1 − VBE2 (tension différentielle très faible devant Vref ) ⎧

⎪ V
⎪IC ≅ ref (Vref >> V )
⎪I = Vref − V (V + = V − = V pour U1 ) ⎪ 1
R2
⎪ C1 R2 ⎪
⎪ ⎪ V
⎨ VS ⇒ ⎨IC2 =
S
⎪IC2 = R (V + = V − = 0 pour U 2 ) ⎪ R 1
⎪ 1 ⎪ IC1 R3
⎪ R3 ⎪UT Ln = VE
⎪V = VE ⎪⎩ IC 2 R 3 + R 4
⎩ R3 + R 4
1 R3
R1 Vref − UT R3 + R 4
VE
d’où VS ≅ e (amplificateur exponentiel)
R2
2. Conclusion
Les expressions trouvées sont indépendantes de IBS grâce à la présence des deux transistors
appairés. La dérive due à la température vient uniquement de la tension thermique UT , ce qui
pose problème.

Multiplicateur / diviseur
L’étude proposée concerne le circuit de la figure ci-dessous. Tous les transistors sont supposés
technologiquement identiques et leurs courants de base négligeables (β très grand, VA = ∞ ). Les
amplificateurs de tension sont supposés idéaux.
Q1 Q2
R2
1.8k
R1
-
- 100k
100k
v2
v1 +
+ U2
U1 v
100k 100k
Q4 R4
Q3 10k
R3
1.8k -
-
100k
v3 +
+ U4 vs
100k U3 10k
1. Ecrivez la relation VS (V1,V2 ,V3 ) .

2. Expliquez le fonctionnement du montage.

Corrigé
1. Expression de VS
Pour le montage log, les équations sont les suivantes :
⎧ V1
⎪IC1 = R
⎪ 1 ⎧ VBE1
⎪ ⎪ I ≅ β I e UT
⎛R V ⎞
V2 ⎪C BS
⎨IC2 = et Q1 ≡ Q2 ⇒ ⎨ 1 d’où V = − UT Ln⎜⎜ 2 1 ⎟⎟
VBE2
⎪ R2 ⎪ ⎝ R1 V2 ⎠
⎪V = VBE − VBE ⎪⎩IC2 ≅ β I BS e UT
⎪ 2 1
De même, pour le montage antilog :
⎧ V3
⎪IC3 = R
⎪ 3 ⎧ VBE3
⎪
⎪ ⎪IC ≅ β I BS e T ⎛R V ⎞
U
VS
⎨IC4 = et Q3 ≡ Q4 ⇒ ⎨ 3 d’où V = UT Ln⎜⎜ 4 3 ⎟⎟
VBE4
⎪ R4 ⎪ ⎝ R3 VS ⎠
⎪V = VBE − VBE ⎩⎪ C4
I ≅ β I BS e UT
⎪ 3 4
R2 R 4 V1V3 V1V3
ce qui donne VS = =
R1 R3 V2 10V2
2. Fonctionnement du montage
Ce multiplieur/diviseur un quadrant est basé sur un montage log ( U1 , U 2 ) pilotant un montage

antilog ( U 3 , U 4 ). Le générateur log en sortie de U1 commande la base de Q3 par une tension
proportionnelle à Ln (V1 V2 ) . Ce transistor additionne une tension proportionnelle à Ln (V3 ) et
commande le transistor antilog Q4 . Le courant collecteur de Q4 est converti en une tension de
sortie par U 4 et R 4 avec un facteur d’échelle défini par cette résistance en V1 V3 (10V2 ) pour
V1 , V2 , V3 ≥ 0 .
R1 , R2 , R3 , R 4 sont des résistances de précision (< 1%) et la relation obtenue se vérifie pourvu
que les transistors soient portés à la même température.

Amplificateurs à conductance de transfert
L’étude proposée concerne quelques applications des amplificateurs à conductance de transfert de

type LM 13600 en régime linéaire (voir problème « Amplificateur à conductance de transfert LM
13600).
Au sein des figures qui suivent, l’amplificateur se représente par un amplificateur à transconductance,
remarquable par la présence d’une flèche marquée I pol , suivi d’un buffer mis sous la forme d’un
amplificateur de tension monté en suiveur.
U1
+
is
U2
vd +
-
Ipol -
L’amplificateur à transconductance présente un transfert commandé par le courant I pol défini par la
relation Yt = i s / v d = I pol / 2UT et des impédances d’entrée et de sortie idéales ( Z E = ∞, ZS = ∞ ).
L’amplificateur de tension est supposé idéal ( AV = ∞, Z E = ∞, ZS = 0 ).
Application 1
R1
U1
-
vd is
U2
+
Ipol -
R2 R3
1. Ecrivez l’expression de la résistance équivalente R.

2. Commentez ce résultat.
Application 2
-
vd1 is1
ve -
is2
vd2
+
U1
Ipol1 + vs
U2
Ipol2
3. Ecrivez l’expression du gain en tension A v = v s / v e .

4. Ecrivez l’expression de la résistance de sortie du montage.
5. Commentez les résultats obtenus.

Application 3
R2 R1
U1
-
vd is U2
R1 +
+
Ipol -
R2 C
ve vs
6. Ecrivez l’expression de la fonction de transfert H ( p ) = Vs ( p ) / Ve ( p ) et déduisez la pulsation de

coupure.
7. Concluez sur le rôle de ce montage.
Application 4
R2 R1
R1 R2
U1 U3
- -
vd1 is1 U2 vd2 is2 U4
R1 + R1 +
+ +
Ipol - Ipol -
R2 C R2 C
ve vs1 vs2
8. Ecrivez les expressions des fonctions de transfert H1( p ) = Vs1 ( p ) / Ve ( p ) et H 2 ( p ) = Vs2 ( p ) / Ve ( p )

dans le cas où R1 >> R 2 et I pol1 = I pol 2 = I pol .
9. Identifiez les paramètres ζ et ωn .
10. Concluez sur le rôle de ce montage.

Corrigé
Application 1
1. Expression de la résistance équivalente
v0
La résistance du dipôle est définie par R = avec v 0 tension appliquée à l’entrée du dipôle et
i0
recopiée en sortie du suiveur de tension U 2 , i 0 courant entrant dans le dipôle tel que i 0 = − i s .
I pol ⎛ R2 ⎞ ⎛ R ⎞ 2 UT
i s = Yt v d = ⎜⎜ 0 − v 0 ⎟⎟ ⇒ R = ⎜⎜1 + 1 ⎟⎟
2 UT ⎝ R1 + R2 ⎠ ⎝ R2 ⎠ I pol
2. Commentaire
La résistance est commandée par le courant I pol et est influencée par la température ( UT ).
Application 2
3. Expression du gain en tension
⎧i s = − Yt v e
⎪⎪
1 1
vs Yt I pol1
⎨i s2 = − Yt2 v s ⇒ Av = =− 1 =− (amplificateur inverseur de tension)
⎪ ve Yt 2 I pol 2
⎪⎩i s1 + i s2 = 0
4. Expression de la résistance de sortie
Rs =
vs
i0
(
avec i 0 = − i s1 + i s2 ) (courant entrant dans le dipôle) et v e = 0 (source éteinte à
1 2UT
l’intérieur du dipôle), d’où Rs = = .
Yt 2 I pol
5. Commentaires
L’amplification de tension et la résistance de sortie sont réglables par les courants de commande
I pol1 et I pol 2 sans utiliser de composants passifs, exceptées les résistances de réglage des
courants de commande. L’amplificateur peut varier continûment de 0 < A v min < 1 < A v max .
Application 3
6. Expression de la fonction de transfert et de la pulsation de coupure
⎧Is ( p ) = Yt Vd ( p )
⎪
⎪
⎨Vd ( p ) =
R2
[Ve ( p) − Vs ( p)] ⇒ C pVs ( p) = Yt R2 [Ve ( p) − Vs ( p)]
⎪ R 1 + R 2 R1 + R2
⎪Is ( p ) = C p Vs ( p )
⎩

Vs ( p ) 1 1 I pol
d’où = de la forme avec ωc =
Ve ( p ) ⎛ R1 ⎞ C 1+
p ⎛ R ⎞
1 + ⎜⎜1 + ⎟⎟ p 2UT ⎜⎜1 + 1 ⎟⎟ C
⎝ R2 ⎠ Yt ω c ⎝ R2 ⎠
7. Conclusion
Il s’agit d’un filtre passe-bas du premier ordre dont la fréquence de coupure est commandée par
I pol .
Application 4
8. Expressions des fonctions de transfert
⎧
⎪I s1 ( p ) = Yt1 ⎢
⎡ R2
+
Ve ( p ) −
R1 // R2
+
( )⎤
Vs1 ( p ) + Vs2 ( p ) ⎥
⎪ ⎣ 1
R R 2 R1 R 1 // R 2 ⎦
⎪I ( p ) = C pV ( p ) ⎧Yt1 = Yt 2 = Yt
⎪ s1 s1 ⎪
⎨ avec ⎨ R1 // R2 R2 R2
⎪I ( p ) = Y R2 ⎪ R + R // R ≅ R + R ≅ R
⎪ s2 t2 Vs ( p ) ⎩ 1 1 2 1 2 1
R1 + R2 1
⎪
⎪⎩I s2 ( p ) = C pVs2 ( p )
[
⎧⎪ pVs1 ( p ) ≅ α Ve ( p ) −Vs1 ( p ) − Vs2 ( p ) ] R
⇒ ⎨ avec α = Yt 2
⎪⎩ pVs2 ( p ) ≅ α Vs1 ( p ) R1C
p
Vs1 ( p ) α Vs ( p ) 1
d’où H1( p ) = ≅ 2
et H 2 ( p ) = 2 ≅
Ve ( p ) p p Ve ( p ) p p2
1+ + 2 1+ + 2
α α α α
9. Identification des paramètres
2ζ p2 R2
Dénominateur de la forme 1 + p+ ⇒ ω n ≅ Yt et ζ ≅ 0.5 .
ωn ωn2 R1C
10. Conclusion
Il s’agit respectivement de filtres passe-bande et passe-bas du second ordre.

Filtre passe-bas à deux suiveurs de tension
L’étude porte sur le circuit de la figure ci-dessous. Les amplificateurs de tension sont supposés
idéaux.
Z2
Z1 U1
+ Z3 U2
ve +
-
Z4
- vs
1. Ecrivez l’expression de la fonction de transfert en tension H ( p ) = Vs ( p ) Ve ( p ) .

2. A partir de la forme de l’expression trouvée, dites quels types de filtres du second ordre sont
réalisables et précisez le type des composants.
Le but est, maintenant, de réaliser un filtre passe-bas de fréquence de coupure de 300 Hz à – 3 dB

avec un coefficient de surtension ζ = 1 2.
3. Les condensateurs étant choisis à la valeur de 47 nF, évaluez les résistances du montage.
4. Ecrivez les expressions des sensibilités des paramètres ωn et ζ en fonction des composants
passifs. Pourquoi les valeurs des sensibilités sont-elles constantes ?
5. Si tous les composants sont choisis à la tolérance de 1%, donnez les variations relatives de ces
paramètres dans le pire cas.
Sylvain Géronimi Page 149 Filtrage analogique

Corrigé
1. Expression de la fonction de transfert
⎧ + Z2 ( p) Z1( p )
⎪VU1 ( p ) = Z ( p ) + Z ( p ) Ve ( p ) + Z ( p ) + Z ( p ) Vs ( p )
⎪ 1 2 1 2
⎨ ( U1 et U 2 montés en suiveur de tension )
⎪V ( p ) = Z 4 ( p ) + ( p)
V
⎪⎩ s Z 3 ( p ) + Z 4 ( p ) U1
Z 4 ( p) Z 2 ( p )Ve ( p ) + Z1( p )Vs ( p )

⇒ Vs ( p ) =
Z3 ( p) + Z 4 ( p ) Z1( p ) + Z 2 ( p )
Vs ( p ) Z2 ( p) Z 4 ( p)
d’où H ( p ) = =
Ve ( p ) Z1( p ) Z 3 ( p ) + Z 2 ( p ) Z 3 ( p ) + Z 2 ( p ) Z 4 ( p )
2. Types de filtres du second ordre
A la vue du schéma, si les éléments des ponts d’impédances Z1( p ) - Z 2 ( p ) ou Z 3 ( p ) - Z 4 ( p ) sont

de même nature (résistif ou capacitif), le transfert en tension est indépendant de la fréquence. Ces
ponts doivent être de même topologie RC pour obtenir une fonction de transfert du second ordre,
à savoir Z1( p ) - Z 3 ( p ) des résistances et Z 2 ( p ) - Z 4 ( p ) des condensateurs ou l’inverse, sinon la
fonction est du premier ordre.
Type Z1 Z2 Z3 Z4
Passe-bas R1 1 C2 p R3 1 C4 p
Passe-haut 1 C1 p R2 1 C3 p R4
3. Calcul des résistances
1 1
H ( p) = de la forme H ( p ) = H 0
1 + R3 C 4 p + R1 R3 C 2 C 4 p 2 2ζ p2
1+ p+
ωn ωn2
1 1 R3 C 4
avec H 0 = 1 , ωn = , ζ = et ωc = ωn 1 − 2 ζ 2 + ( 2 ζ 2 − 1)2 + 1
R1 R3 C2 C 4 2 R1C2
Le conditionnement du problème demande de disposer d’autant d’équations que d’inconnues. Un

bilan montre 3 équations ci-dessus ( H 0 connu) pour 7 inconnues R1, C2 , R3 , C 4 et ωn , ζ , ωc . Il
est donc nécessaire d’introduire 4 données afin d’évaluer tous les composants :
- 2 données issues du cahier des charges fc = 300 Hz , ζ = 1 2
- 2 données issues de valeurs de composants passifs prises de façon arbitraire, ici
C2 = C 4 = 47 nF .
1
La résolution du système linéaire conduit aux équations fc = fn = et R3 = 2R1 ,
2π C2 R1 R3
donnant les valeurs R1 ≅ 8 kΩ , R3 ≅ 16 kΩ .

4. Evaluation des sensibilités
dω n 1 ⎛ dR dR3 dC 2 dC 4 ⎞
= − ⎜⎜ 1 + + + ⎟ ⇒ SRωn = SRωn = SCωn = SCωn = − 0.5
ωn 2 ⎝ R1 ⎟
R3 C2 C4 ⎠
1 3 2 4
dζ 1 ⎛ dR3 dC 4 dR1 dC 2 ⎞
= ⎜ + − − ⎟ ⇒ SRζ = SCζ = − SRζ = − SCζ = 0.5
ζ 2 ⎜⎝ R3 C4 R1 C2 ⎟⎠ 3 4 1 2
Les amplificateurs montés en suiveur isolent les cellules du premier ordre et il n’y a donc pas
d’interaction entre elles.
5. Etude du pire-cas
Avec des tolérances de composants identiques ( ∆R R = ∆C C = ± 1% ), les variations relatives
sont les suivantes (approche linéaire) :
∆ωn ∆ζ 1 ⎛ ∆R ∆C ⎞
= = ⎜2 +2 ⎟ = ± 2%
ωn ζ 2⎝ R C ⎠
La simulation du pire cas pour la valeur maximale [fonction MAX] au-dessus de la valeur nominale
[direction Hi] donne les tracés suivants.
1.05V
1.00V
nominale (299.214, 721.600m)
0.80V
(299.214, 707.241m) (305.192,707.181m)
0.65V
100Hz 300Hz 400Hz
V(S)
Frequency
L’écart d’amplitude le plus important (valeur maximale), recherché dans l’intervalle 290-310 Hz, se
situe à 302 Hz pour les valeurs minimales des composants passifs (valeur nominale diminuée de
1%). Les mesures donnent
∆f 305.2 − 299.2
- pour l’ordonnée – 3 dB (0.707), c ≅ ≅ 0.02 (fréquence de coupure)
fc 299.2
- pour l’abscisse fn ≅ 299 Hz , H ' ( jfn ) ≅ 0.722 .
En théorie, les valeurs des composants variant de - 1 %,
dζ ζ '−ζ f' −f 4
= 0 ⇒ ζ ' = ζ et n = n n = − (− 1 %) = 2 % ⇒ fn' = 1.02 fn , d’où
df
=
ζ ζ fn fn 2
fc' = fn' 1 − 2 ζ ' 2 + ( 2 ζ ' −1)

2 2
+1 ⇒
dfc fc' − fc
fc
=
fc
= 2 % , H ' ( jfn ) =
1
2
≅ 0.721
⎛ 2 ⎞ 2
⎜1 − fn ⎟ + 4ζ ' 2 fn
⎜ f '2 ⎟ fn' 2
⎝ n ⎠

Filtre passe-bas à contre-réaction multiple (structure de Rauch)
Le but du problème est de réaliser une cellule du second ordre à structure de Rauch, utilisant un
amplificateur de tension parfait en régime linéaire. Les caractéristiques réelles sont celles d’un filtre
passe-bas de gain unité, de coefficient d’amortissement ζ = 0.5 et de fréquence de coupure fc à – 3
dB égale à 1 kHz.
+
C2 R
+
R1 R3
-
10k 10k
vs
ve R4 C5
1. Vérifiez par l’examen du comportement en fréquence du circuit qu’il s’agit bien d’un filtre passe-
bas. Précisez le gain du filtre.
V ( p)
2. Ecrivez l’expression de la fonction de transfert H ( p) = s en fonction des composants passifs.
Ve ( p)
3. Identifiez les paramètres qui caractérisent le filtre (gain H0 , pulsation propre ωn , coefficient de
surtension ζ).
4. Expliquez le fait que les valeurs de deux composants passifs soient données.
5. Evaluez les autres composants, y compris la résistance R + qui permet de minimiser l’influence
des courants de polarisation sur la composante continue de sortie des amplificateurs.
6. Evaluez le maximum K res de la fonction de transfert et la fréquence de résonance fres
correspondante.
7. Ecrivez les expressions des sensibilités des paramètres K = H 0 , ω n et ζ en fonction des
composants passifs.
8. Calculez les nouvelles valeurs de K, K res , fres et fc à partir de l’évaluation des sensibilités,
lorsque la résistance R1 augmente de 10 %. Faîtes de même pour R3 , puis pour R 4 .

Corrigé
1. Vérification du type de filtre
Aux très basses fréquences, les condensateurs sont assimilés à des circuits ouverts et aucun
courant ne parcourt la résistance R3 . Le montage est alors un amplificateur inverseur de gain
− R 4 R1 .
Aux très hautes fréquences, les condensateurs sont assimilés à des courts-circuits et l’entrée de
l’amplificateur est amenée à la masse.
2. Ecriture de la fonction de transfert (voir cours « Filtrage analogique »)
1 1
R1 R3
H ( p) = −
⎛ 1 1 1 ⎞ 1 1
C5 p ⎜⎜ + C2 p + + ⎟+
⎝ R1 R3 R 4 ⎟⎠ R3 R 4
R4
−
R1 1
H ( p) = de la forme H ( p ) = H 0
⎛ 1 1 1 ⎞ 2ζ p2
1 + ⎜⎜ + + ⎟⎟ R3 R 4 C5 p + R3 R 4 C2 C5 p 2 1+ p+
⎝ R1 R 3 R 4 ⎠ ωn ωn2
R4 1 R 3 R 4 C5 ⎛ 1 1 1 ⎞ 1
= −K , ζ = ⎜ ⎟
avec H 0 = −
2 ⎜ R + R + R ⎟ , ωn =
R1 C2 ⎝ 1 3 4 ⎠ R3 R 4 C 2 C5
et ωc = ωn 1 − 2 ζ 2 + ( 2 ζ 2 − 1)2 + 1
4. Présence de deux valeurs de composants

bilan montre quatre équations écrites précédemment pour neuf inconnues R1, C2 , R3 , R 4 , C5 et
K , ωn , ζ , ωc .
Il est donc nécessaire d’introduire 5 données afin d’évaluer tous les composants :
- 3 données issues du cahier des charges
ωc = 2π 1000 rad / s , ζ = 0.5 , K = 1 ,
- 2 données issues de valeurs de composants passifs prises de façon arbitraire, ici
R1 = R3 = 10 kΩ .
5. Evaluation des composants du filtre
La résolution du système linéaire fournit les valeurs R 4 = 10 kΩ , C2 ≅ 60.7 nF , C5 ≅ 6.75 nF

avec fn ≅ 786 Hz .
Afin de minimiser l’influence des courants de polarisation sur la composante continue de sortie, il
faut équilibrer les entrées par rapport à la masse. La source dynamique étant éteinte, les
condensateurs assimilés à des circuits ouverts et le potentiel de sortie souhaité à la masse, alors
la topologie montre que R + = R3 + R1 // R 4 = 15 kΩ .

6. Evaluation de K res et fres (voir cours « Filtrage analogique »)
fres = fn 1 − 2 ζ 2 ≅ 556 Hz et K res dB = H ( jωres ) dB = −20 log ⎛⎜ 2 ζ 1 − ζ 2 ⎞⎟ ≅ 1.25 dB

⎝ ⎠
Simulation
20
résonance
gain unité
(562.341,1.2482)
(15.020,1.4982m)
(1.0000K,-3.0272)
-20 fréquence de cassure
-40
10Hz 30Hz 100Hz 300Hz 1.0KHz 3.0KHz 10KHz
DB(V(s))
Frequency
R4 dK dR 4 dR1
K= ⇒ log K = log R 4 − log R1 ⇒ = − ⇒ SRK4 = − SRK1 = 1
R1 K R4 R1
1 dω n 1 ⎛ dR dR 4 dC2 dC5 ⎞
ωn = ⇒ = − ⎜⎜ 3 + + + ⎟ ⇒ SRωn = SRωn = SCωn = SCωn = − 0.5
ωn 2 ⎝ R3 ⎟
R4 C2 C5 ⎠
3 4 2 5
R3 R 4 C 2 C5
1 R3 R 4 C5⎛ 1 1 1 ⎞
ζ = ⎜ ⎟
2 ⎜R + R + R ⎟ ⇒
C2 ⎝ 1 3 4 ⎠
⎛ 1 ⎞ ⎛ 1 ⎞ ⎛ 1 ⎞
⎜ ⎟ ⎜ ⎟ ⎜ ⎟
dζ 1 dC5 1 dC 2 ⎜ R1 ⎟ dR1 ⎜ 1 R3 ⎟ dR3 ⎜ 1 R4 ⎟ dR 4
= − − + − + −
ζ 2 C5 2 C2 ⎜ 1 1 1 ⎟ R1 ⎜ 2 1 1 1 ⎟ R3 ⎜ 2 1 1 1 ⎟ R4
⎜ + + ⎟ ⎜ + + ⎟ ⎜ + + ⎟
⎝ R1 R3 R 4 ⎠ ⎝ R1 R3 R 4 ⎠ ⎝ R1 R3 R 4 ⎠
1 1
⇒ SCζ = − SCζ = 0.5 , SRζ = − , SRζ = SRζ = .
5 2 1
3 3 4
6
9. Modification des performances
Pour une variation d’un composant passif donné, les nouvelles valeurs théoriques des fonctions
K res =
1
2
, fres = fn 1 − 2 ζ 2 et fc = fn 1 − 2 ζ 2 + ( 2ζ 2
)2
−1 +1
2ζ 1− ζ
seront obtenues par la connaissance des nouveaux paramètres issus des sensibilités.
dK K '−K ⎛ dK ⎞ dζ ζ '−ζ ⎛ dζ ⎞ dfn fn' − fn ⎛ df ⎞
= ⇒ K ' = ⎜1 + ⎟K , = ⇒ ζ ' = ⎜⎜1 + ⎟⎟ ζ , = ⇒ fn' = ⎜⎜1 + n ⎟⎟ fn
K K ⎝ K ⎠ ζ ζ ⎝ ζ ⎠ f n f n ⎝ fn ⎠

Pour une augmentation de 10 % de la résistance R1 , nous obtenons

⎛ dR1 ⎞ ⎛ dR1 ⎞
K ' = ⎜⎜1 − ⎟⎟ K = 0.9 , ζ ' = ⎜⎜1 − ⎟⎟ ζ ≅ 0.4833 , fn' = fn ≅ 786 Hz
⎝ R1 ⎠ ⎝ 3 R1⎠
1.2V
(11.909, 1.0001)
R1 = 10 kΩ (562.341, 1.1545)
1.0V
(11.909, 909.192m)
R1 = 11 kΩ
(0.9991K, 706.897m)
0.8V
(578.762, 1.0718) (1.0136K, 641.379m)
0.6V
0.5V
V(s)
Frequency
R1 +10% K Kres fres (Hz) fc (Hz)

théorie 0.9 1.082 574 1015
mesure 0.909 1.072 579 1014
Pour une augmentation de 10 % de la résistance R3 , nous obtenons

⎛ dR3 ⎞ ⎛ dR3 ⎞
K ' = K = 1 , ζ ' = ⎜⎜1 + ⎟ ζ ≅ 0.5083 , fn' = ⎜1 −
⎟ ⎜
⎟ fn ≅ 747 Hz
⎟
⎝ 6 R3 ⎠ ⎝ 2 R3 ⎠
1.2V
R3 = 10 kΩ
(11.909, 1.0001)
(562.341, 1.1545)
1.0V
(520.795, 1.1419)
(0.9991K, 706.897m)
0.8V (945.368, 706.897m)
0.6V
R3 = 11 kΩ
0.5V
V(s)
Frequency

théorie 1 1.142 519 943
mesure 1 1.142 520 945

Pour une augmentation de 10 % de la résistance R 4 , nous obtenons

⎛ dR 4 ⎞ ⎛ dR 4 ⎞ ⎛ dR 4 ⎞
K ' = ⎜⎜1 + ⎟⎟ K = 1.1 , ζ ' = ⎜⎜1 + ⎟⎟ ζ ≅ 0.5083 , fn' = ⎜⎜1 − ⎟⎟ fn ≅ 747 Hz
⎝ R4 ⎠ ⎝ 6 R4 ⎠ ⎝ 2 R4 ⎠
1.25V
(11.923, 1.1001) (519.132, 1.2561)

R4 = 11 kΩ
(11.909, 1.0001)
(562.341, 1.1545)
1.00V
R4 = 10 kΩ
(945.111, 777.833m)
(0.9991K, 706.897m)
0.75V
0.50V
V(s)
Frequency

théorie 1.1 1.242 519 943
mesure 1.1 1.256 519 945
Rappelons que les valeurs théoriques sont issues d’une approche linéaire.

Filtre passe-bas à source contrôlée (structure Sallen-Key)
Le but du problème est de comprendre la signification des facteurs de sensibilité sur le cas d’un filtre
passe-bas du second ordre. L’emploi d’un simulateur de circuits électriques est nécessaire pour traiter
la partie expérimentale.
Le réseau à source contrôlée avec gain K (structure de Sallen-Key) utilise un amplificateur parfait en
régime linéaire.
C1
47n
R4
R3 1820
-
1k
R1 R2
+
1703 1703 vs
C2
ve
47n
Etude théorique
Vs ( p)
1. Donnez l’écriture de la fonction de transfert H ( p) = en fonction des composants passifs,
Ve ( p)
puis identifiez les paramètres qui caractérisent le filtre (gain K, pulsation naturelle ω n , coefficient
de surtension ζ).
2. Ecrivez les expressions des sensibilités des paramètres K , ω n et ζ en fonction des composants
passifs.
3. Evaluez les paramètres et les facteurs de sensibilité.
Etude expérimentale par simulateur
L’utilisation d’un simulateur de circuits va permettre de mesurer l’influence des variations de

composants passifs sur la courbe de réponse en fréquence du filtre. Deux réponses seront tracées au
sein d’une analyse paramétrique, l’une issue des valeurs nominales des composants et l’autre issue
de l’augmentation de la valeur d’un ou plusieurs composants. Le balayage des fréquences s’étendra
de 10 Hz à 10 kHz avec 1500 points par décade pour une bonne précision des mesures.
4. Pour la résistance R1 variant de 1703 Ω à 1788 Ω, évaluez les rapports ∆K K , ∆ζ ζ , ∆fn fn

par la mesure et déduisez les facteurs de sensibilité fonction de R1 . Comparez à la théorie.
5. Faites de même lorsque les résistances R1 et R2 varient simultanément de 1703 Ω à 1788 Ω.
6. Faites de même lorsque la résistance R 4 varie de 1820 Ω à 1911 Ω.
Formulaire :
1
1− 1−
ζ =
2
K 02
avec K 0 =
K res
K
=
1
2
, fn =
fres
2
, fc = fn 1 − 2ζ 2 + (1 − 2ζ )
2 2
+1
2ζ 1 − ζ 1 − 2ζ

Corrigé
Etude théorique
Les composants passifs Yi sont des admittances (conductances ou capacités).
Y2
R4
R3
-
Y1 Y3
+
A
vs
ve Y4
La fonction de transfert en tension du filtre s’écrit :
VS ( p ) K Y1 Y3 R4
= avec K = 1 +
VE ( p ) Y4 (Y1 + Y2 + Y3 ) + Y3 (Y1 + Y2 (1 − K )) R3
1 1
L’identification des admittances telles que Y1( p ) = , Y2 ( p ) = C1 p , Y3 ( p ) = , Y4 ( p ) = C2 p
R1 R2
conduit aux expressions des paramètres ωn , ζ , K .
K H0
H ( p) = de la forme H ( p ) =
1 + [R1C1 (1 − K ) + (R1 + R2 )C2 ] p + R1 R2 C1 C2 p 2 2ζ p2
1+ p+
ωn ωn2
1 R1C1(1 − K ) + (R1 + R2 )C2
avec ωn = , ζ = , H0 = K
R1R2C1C2 2 R1R2C1C2
2. Calcul des sensibilités
Les expressions précédentes montrent que la pulsation naturelle ωn est influencée par les
composants R1 , R2 , C1 , C2 , le coefficient d’amortissement ζ par R1 , R2 , C1 , C2 , R3 , R 4
puisque ces deux derniers composants ont une action sur le gain K .
1 dω n 1 ⎛ dR dR2 dC1 dC 2 ⎞
R1R2C1C2 ωn 2 ⎝ R1 R2 C1 C2 ⎟⎠ 1 2 1 2
R1C1(1 − K ) + (R1 + R2 )C2

ζ =
2 R1R2C1C2
1
⇒ log ζ = log[R1C1(1 − K ) + (R1 + R2 )C2 ] − log 2 − [log R1 + log R2 + logC1 + logC2 ] ⇒
2

dζ C1 (1 − K ) + C2 R1 (1 − K ) C2
= dR1 + dC1 + dR 2
ζ R1C1 (1 − K ) + (R1 + R2 )C2 R1C1 (1 − K ) + (R1 + R2 )C2 R1C1 (1 − K ) + (R1 + R2 )C2
R1 + R2 R1C1 1 ⎛ dR dR2 dC1 dC2 ⎞
+ dC2 − dK − ⎜⎜ 1 + + + ⎟
R1C1 (1 − K ) + (R1 + R2 )C2 R1C1 (1 − K ) + (R1 + R2 )C2 2 ⎝ R1 R2 C1 C2 ⎟⎠
1 ω 1 R1 [C1 (1 − K ) + C2 ]ωn
or = n ⇒ SRζ = − + ,
R1C1(1 − K ) + (R1 + R2 )C2 2ζ 1
2 2ζ
1 R2 C2 ωn 1 R C (1 − K )ωn 1 (R + R2 )C2 ωn RC ω K
SRζ = − + , SCζ = − + 1 1 , SCζ = − + 1 , SKζ = − 1 1 n
2
2 2ζ 1
2 2ζ 2
2 2ζ 2ζ
Comme le gain K est fonction R3 et R 4 , nous pouvons calculer les sensibilités de ces résistances
sur les paramètres K et ζ.
1 R4
R dK R3 R32 K −1
K = 1+ 4 ⇒ = dR 4 − dR3 ⇒ SRK4 = − SRK3 =
R3 K R4 R4 K
1+ 1+
R3 R3
R1C1ωn (K − 1)
et SRζ = SRK3 SKζ = = − SRζ
3
2ζ 4
3. Evaluation des paramètres et facteur de sensibilité
En posant R1 = R2 = R et C1 = C2 = C , les expressions s’écrivent
1 3−K R
ωn = , ζ = , K = 1+ 4
RC 2 R3
1 2−K 1 1 1 1− K 1 1 K −1
SRζ = − + , SRζ = − + , SCζ = − + , SCζ = − + , SRζ = − SRζ =
1
2 2ζ 2
2 2ζ 1
2 2ζ 2
2 ζ 3 4
2ζ
1− K
SRfn = SRfn = SCfn = SCfn = − 0.5 , SRK3 = − SRK4 =
1 2 1 2
K
L’application numérique donne
fn ≅ 1988 Hz , ζ ≅ 0.09 , K ≅ 2.82 ⇒ K res ≅ 15.73 , fres ≅ 1972 Hz , fc ≅ 3071 Hz

SR ≅ − 5.06 , SR = − 0.5 , SR ≅ 5.06 , SRωn = − 0.5 , SCζ ≅ − 10.6 , SCωn = − 0.5 , SCζ ≅ 10.6 ,
ζ ωn ζ
1 1 2 2 1 1 2
ωn ζ ζ
SC = − 0.5 , SR ≅ 10.1 , SRK3 ≅ − 0.645 , SR ≅ − 10.1 , SRK4 ≅ 0.645
2 3 4
Etude par simulateur
4. Influence de la résistance R1
La simulation présente les tracés relatifs à la valeur nominale (1703 Ω) de la résistance et à la

valeur augmentée d’environ 5 % (1788 Ω). Les fréquences de résonance et de coupure diminuent
(fréquence naturelle diminue) faiblement ( SRfn = − 0.5 ), la surtension augmente (coefficient
1
d’amortissement diminue) de façon importante ( SRζ = − 5.056 ), le gain K du plateau demeure

1
inchangé ( SRK1 = 0 ) avec l’augmentation de la valeur de la résistance.

30V
(1.9292K, 20.855)
R1 = 1788 Ω
20V (1.9709K, 15.752)
10V
(3.0023K, 1.9942)
(18.535, 2.8202)
(3.0685K, 1.9945)
R1 = 1703 Ω
0V
V(S)
Frequency
Tableau des mesures :
R1 (Ω) K (Veff ) K res (Veff ) fres (Hz ) fc (Hz )
1703 2.820 15.75 1971 3069
1788 2.820 20.85 1929 3002
Traitement des mesures :
R1 (Ω) ζ fn (Hz )
1703 0.08989 1987
1788 0.06777 1938
1
1− 1−
K 02 K res 1 fres
en utilisant les formules ζ = avec K 0 = = , fn = .
2 K 2ζ 1 − ζ 2
1 − 2ζ 2
∆R1 1788 − 1703 ∆ζ 0.06777 − 0.08989
= ≅ 4.99 % , = ≅ − 0.246 ,
R1 1703 ζ 0.08989
∆fn 1938 − 1987
= ≅ − 0.0247
fn 1987
Comparaison :
sensibilité théorique pratique
SRζ - 5.05 - 4.93
1
SRfn - 0.5 - 0.49

1
SRK1 0 0

5. Influence simultanée des résistances R1 et R2
La simulation présente les tracés relatifs à la valeur nominale (1703 Ω) des résistances et à la
valeur augmentée d’environ 5 % (1788 Ω). Les fréquences de résonance et de coupure diminuent
(fréquence naturelle diminue deux fois plus que précédemment) ( SRfn = SRfn = − 0.5 ), la surtension
1 2
(coefficient d’amortissement) demeure inchangé car les effets s’annulent ( SRζ = − SRζ ), le gain K
1 2
du plateau demeure inchangé ( SRK1 = SRK2 = 0 ) avec l’augmentation de la valeur des résistances.
20V
(1.8765K,15.751)
(1.9709K,15.752)
15V
R1 = 1788 Ω
R1 = 1703 Ω
10V
5V (18.535,2.8202)
(3.0685K,1.9945)
(2.9230K,1.9940)
0V
V(S)
Frequency
R1, R2 ( Ω) K (Veff ) K res (Veff ) fres (Hz ) fc (Hz )
1703 2.820 15.75 1971 3069
1788 2.820 15.75 1877 2923

R1, R2 (Ω) ζ fn (Hz )
1703 0.08989 1987
1788 0.08989 1892
∆R1 ∆K ∆ζ ∆f 1892 − 1987

≅ 4.99 % , = 0, =0, n = ≅ − 0.0478
R1 K ζ fn 1987
Comparaison :
ζ ζ
SR + SR 0 0
1 2
SRfn + SRfn -1 - 0.958

1 2
SRK1 + SRK2 0 0

6. Influence de la résistance R 4
La simulation présente les tracés relatifs à la valeur nominale (1820 Ω) de la résistance et à la

valeur augmentée d’environ 5 % (1911 Ω). Les fréquences de résonance et de coupure
augmentent très légèrement (fréquence naturelle inchangée) ( SRfn = 0 ), la surtension (coefficient
4
ζ
d’amortissement diminue fortement) augmente fortement ( SR ≅ − 10.1 ), le gain K du plateau
4
augmente légèrement ( SRK4 ≅ 0.645 ) avec l’augmentation de la valeur des résistances.
40V
(1.9831K, 32.798)
R4 = 1911 Ω
30V
20V
(1.9709K, 15.752)
(10.798, 2.8201)
(3.0819K, 2.0582)
10V
(10.798, 2.9111)
(3.0685K, 1.9945)
R4 = 1820 Ω
0V
V(S)
Frequency
R 4 (Ω) K (Veff ) K res (Veff ) fres (Hz ) fc (Hz )
1820 2.820 15.75 1971 3069
1911 2.911 32.80 1983 3082

R 4 (Ω) ζ fn (Hz )
1820 0.08989 1987
1911 0.04442 1987
∆R1 ∆K 2.911 − 2.82 ∆ζ 0.04442 − 0.08989 ∆f

≅ 4.99 % , = ≅ 0.0323 , = ≅ − 0.5058 , n = 0
R1 K 2.82 ζ 0.08989 fn
Comparaison :
ζ
SR
4
- 10.1 - 10.1
SRfn 0 0
4
SRK4 0.645 0.647

Conception d’un filtre passe-haut Butterworth d’ordre 4
Le but du problème est de concevoir un filtre de Butterworth d’ordre 4. Les caractéristiques réelles
sont celles d’un filtre passe-haut de gain unité et de bande passante à – 3 dB égale à 300 Hz. La
structure à contre-réaction multiple (structure de Rauch) est choisie pour la réalisation des cellules
d’ordre 2.
Réponse de Butterworth
1. Trouvez l’expression du polynôme de Butterworth à partir du calcul des pôles de la fonction de

transfert générale, pôles vérifiant les conditions de stabilité.
2. Ecrivez la fonction de transfert dénormalisée du filtre passe-bas de pulsation de coupure ωc .
Déduisez alors l’expression du filtre passe-haut par transformation conforme.
3. Identifiez les paramètres ω n et ζ de chaque cellule à la forme canonique.
Structure à contre-réaction multiple
C4 R5
C1 C3
-
ve R2
+
R
+ vs
Vs ( p)
4. Donnez l’écriture de la fonction de transfert H ( p) = en fonction des composants passifs
Ve ( p)
pour la réalisation d’une cellule passe-haut utilisant un amplificateur parfait en régime linéaire.
5. Identifiez les paramètres qui caractérisent le filtre (gain H0 , pulsation naturelle ω n , coefficient de
surtension ζ).
6. Ecrivez les expressions des sensibilités des paramètres K = H 0 , ω n et ζ en fonction des
composants passifs.
7. En supposant que les condensateurs possèdent la même valeur et si tous les composants sont
choisis à la tolérance de 1%, donnez les variations relatives de ces paramètres dans le pire cas.
Réalisation du circuit
8. Discutez de l’interaction des cellules et de la stabilité du montage.

9. En considérant les données du problème, pouvez-vous évaluer tous les composants passifs d’une
cellule ?
10. Les condensateurs C1 et C3 étant choisis à la valeur de 47 nF, évaluez les composants restants,
y compris les résistances R + qui permettent de minimiser l’influence des courants de polarisation
sur la composante continue de sortie des amplificateurs.

Corrigé
Réponse de Butterworth
1. Expression du polynôme de Butterworth
2 1
La fonction de transfert en p s’écrit H ( p ) = .
1 + (− 1) p 2n
n
k=2 k=1
Le carré du module étant pair ( H ( p ) = H ( − p ) ), les pôles le sont
k=3 k=0
aussi. Pour n = 4, les pôles de la fonction sont issus de l’équation
1 ⎛π π⎞
j ⎜ +k ⎟
⎛π π⎞ ⎛π π⎞
1 + p 8 = 0 , soit p = (− 1) 8 = e ⎝8 4⎠ k=4 k=7
=
cos⎜ + k ⎟ + j sin⎜ + k ⎟
⎝8 4⎠ ⎝8 4⎠ k=5 k=6
répartis sur le cercle de rayon unité (constellation).
La stabilité impose de retenir les pôles à partie réelle négative, donc situés à gauche de l’axe
imaginaire, c’est-à-dire
⎛ 5π ⎞ ⎛ 5π ⎞
k = 2, 5 → p = cos⎜ ⎟ ± j sin⎜ ⎟ ≅ − 0.383 ± j 0.924
⎝ 8 ⎠ ⎝ 8 ⎠
d’où (p 2 + 0.766 p + 1)(p 2 + 1.848 p + 1)
⎛ 7π ⎞ ⎛ 7π ⎞
k = 3, 4 → p = cos⎜ ⎟ ± j sin⎜ ⎟ ≅ − 0.924 ± j 0.383
⎝ 8 ⎠ ⎝ 8 ⎠
2. Ecriture du filtre passe-bas dénormalisé
La dénormalisation s’effectue par rapport à la pulsation de coupure à – 3 dB du filtre du 4° ordre :
p
p→
1 1 ωc 1 1
⎯⎯ ⎯⎯→
(p + 0.766 p + 1) (p + 1.848 p + 1)
2 2 ⎛
⎜⎜
p2 0.766 ⎞ ⎛ p2 1.848 ⎞
+ p + 1⎟⎟ ⎜⎜ + p + 1⎟⎟
ω
⎝ c
2 ω c ⎠ ω
⎝ c
2 ω c ⎠
p2 p2
p ωc ωc2 ωc2
Transformation passe-bas en passe-haut : →
ωc p ⎛ p 2 0.766 ⎞ ⎛ p 2 1.848 ⎞
⎜⎜ + p + 1⎟⎟ ⎜⎜ + p + 1⎟⎟
ω
⎝ c
2 ω c ⎠ ω
⎝ c
2 ω c ⎠
2ζ 0.766
cellule 1 : ωn ≡ ωc , , soit ωn = 2π 300 rad / s , ζ = 0.383
≡
ωn ωc
2ζ 1.848
cellule 2 : ωn ≡ ωc , ≡ , soit ωn = 2π 300 rad / s , ζ = 0.924
ωn ωc
Structure à contre-réaction multiple
C1 C3 p 2 R2 R5 C1 C3 p 2
H ( p) = − =−
1 ⎛ 1 ⎞ 1 + R2 (C1 + C3 + C 4 ) p + R2 R5 C3 C 4 p 2
⎜⎜ C1 p + + C3 p + C 4 p ⎟⎟ + C3 C 4 p 2
R5 ⎝ R 2 ⎠


p2
C1 R 2 R5 C3 C 4 p2 ωn2
H ( p) = − de la forme H ( p ) = H 0
C 4 1 + R2 (C1 + C3 + C 4 ) p + R2 R5 C3 C 4 p 2 2ζ p2
1+ p+
ωn ωn2
C1 1 R2 C1 + C3 + C 4
avec H 0 = − , ωn = , ζ =
C4 R 2 R 5 C3 C 4 R 5 C3 C 4 2
C1 dK dC1 dC 4
K= ⇒ log K = logC1 − logC 4 ⇒ = − ⇒ SCK1 = − SCK4 = 1
C4 K C1 C4
1 dω n 1 ⎛ dR dR5 dC3 dC 4 ⎞
ωn 2 ⎝ R2 ⎟
R5 C3 C4 ⎠
2 5 3 4
R 2 R5 C 3 C 4
R2 C1 + C3 + C 4
ζ =
R 5 C3 C 4 2
dζ 1 dR 2 1 dR5 dC1 C1 dC3 ⎛ C3 1 ⎞ dC 4 ⎛ C4 1⎞
⇒ = − + + ⎜ ⎟ ⎜ ⎟
ζ 2 R 2 2 R5 C1 C1 + C3 + C 4 ⎜C +C +C − 2⎟ + C ⎜C +C +C − 2⎟
C3 ⎝ 1 3 4 ⎠ 4 ⎝ 1 3 4 ⎠
C1 C3 1 C4 1
⇒ SRζ = − SRζ = 0.5 , SCζ = , SCζ = − , SCζ = −
2 5 1
C1 + C3 + C 4 3
C1 + C3 + C 4 2 4
C1 + C3 + C 4 2
Les condensateurs C1 et C 4 sont les seuls composants passifs à influencer le gain K. Les
sensibilités sur les paramètres ω n et ζ sont inférieures à l’unité, ce qui est une bonne chose.
7. Etude du pire cas
Avec des condensateurs de même valeur et des tolérances de composants identiques

∆R ∆C
( = = ± 1% ), les variations relatives sont les suivantes (approche linéaire) :
R C
∆K ∆C1 ∆C 4 ∆C ∆ωn 1 ⎛ ∆R ∆C ⎞ ∆ζ ∆R 2 ∆C
= + =2 = ± 2% , = ⎜2 +2 ⎟ = ± 2% , = + = ± 1.67%
K C1 C4 C ωn 2⎝ R C ⎠ ζ R 3 C
Réalisation du circuit
8. Discussion
La fonction de transfert en tension du filtre du 4° ordre est égale au produit des fonctions de
transfert des cellules sous la condition d’adaptation en tension (pas d’atténuation de tension entre
cellules). Cette condition est réalisée par la présence, sur l’amplificateur, d’une contre-réaction
tension courant qui réduit fortement la résistance de sortie de la cellule (topologie parallèle en
sortie de montage).
La stabilité est satisfaisante puisque les coefficients d’amortissement sont positifs. Cela avait déjà
été conditionné par le choix des racines à partie réelle négative du polynôme de Butterworth,
racines complexes conjuguées de la forme − ζω n ± jωn 1 − ζ 2 avec la normalisation ω n = 1 ,
d’où des valeurs de 0.383 et 0.924 pour ζ.

9. Conditionnement du problème

bilan montre 3 équations écrites précédemment pour 8 inconnues C1, R2 , C3 , C 4 , R5 et H 0 , ωn , ζ .
Il est donc nécessaire d’introduire 5 données afin d’évaluer tous les composants d’une cellule :
- 3 données issues du cahier des charges
ωn = 2π 300 rad / s , ζ = 0.383 ou ζ = 0.924 , K = H 0 = 1 ,
- 2 données issues de valeurs de composants passifs prises de façon arbitraire.
10. Calcul des résistances
Ici, les valeurs de composants passifs prises de façon arbitraire sont C1 = C3 = 47 nF . La

résolution du système linéaire fournit les valeurs
cellule 1 : C 4 = 47 nF , R2 = 2.88 kΩ , R5 = 44.2 kΩ
cellule 2 : C 4 = 47 nF , R2 = 6.95 kΩ , R5 = 18.3 kΩ
Afin de minimiser l’influence des courants de polarisation sur la composante continue de sortie, il
faut équilibrer les entrées par rapport à la masse. La source dynamique étant éteinte, les
condensateurs assimilés à des circuits ouverts et le potentiel de sortie souhaité à la masse, alors
la topologie montre que R + = R5 .
Simulation
10
(300.454, -3.0038)
cellule 1 : ζ = 0.383
gain unité
(215.444, -3.0547)
0
cellule 2 : ζ = 0.924
-10 (419.008, -2.9918)
-20
filtre complet
-30
-40
100Hz 300Hz 1.0KHz 3.0KHz 10KHz
DB(V(S1)) DB(V(S2)) DB(V(S))
Frequency
Les deux cellules possèdent le même diagramme asymptotique car mêmes pulsations naturelles
ωn et leurs fréquences de coupure à – 3 dB est fournie par la relation
fc = f n 2 ζ 2 − 1 + ( 2 ζ 2 − 1)2 + 1 , soit fc1 ≅ 216 Hz et fc2 ≅ 417 Hz .

Filtre passe-bande à contre-réaction multiple (structure de Rauch) à sensibilité

améliorée
L’étude porte sur le filtre représenté ci-dessous, utilisant deux amplificateurs de tension parfaits en
régime linéaire.
C
R3
1u
100k
R1 C
-
80k 1u
R2
ve
15.9 + U1 vs1
R4 100k
135k
4.7k
+ R
10k
vs2 U2 -
αR
Vs1 ( p )
1. Ecrivez l’expression de la fonction de transfert H1( p ) = .
Ve ( p )
2. Vu l’expression trouvée, précisez le type de filtre. Vérifiez par l’examen du comportement en
fréquence du circuit.
3. Ecrivez les expressions des paramètres qui caractérisent le filtre (gain H10 , pulsation naturelle
ωn , bande passante à -3 dB ∆ω , coefficient de qualité Q). Commentez ces résultats.
Vs2 ( p )
4. Effectuez la même démarche pour la fonction de transfert H 2 ( p ) = et commentez.
Ve ( p )
5. Discutez de la stabilité du montage suivant la valeur de α.
6. Si l’on prend α = 1 et en constatant que la résistance R 2 possède une valeur très faible devant
celles des autres résistances, évaluez les paramètres du filtre.
7. Si R 4 → ∞ , quelle topologie connue retrouvez-vous ? Comparez ses performances aux
performances générales précédemment obtenues.

Corrigé
1. Expression de la fonction de transfert H1( p )
Soit A le nœud commun à R2 , R 4 , C.
⎧Vs2 ( p ) = − α Vs1 ( p ) (inverseur U 2 )

⎪
⎪ Ve ( p ) Vs ( p )
⎪ + CpVs1 ( p ) + 2
R1 R4
⎪VA ( p ) =
⎪ 1 1 1 Ve ( p ) ⎛ α ⎞
+ + + 2Cp + ⎜⎜ Cp − ⎟Vs ( p )
⎪⎪ R1 R2 R 4 Vs1 ( p ) R1 ⎝ R 4 ⎟⎠ 1
⎨ ⇒ − =
⎪ Vs1 ( p ) R3C p 1 1 1
CpVA ( p ) + + + + 2Cp
⎪ R3 R 1 R 2 R 4
⎪V ( p ) =
−
⎪ 1
Cp +
⎪ R3
⎪
⎪⎩V + ( p ) = V − ( p ) = 0
Vs1 ( p ) R3C p 1
=−
Ve ( p ) R1 1 1 1 ⎛ R ⎞
+ + + ⎜ 2 − α 3 ⎟⎟ C p + R3C 2 p 2
R1 R2 R 4 ⎜⎝ R4 ⎠
⎛ R ⎞
⎜⎜ 2 − α 3 ⎟⎟ C
⎝ R4 ⎠
p
1 1 1
+ +
R3 R1 R2 R 4
H1( p ) = −
⎛ R ⎞ ⎛ R ⎞
⎜⎜ 2 − α 3 ⎟⎟ R1 ⎜⎜ 2 − α 3 ⎟⎟ C
⎝ 4 ⎠ R3C 2
1+ ⎝ 4 ⎠
R R
p+ p2
1 1 1 1 1 1
+ + + +
R1 R2 R 4 R1 R2 R 4
2. Identification du type de filtre
Le type de filtre est un passe-bande. Aux très basses fréquences, les condensateurs sont
assimilés à des circuits ouverts et v s1 = 0 . Aux très hautes fréquences, les condensateurs sont
assimilés à des courts-circuits et v s1 = v + = 0 .
3. Paramètres du filtre
⎛ 1 1 1 ⎞ R
R3 ⎜⎜ + + ⎟⎟ 2 −α 3
R3 1 ω ⎝ 1
R R 2 R 4 ⎠ R4
H 01 = − , ωn = ,Q= n = , ∆ω =
⎛ R ⎞ R3 ∆ω R3 R3 C
⎜⎜ 2 − α 3 ⎟⎟ R1 C 2 −α
⎝ R 4 ⎠ 1 1 1 R4
+ +
R1 R2 R 4
La résistance R2 règle la fréquence centrale fn indépendamment du gain H 01 et de la largeur de

bande ∆f à – 3 dB.

4. Fonction de transfert H 2 ( p )
Vs2 ( p ) Vs2 ( p ) Vs1 ( p )

H 2 ( p) = = = − α H1( p )
Ve ( p ) Vs1 ( p ) Ve ( p )
Le gain à l’accord est multiplié par α et il n’y a pas d’inversion de phase entrée/sortie
α R3
H 02 =
⎛ R ⎞
⎜⎜ 2 − α 3 ⎟⎟ R1
⎝ R 4 ⎠
5. Stabilité du montage
R3 2R 4
Stabilité pour 2 − α > 0 , soit α < = 2 .7
R4 R3
1
Pour α = 1 et R2 << R1 et R 4 , alors ωn ≅
C R 2 R3
fn ≅ 126 Hz , ∆f ≅ 2 Hz , H 02 = − H 01 ≅ 1 , Q ≅ 63
7. Discussion sur les performances
Si R 4 → ∞ , la topologie devient une structure de Rauch classique, suivie d’un inverseur de gain
unité. La fréquence centrale demeure inchangée, mais les autres paramètres deviennent figés
alors que les performances précédentes montrent, entre autre, une bande passante très étroite ou
une forte surtension suivant la valeur de α , grâce au bouclage du second amplificateur.
20
(125.512, 10.456)
(125.244, 7.4701) (125.837, 7.4388)
(125.512, -83.762m) (125.512, -4.0932)
0
(124.573, -2.9929) (126.512, -2.9835)
α = 2.2, K = 3.33, Q = 213

α = 1, K = 1, Q = 65
R4 = ∞, K = 0.624, Q = 40
-20 (127.124, -7.0963)
(123.981, -7.0837)
-30
100Hz 160Hz
DB(V(S1))
Frequency

Filtre passe-bande à INIC
Une première étude porte sur le montage représenté ci-dessous, utilisant un amplificateur de tension
parfait en régime linéaire.
αR
i0
-
v0
+
1. Ecrivez l’expression de l’impédance d’entrée Z 0 = v 0 / i 0 et concluez sur l’intérêt du montage.
Le montage précédent est intégré au sein du circuit de la figure suivante.

R1 C1
U2
+
ve - + -
R R2 C2 vs
αR
U1
Vs ( p)
2. Ecrivez l’expression de la fonction de transfert H ( p) = .
Ve ( p)
3. Vu l’expression trouvée, identifiez le type de filtre. Vérifiez par l’examen du comportement en
fréquence du circuit.
4. Ecrivez les expressions des paramètres qui caractérisent le filtre (gain H0 , pulsation naturelle ω n ,
coefficient de qualité Q, bande passante à -3 dB ∆ω ). Commentez ces résultats.
5. En choisissant R1 = R2 = R et C1 = C2 = C , discutez de la stabilité du montage suivant la valeur
de α.
6. Expliquez la présence de l’amplificateur U 2 .
7. Evaluez les paramètres K = H 0 et Q pour α = 1 et 1.95 .

Corrigé
1. Expression de l’impédance d’entrée Z 0
⎧ V0 ( p ) − Vs ( p )
⎪I 0 ( p ) = αR
⎪⎪ V0 ( p ) ⎡ Z ( p ) + R ⎤ V0 ( p )
⎨V ( p ) = V ( p ) = V0 ( p )
+ − ⇒ I0 ( p) = 1− ⇒ Z0 ( p) = = − α Z( p)
⎪ α R ⎢⎣ Z( p) ⎦
⎥
I0 ( p)
Z( p)
⎪V + ( p ) = Vs ( p )
⎩⎪ Z( p) + R
Ce montage ramène l’impédance Z en entrée, changée de signe et proportionnelle à α

(convertisseur d’impédance négative).
2. Expression de la fonction de transfert H (p )
L’amplificateur U 2 , monté en suiveur, présente une haute impédance d’entrée. Le transfert en

1 − α R2
tension est produit par un pont d’impédances Z1( p ) = R1 + , − α Z2 ( p) = .
C1 p 1 + R2 C2 p
Vs ( p ) − α Z2 ( p) − α R2C1 p
= =
Ve ( p ) Z1( p ) − α Z 2 ( p ) (1 + R1C1 p )(1 + R2C2 p ) − α R2C1 p
− α R2C1 p
H ( p) =
1 + (R1C1 + R2C2 − α R2C1 )p + R1R2C1C2 p 2

1 p
Q ωn
La fonction de transfert en tension est de la forme H (p ) = 2 .
p 1 p
+ +1
ωn2 Q ωn
Le type de filtre est un passe-bande. Aux très basses fréquences, les condensateurs sont
assimilés à des circuits ouverts et rien ne passe à l’entrée de l’amplificateur U1 . Aux très hautes
fréquences, les condensateurs sont assimilés à des courts-circuits et l’entrée de l’amplificateur
U 2 est à la masse.
4. Expressions des paramètres du filtre
H ( p) =
− α R2C1 (R1C1 + R2C2 − α R2C1 )p
R1C1 + R2C2 − α R2C1 1 + (R1C1 + R2C2 − α R2C1 )p + R1R2C1C2 p 2
− α R2C1 1 R1R2C1C2
H0 = , ωn = ,Q= ,
R1C1 + R2C2 − α R2C1 R1R2C1C 2 R1 1 R 2C 2 − α R 2C1
C +
R1C1 + R2C2 − α R2C1
∆ω =
R1R2C1C2
Si la résistance α R est ajustable, celle-ci modifie tous les paramètres, excepté la pulsation
centrale ωn du filtre.

5. Stabilité du montage
− α RC p 1
R1 = R2 = R , C1 = C2 = C ⇒ H ( p ) = avec 2ζ = = 2 − α (α ≥ 0)
1 + (2 − α )RC p + R 2C 2 p 2 Q
Le système est stable pour ζ > 0 , soit 0 ≤ α < 2 ; oscillateur pour ζ = 0 , soit α = 2 ; instable
pour ζ < 0 , soit α > 2 .
6. Présence de l’amplificateur U 2
L’amplificateur U 2 , monté en suiveur, sert de buffer (résistance d’entrée très élevée et résistance
de sortie très faible par la contre-réaction tension-tension totale). Ainsi, la sortie du filtre est
adaptée en tension et indépendante de la fréquence.
7. Evaluation de paramètres du filtre
40
(1.0574K, 31.700)
(1.0311K, 28.748) (1.0841K, 28.748)
R1 = R2 = 15 kΩ
C1 = C2 = 10 nF
20 α = 1.95, K = 39, ∆f = 53 Hz
(1.0579K, 9.529)
K = α /(2-α)
α = 1.5, K = 3, ∆f = 531 Hz
(1.0539K, -9.868m)
(654.992, -3.0167) (1.7120K, -3.0148)

-20
α = 1, K = 1, ∆f = 1057 Hz
-40
100Hz 300Hz 1.0KHz 3.0KHz 10KHz
DB(V(s))
Frequency

Filtre passe-tout (déphaseur pur) du premier ordre
Le montage représenté ci-dessous, utilise un amplificateur de tension parfait en régime linéaire.
10k
R
-
10k s
R
+
ve 10k
vs
C
Vs ( p)
1. Donnez l’écriture de la fonction de transfert H ( p) = .
Ve ( p)
2. Tracez le module H ( jω ) et l’argument ϕ = arg[H ( jω )] en fonction de log(ω ) .
dϕ
3. Ecrivez l’expression du retard (temps de propagation) de groupe τ = − et tracez sa variation
dω
en fonction de log(ω ) .
4. Evaluez le composant C tel que τ = 1 ms et donnez la plage de fréquences correspondante.
f '(x)
arctg [f ( x )] =
d
Formulaire :
dx 1 + f ( x )2
Corrigé
⎧ + 1
⎪V ( p ) = 1 + RCp Ve ( p ) p
⎪ 1−
⎪ + − V ( p ) 1 − RCp ωn 1
⎨V ( p ) = V ( p ) ⇒ s = d’où H ( p ) = avec ωn =
⎪ Ve ( p ) 1 + RCp p RC
V ( p ) + Vs ( p ) 1+
⎪V − ( p ) = e ωn
⎪⎩ 2
2. Tracés du module et de l’argument ( p = jω )
ω ω2
1− j 1+
ωn ω n2 ⎛ ω ⎞
H ( jω ) = ⇒ H ( jω ) = = 1 (0 dB ) et ϕ = arg[H ( jω )] = − 2 arctg ⎜⎜ ⎟⎟
ω ω 2
⎝ ωn ⎠
1+ j 1+
ωn
ω n2
π
ω → 0 ⇒ ϕ → 0 , ω = ωn ⇒ ϕ = − , ω → ∞ ⇒ ϕ → − π (voir tracés)
2
3. Retard

d ⎛ ω ⎞ 2 1
τ =2 ⎜ arctg ⎟⎟ =
dω ⎜⎝ ωn ⎠ ω ω2
n
1+ 2
ωn
2 1
ω → 0 ⇒τ → , ω = ωn ⇒ τ = , ω → ∞ ⇒τ → 0 (voir tracé)
ωn ωn
4. Evaluation de C
2
τ = = 2 R C ⇒ C = 50 nF et fn ≅ 318 Hz
ωn
Le retard est à peu près constant pour f ∈ [0, 100 Hz ] (voir tracé)
2.0
(318.339, -263.144u)
-2.0
DB(V(s))
0d
(318.339, -90.013)
-90d
-180d
arg (V(s))
2.0ms
(318.339, 500.078u)
1.0ms
0s
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz
τ (V(s)) Frequency

Filtre passe-tout (déphaseur pur) du second ordre
Le montage représenté ci-dessous, utilise un amplificateur de tension parfait en régime linéaire.
R2
10k C2
C1 R1
-
10k
Ra
+
ve vs
Rb
10k
Vs ( p)
1. Donnez l’écriture de la fonction de transfert H ( p) = en posant K = Ra Rb .
Ve ( p)
2. Déterminez l’expression de K telle que le montage soit un déphaseur pur de fonction de transfert
2ζ p2
1− p+ 2
1 ωn ωn
H ( p) = .
1+ K 2ζ p2
1+ p+ 2
ωn ωn
3. Ecrivez les expressions des paramètres ωn et ζ .
4. Tracez le module H ( jω ) et l’argument ϕ = arg[H ( jω )] en fonction de log(ω ) .
dϕ
5. Ecrivez l’expression du retard (temps de propagation) de groupe τ = − .
dω
Un retard sensiblement constant est souhaité sur une plage de fréquences donnée.
6. En prenant comme condition τ (ωn ) = τ (0) 2 , évaluez le paramètre ζ puis déduisez les valeurs
des composants passifs C1 , C2 et Ra tel que τ = 1 ms .
7. Tracez la variation du retard en fonction de log f et donnez la plage de fréquences correspondant
à un retard à peu près constant.
f '(x)
arctg [f ( x )] =
d
Formulaire :
dx 1 + f ( x )2

Corrigé
Soit A le nœud commun à R1 , R2 , C1
⎧ + 1
⎪V ( p ) = 1 + K Ve ( p )
⎪
⎪ VA ( p )
+ C2 pVs ( p )
⎪ − R1
⎪V ( p ) =
⎪ 1
+ C2 p 1 1 + [(R1 + R2 )C2 − K R2C1 ] p + R1R2C1C 2 p 2
⎪ R1 Vs ( p )
⎨ ⇒ =
⎪V + ( p ) = V − ( p ) Ve ( p ) 1 + K 1 + (R1 + R2 )C2 p + R1R2C1C2 p 2
⎪
⎪ V ( p) V − ( p)
⎪ C1pVe ( p ) + s +
⎪VA ( p ) = R2 R1
⎪ 1 1
⎪ C1p + +
⎩ R2 R1
2. Expression de K
2 (R1 + R2 )C2
Déphaseur pur si (R1 + R2 )C2 − K R2C1 = − (R1 + R2 )C2 ⇒ K =
R2C1
3. Expression des paramètres
1 C2 R1 + R2
ωn = , ζ =
R1 R2 C1C2 R1 R2 C1 2
4. Tracés du module et de l’argument ( p = jω )
2ζ p2 ⎛ ⎞
1− p+ ⎜ 2ζ ω ⎟
1 ωn ωn2 1 ⎜ ωn ⎟
H ( p) = ⇒ H ( jω ) = (constant) et ϕ = arg[H ( jω )] = − 2 arctg ⎜ ⎟
1+ K 2ζ p 2
1+ K ⎜ 1− ω
2
⎟
1+ p+ 2
ωn ωn ⎜ ωn2 ⎟
⎝ ⎠
ω → 0 ⇒ ϕ → 0 , ω = ωn ⇒ ϕ = − π , ω → ∞ ⇒ ϕ → − 2 π (voir tracés)
5. Retard
⎛ ⎞ ω2
⎜ 2ζ ω ⎟ 1+
d ⎜ ωn ⎟ 4ζ ωn2
τ =2 arctg ⎜ ⎟=
dω ⎜ 1− ω 2
⎟ ωn ⎛ ω2 ⎞
2
2
⎜ ⎟ ⎜1 − ⎟ + 4ζ 2 ω
⎝ ω n2 ⎠ ⎜ ω2 ⎟ ωn2
⎝ n ⎠
4ζ 2
ω → 0 ⇒τ → , ω = ωn ⇒ τ = , ω → ∞ ⇒τ → 0 (voir tracé)
ωn ζ ωn

6. Evaluation de ζ et des composants
τ (0 ) 2 4ζ
Condition τ (ωn ) = ⇒ = d’où ζ ≅ 0.841 .
2 ζ ωn 2 ωn
1 4ζ C2 4 C 2 Ra
En posant R = R1 = R 2 , ωn = avec τ = , ζ = et K = =
R C1C2 ωn C1 C1 Rb
⎧ τ2
⎪C1C2 =
⎪ 4ζ 2R 2
d’où ⎨ ⇒ C1 ≅ 35.4 nF , C2 = 25 nF
⎪C = C2
⎪ 1 2
⎩
et K ≅ 2.83 (- 11.6 dB), Ra ≅ 28.3 kΩ ( fn ≅ 535 Hz )
7. Tracé du retard
-10
(534.963, -11.632)
-11
-12
-13
DB (V(s))
0d
(534.963, -180.001)
-180d
-360d
arg (V(s))
2.0ms
(301.834, 965.935u)
(534.963,706.750u)
1.0ms
0s
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz
τ (V(s))
Frequency
Le retard est à peu près constant sur une plage de 0 à 300 Hz.

Filtre coupe-bande (réjecteur) à deux amplificateurs de tension
L’étude porte sur le filtre présenté ci-dessous, utilisant deux amplificateurs de tension idéaux en
régime linéaire.
R3
100k
R2
-
100k
R1
+ vs
ve 100k U1
C1
-
68n
+
U2
Zeq R4
33k
C2
68n
R5
68k
1. Ecrivez l’expression de l’impédance équivalente Z eq constituée par les éléments C1, C2, R4, R5,
U2.
1
2. Montrez que l’impédance trouvée est de la forme Z eq = R + Lp + .
Cp
Vs ( p )
3. Ecrivez l’expression de la fonction de transfert H ( p ) = .
Ve ( p )
4. En constatant que R1 = R 2 = R3 ≅ R , identifiez le type de filtre et évaluez ses caractéristiques
principales.
5. Tracez la réponse en fréquence de la fonction dans le plan de Bode (module et argument).

Corrigé
1. Expression de l’impédance équivalente
L’amplificateur U 2 est monté en suiveur. Le condensateur C1 étant en série avec l’entrée du

montage, le calcul porte sur l’impédance d’entrée vue par la tension v + .
⎧ 1
⎪ I ( p ) = R 4 I e ( p ) car V + ( p ) = V − ( p )
-
⎨C2 p
C1 ⎪V + ( p ) = R I ( p ) + R [I ( p ) + I ( p )]
⎩ 4 e 5 e
ie
+
U2
V + ( p)
ve
R4 ⇒ = R 4 + R5 + R 4 R5 C 2 p
Ie ( p)
C2
i
R5 1
d’où Z eq = + R 4 + R5 + R 4 R5 C 2 p
C1 p
2. Identification des éléments
R = R 4 + R5 , L = R 4 R5 C2 et C = C1
R3
⎧
100k ⎪ +
⎪V ( p ) = V ( p )
−
R2 ⎪⎪ Z eq ( p )
- ⎨V + ( p ) = Ve ( p )
100k ⎪ Z eq ( p ) + R1
R1 ⎪ R3 R2
+ vs ⎪V − ( p ) = Ve ( p ) + Vs ( p )
ve 100k U1
⎩⎪ R 2 + R3 R 2 + R3
Zeq R1 R3
Z eq ( p ) −
Vs ( p ) R2
⇒ H ( p) = =
Ve ( p ) Z eq ( p ) + R1
⎛ R R ⎞
LC1 p 2 + ⎜⎜ R − 1 3 ⎟⎟ C1 p + 1
d’où H ( p ) = ⎝ R2 ⎠
LC1 p 2 + (R + R1 )C1 p + 1
ω2 ω
1− +j
ω02 ω1 1 1 1
H ( jω ) = avec ω0 = , ω1 = et ω2 =
ω2
1− 2 + j
ω LC1 ⎛ R R
⎜⎜ R − 1 3
⎞
⎟⎟C1
(R + R1 )C1
ω0 ω2 ⎝ R2 ⎠

R1 R3
R−
R2
Pour ω << ω0 et ω >> ω0 , H ( jω ) → 1 , pour ω = ω0 , H ( jω0 ) = <1
R + R1
C’est donc un filtre réjecteur symétrique de gain unité, centré sur ωrej = ω0 et de largeur relative
∆ω
de bande de réjection =
C1
(R1 + R4 + R5 ) . L’évaluation des caractéristiques donnent :
ω0 R 4 R5 C 2
frej = 49.4 Hz avec atténuation de 1 201 soit – 46 dB, ∆f = 209.6 Hz , Q = 0.236 .
5. Tracés dans le plan de Bode
2
⎛ ω2 ⎞ ω2 ω ω
⎜1 − ⎟
⎜ ω2 ⎟ + ω2
⎝ 0 ⎠ ω2 ω2
H ( jω ) = et arg[H ( jω )] = arctg
1
− arctg
2 ω2 ω2
⎛ ω2 ⎞ ω2 1− 2 1− 2
⎜1 − ⎟ ω0 ω0
⎜ ω2 ⎟ + ω2
⎝ 0 ⎠ 2
100d
(49.4 Hz,0 d)
f0 = 49.4 Hz
0d
-100d
Arg(V(s))
0
∆f = 209,6 Hz (11.1 Hz,-3 dB) (220.7 Hz,-3 dB)

-25 f0 = 49.4 Hz (49.4 Hz,-46 dB)
Q = 0.236
-50
1.0Hz 3.0Hz 10Hz 30Hz 100Hz 300Hz 1.0KHz
DB(V(s))
Frequency

Filtre réjecteur à variable d’état
L’étude porte sur le filtre représenté ci-dessous, utilisant trois amplificateurs de tension parfaits en
régime linéaire.
R
-
S2
C
+
U2
R R
R1
E R1
- R2 R3
S1
ve
+
U1
-
S3
R2
+
U3
L’étude de ce filtre s’effectuera en deux étapes : étude du sous-circuit encadré en pointillé, puis étude
du circuit complet.
Etude du sous-circuit
VS1 ( p )
1. Donnez l’écriture de la fonction de transfert H1( p ) = en fonction des composants passifs.
VE ( p )
2. Vu l’expression trouvée, précisez le type de filtre et écrivez les expressions des paramètres qui le
caractérisent.
Etude du circuit complet

VS3 ( p )
3. Donnez l’écriture de la fonction de transfert H ( p ) = en fonction des composants passifs.
VE ( p )
4. Précisez le type de filtre obtenu et écrivez les expressions des paramètres qui le caractérisent.
Commentez ces résultats.
5. Citez les données manquantes que réclame le conditionnement du problème. Combien de valeurs
arbitraires de composants passifs faut-il prendre si les caractéristiques réelles du filtre sont
données (gain, …).

Corrigé
Etude du sous-circuit
1. Expression de la fonction de transfert H1( p )
Le théorème de Millman appliqué aux nœuds A d’entrée des AOI donne :
⎧ Ve ( p ) ⎛ 1 ⎞ Vs2 ( p )
⎪ + Vs1 ( p ) ⎜⎜ Cp + ⎟⎟ +
⎪0 = R 1 ⎝ R1⎠ R
⎪ ⎧Ve ( p ) ⎛ 1 ⎞ Vs2 ( p )
2 1 ⎪ + Vs1 ( p ) ⎜⎜ C p + ⎟+ =0
⎪⎪ + + Cp R1 ⎟⎠
R1 R ⎪ R1 ⎝ R
⎨ ⇒ ⎨
⎪ Vs1 ( p ) ⎪ Vs1 ( p )
⎪Vs ( p )Cp ⎪Vs2 ( p ) = RC p
⎪ 2
= R ⎩
⎪ 1 + Cp 1
+ Cp
⎪⎩ R R
R 2C
p
Vs1 ( p ) R1
=−
Ve ( p ) R 2C
1+ p + R 2C 2 p 2
R1
2. Type et paramètres du filtre

2ζ
p
ωn
Le type de filtre est un passe-bande de la forme H1( p ) = H 01
2ζ p2
1+ p+ 2
ωn ωn
1 1 ω R 1
avec H 01 = − 1 , ωn = ,Q= = n = 1 ⇒ ∆ω =
RC 2ζ ∆ω R R1C
Etude du circuit complet
VS3 ( p )
3. Expression de la fonction de transfert H ( p ) =
VE ( p )
Le montage sommateur inverseur donne : Vs3 ( p ) = −

R3
R2
[ ]
Ve ( p ) + Vs1 ( p ) = − 3 [1 + H1( p )]Ve ( p )
R
R2
Vs3 ( p ) R3 1 + R 2C 2 p 2
=−
Ve ( p ) R2 R 2C
1+ p + R 2C 2 p 2
R1
4. Type et paramètres du filtre

p2
1+
ωn2
Le type de filtre est un passe-bande coupe-bande de la forme H ( p ) = H 0
2ζ p2
1+ p+
ωn ω n2

R3 1 1
avec H 0 = − , ωn = ≡ ωrej , ∆ω =
R2 RC R1C
Le réglage de la fréquence de réjection et de la largeur de bande à – 3 dB peut être réalisé de

façon indépendante par l’action sur l’ensemble des résistances R et R1 respectivement., la valeur
du gain étant indépendante de ces paramètres.
5. Conditionnement du problème

bilan montre 3 équations écrites précédemment pour 8 inconnues R1, R2 , R3 , R, C et H 0 , ωn , ∆ω .
Il est donc nécessaire d’introduire 5 données afin d’évaluer tous les composants du filtre.
Si les caractéristiques réelles du filtre sont données ( H 0 , ω n , ∆ω ), alors 2 valeurs de composants

passifs seront prises de façon arbitraire.
Simulation
20
(47.556, 16.999)
(52.565, 16.999)
(47.564, -3.0002) (52.557, -3.0002)

-0
-20
-40
R2 = 10 kΩ (50.004, -32.100)
C = 1 µF (77.545, -23.009)
arbitraire
-60
10Hz 30Hz 100Hz 300Hz
DB(V(S3)) DB(V(S1)) DB(V(S2))
Frequency

Filtre universel
A partir du schéma de principe, on étudiera le filtre universel à quatre sorties qui met en œuvre un
additionneur soustracteur, un additionneur et deux intégrateurs.
Le but est de réaliser un filtre réjecteur symétrique de gain unité, de fréquence de réjection 50 Hz, de
largeur de bande 2.5 Hz à -3 dB et un filtre passe-bande de gain unité.
Schéma de principe
S1
-K1 -K4
E + + S4
K2 -ω1/p
-K3 -K5
S2
-ω2/p
S3
1. Ecrivez les équations issues du schéma.

2. Identifiez les fonctions de transfert écrites sous la forme canonique du second ordre et donnez les
expressions de ζ et ωn .
Réalisation du filtre
R6
R5 R1 10k C1 R2 C2
10k 100n 100n

R7 U1 U2 U3
- - -
S1 S2 S3
+
Ve
+ + +
R4
R9
R3
R10
R8 U4
-
10k S4
3. Identifiez les éléments du montage à ceux du schéma de principe.

4. Les deux intégrateurs étant identiques et l’influence des courants de polarisation sur la
composante continue du signal de sortie de U1 étant minimisée, calculez les valeurs manquantes
de résistances.

Corrigé
Schéma de principe
1. Equations issues du schéma
ω1 ω2
VS1 ( p ) = −K1 VE ( p ) + K 2 VS2 ( p ) − K 3 VS3 ( p ) , VS2 ( p ) = − VS1 ( p ) , VS3 ( p ) = − VS2 ( p ) ,
p p
VS4 ( p ) = −K 4 VS1 ( p ) − K 5 VS3 ( p )
2. Identification des fonctions de transfert
p2 2ζ
p
VS1 ( p ) ωn2 VS2 ( p ) K1 ωn
= −K1 2 (filtre passe-haut), = (filtre passe-bande)
VE ( p ) p 2ζ VE ( p ) K 2 p 2 2 ζ
+ p +1 + p +1
ωn2 ωn ω n2 ωn
p2 K5
+
VS3 ( p ) K 1 VS4 ( p ) ωn2K3 K 4
=− 1 2 (filtre passe-bas), = K1 K 4 (filtre réjecteur)
VE ( p ) K3 p 2ζ VE ( p ) p2 2ζ
+ p +1 + p +1
ωn2 ωn ω n2 ωn
K2 ω1
avec ωn = K 3 ω1 ω2 et ζ =
2 K 3 ω2
Réalisation du filtre
3. Identification des éléments
Intégrateurs : (montage inverseur)
R1 C1 VS2 ( p ) Z( p)
=−
S1 VS1 ( p ) R1
U2 1
-
VS2 ( p) = − VS ( p ) (idem pour U 3 )
R1C1 p 1
S2
1 1
+
Identification → ω1 = , ω2 =
R1 C1 R2 C2
Additionneur : (montage inverseur et théorème de superposition)
R9 R10 R10 R
VS4 ( p ) = − VS ( p ) − 10 VS3 ( p )
S3 R8 1 R9
R8 U4
S1 R10 R
-
Identification → K 4 = , K 5 = 10
S4 R8 R9
+

Additionneur soustracteur : (théorème de superposition avec montage additionneur)
R6 R5
S3
R5 R
R7 U1
v S2 = 0 ⇒ VS1 ( p ) = − VE ( p ) − 5 VS3 ( p )
R7 R6
E -
S1
v S3 = v E = 0 ⇒
+
⎧ + R3
R4 ⎪V ( p ) = R + R VS2 ( p )
S2 ⎪⎪ 3 4
+ ( p) = V − ( p)
R3 ⎨ V
⎪ R 6 // R 7
⎪V − ( p ) = VS ( p )
⎪⎩ R 6 // R 7 + R 5 1
⎛ R R ⎞ R3
VS1 ( p ) = ⎜⎜1 + 5 + 5 ⎟
⎟ R + R VS2 ( p )
⎝ R 6 R7 ⎠ 3 4
⎛ R R ⎞ R3 R R
soit VS1 ( p ) = ⎜⎜1 + 5 + 5 ⎟⎟ VS2 ( p ) − 5 VE ( p ) − 5 VS3 ( p )
⎝ R 6 R 7 ⎠ 3
R + R 4 R 7 R6
R5 ⎛ R R ⎞ R3 R5
Identification → K1 = , K 2 = ⎜⎜1 + 5 + 5 ⎟
⎟ R + R , K3 = R
R7 ⎝ R 6 R7 ⎠ 3 4 6
4. Calcul des composants

bilan montre 9 équations écrites précédemment pour 21 inconnues
R1, R2 , R3 , R 4 , R5 , R6 , R7 , R8 , R9 , R10 , C1, C2 et ωn , ζ , ω1, ω2 , K1, K 2 , K 3 , K 4 , K 5 .
Il est donc nécessaire d’introduire 12 données.
a. 5 données sont issues du cahier des charges
filtre réjecteur symétrique K 5 = K 3 K 4 , de gain unité K1 K 4 = 1 , de fréquence de réjection
ωrej = ωn = 100 π rad/s et de largeur de bande relative à –3 dB 2ζ = ∆ω ωn = 0.05 ,
filtre passe-bande de gain unité K1 = K 2 ,
b. 2 données issues de relations entre composants passifs lors de la réalisation
intégrateurs identiques ω1 = ω2 ou R1C1 = R2 C2 ,
équilibrage statique de l’additionneur soustracteur R 5 // R 6 // R 7 = R 3 // R 4 ,
c. 5 données issues de valeurs de composants passifs prises de façon arbitraire
R5 = R6 = R8 = 10 kΩ , C1 = C2 = 100 nF
La résolution du système linéaire fournit les valeurs

R1 = R2 ( K 3 = 1 ), R7 = 20 R5 ( K1 = K 2 = 0.05 ), R3 // R 4 = 10 3 0.205 , 40 R3 = R 4 ,
R8 = R9 , R10 = 20 R8 ( K 4 = K 5 = 20 )
soit R1 = R2 = 31831 Ω , R3 = 5 kΩ , R 4 = R7 = R10 = 200 kΩ , R9 = 10 kΩ .
Ce filtre est utilisé en réjecteur de la fréquence parasite issue du secteur, mais la norme EDF donne
50 ± 0.5 Hz (amenée ici à ± 1.25 Hz). Si ces fluctuations amènent une atténuation insuffisante
autour de la réjection, un filtre suiveur en fréquence, intégrant une boucle à verrouillage de phase,
asservira la fréquence de réjection à la variation de la fréquence du secteur (voir cours « Boucles à
verrouillage de phase »).

Pour une réalisation optimale, un circuit intégré quad (4 amplificateurs dans un même boîtier) doit être
utilisé.
20
(49.977, 37.030m) frej = 50 Hz, ∆f = 2.5 Hz
-0
(48.781, -3.0535) (51.337, -3.0113)
-20
-40
(50.004, -47.457)
-60
10Hz 30Hz 100Hz 260Hz
DB(V(S1)) DB(V(S2)) DB(V(S3)) DB(V(S4))
Frequency
Remarques :
- Les filtres passe-bande et réjecteur possèdent un gain unité, les filtres passe-haut et passe-bas
un gain de 0.05 (- 26 dB).
- Les quatre cellules composant le filtre présentent chacune une contre-réaction tension-courant qui
justifie une très faible résistance de sortie (topologie parallèle), assurant ainsi une adaptation en
tension (fonction de transfert globale égale au produit des fonctions de transfert élémentaires).
- La lecture du schéma électrique peut s’effectuer par le raisonnement suivant : les deux
intégrateurs multiplient la fonction de transfert VS1 ( p ) VE ( p ) (sortie de U1 ) par 1 p (sortie de U 2 ),
puis par 1 p (sortie de U 3 ), ce qui implique respectivement que S1 est un passe-haut, S2 passe-
bande, S3 passe-bas ; la somme des passe-haut et passe-bas produit le coupe-bande (sortie de
U 4 ).

Oscillateur sinusoïdal triphasé
L’étude proposée concerne le circuit de la figure ci-dessous, utilisant des amplificateurs de tension
supposés idéaux en régime dynamique faibles signaux.
C1
10n C1
10n C1
R1 10n
R2 R1
-
R2 R1
-
R2
S1
+ -
S2
+ S3
1. Ecrivez l’expression de la fonction de transfert en boucle ouverte.

2. En boucle fermée et en régime sinusoïdal, déterminez la pulsation ωosc des oscillations et la
condition d’entretien de celles-ci.
3. Evaluez les résistances pour que le système oscille à la fréquence de 1021 Hz.
Corrigé
1. Expression de la fonction de transfert en boucle ouverte G( p ) B' ( p )

Z( p) R1
Les trois étages sont des montages inverseurs Gi ( p ) = − avec Z ( p ) =
R2 1 + R1 C1 p
3
⎛ R ⎞ 1 1
d’où G( p ) B' ( p ) = ⎜⎜ − 1 ⎟⎟ 3
avec ω0 = et B' ( p ) = 1 (retour unitaire)
⎝ R2 ⎠ ⎛ p ⎞ R1 C1
⎜⎜1 + ⎟⎟
⎝ ω 0 ⎠
relation valable car les conditions d’adaptation en tension entre blocs sont respectées. En effet, la
résistance de sortie du montage inverseur est très faible par rapport à sa résistance d’entrée
(contre-réaction tension-courant).
2. Conditions d’oscillations
La boucle étant fermée et en régime établi, G( jω )B' ( jω ) = 1 .
⎧Im[G ( jω )B' ( jω )] = 0
3
⎛ R1 ⎞ 1 ⎧⎪ω = ω0 3
⎜⎜ − ⎟⎟ =1 → ⎨ ⇒ ⎨ osc
⎝ R2 ⎠ ω2 ω ⎛⎜ ω2 ⎞ ⎩Re [G ( j ω ) B ' ( jω )] = 1 ⎪⎩R1 = 2 R2
1− 3 +j ⎜ 3 − 2 ⎟⎟
ω0
2 ω0 ⎝ ω0 ⎠
3
3. Evaluation des résistances R1 = = 27 kΩ , R 2 = 13.5 kΩ .
2π fosc C1
Sylvain Géronimi Page 188 Oscillateurs sinusoïdaux

Oscillateur à pont RLC
L’étude proposée concerne le circuit de la figure ci-dessous, utilisant un amplificateur de tension

supposé idéal en régime dynamique faibles signaux.
R3
+
R L C
100n -
R1 vs
R2
1. Ecrivez la fonction de transfert B ' ( p ) en tension du réseau passif.

2. Ecrivez le gain de l’amplificateur G.
3. En boucle fermée et en régime sinusoïdal, déterminez l’expression de la pulsation ω osc des
oscillations du signal de sortie, ainsi que la condition sur les résistances.
4. La résistance R représentant les imperfections de l’inductance ( R >> R3 ), donnez le type de
comportement du bloc amplificateur.
5. Donnez la valeur de l’inductance L pour obtenir un signal de sortie à la fréquence de 16 kHz.
6. Evaluez la résistance R3 de telle manière que ζ = 0.5 pour la fonction B ' ( p ) .
7. Comment devez-vous faire varier R1 pour démarrer les oscillations ?
Corrigé
1. Fonction de transfert B ' ( p ) en tension du réseau passif
L’ensemble des éléments mis en parallèle conduit à une impédance

1 Lp Lp
Z ( p ) = R // // Lp = R // = .
Cp LCp 2 + 1 L
LCp + p + 1
2
R
La fonction de transfert en tension est fournie par le pont

L
p
Z( p) R3
B' ( p ) = =
Z ( p ) + R3 ⎛1 1 ⎞
LCp 2 + L ⎜⎜ + ⎟⎟ p + 1
⎝ R R 3 ⎠

2. Gain de l’amplificateur
L’amplificateur de tension étant idéal, sa bande passante est considérée comme infinie.
R1
G( p ) = 1 + = G (amplificateur non inverseur de gain réel)
R2
La boucle étant fermée et en régime établi, G B' ( jω ) = 1 , relation valable car les conditions
d’adaptation en tension entre blocs sont respectées. En effet, la résistance d’entrée est infinie et
résistance de sortie est nulle pour le bloc amplificateur idéal. Si l’amplificateur est réel, la contre-
réaction tension-tension conduit à des résultats voisins.
Lω ⎧ 1
⎪ωosc =
⎛ R1 ⎞ ⎧Im[G B' ( jω )] = 0 ⎪
G B' ( jω ) = ⎜⎜1 +
R3 LC
⎟⎟ =1 → ⎨ ⇒ ⎨
( )
⎝ R2 ⎠ Lω ⎛⎜ 1 + 1 ⎞⎟ + j LCω 2 − 1 ⎩Re[G B' ( jω )] = 1 ⎪1 + R1 = 1 + R3
⎜R R ⎟ ⎪⎩ R2 R
⎝ 3 ⎠
4. Comportement du bloc amplificateur
R1
Puisque R >> R3 → G = 1 + ≅ 1.
R2
L’amplificateur se comporte comme un suiveur de tension ( R 2 >> R1 ).
5. Evaluation de l’inductance
1
L= ≅ 0.99 mH
(2π fosc )2 C
6. Evaluation de la résistance R3
L
p
R3 2ζ 1 L
Pour R >> R3 , B' ( p ) ≅ . La relation nécessaire = = est obtenue en
LCp 2 +
L
p +1
ω n Q ω n R 3
R3
identifiant à la forme canonique du filtre passe-bande du second ordre, d’où R3 ≅ 99.5 Ω .
7. Démarrage des oscillations
R1
Il faut établir la condition G B' ( p ) > 1 avec G = 1 + = 1 + ε , c’est-à-dire donner à la résistance
R2
R1 une valeur relativement plus élevée que la valeur nominale, puis diminuer cette valeur jusqu’à
l’obtention du régime sinusoïdal établi.
Ce montage est utilisé pour détecter la présence de matériaux magnétiques ou amagnétiques.

Oscillateur à pont RLC avec potentiomètre
L’étude proposée concerne le circuit de la figure ci-dessous, utilisant un amplificateur de tension

supposé idéal en régime dynamique faibles signaux.
R2
100k
R1
-
5k
+
(1-α)R
R
αR 10k
C L
10n 10mH
1. Ecrivez les fonctions de transfert en tension du réseau passif B' ( p ) et de l’amplificateur G.

2. Ecrivez les conditions d’oscillation.
3. Calculez la fréquence des oscillations et la position α du potentiomètre pour laquelle le circuit
oscille.
Corrigé
1. Fonction de transfert B' ( p ) en tension du réseau passif
L’ensemble des éléments mis en parallèle conduit à une impédance

1 Lp Lp
Z ( p ) = α R // // Lp = α R // = .
Cp LCp 2 + 1 L
LCp 2 + p +1
αR
La fonction de transfert en tension est fournie par le pont

L
p
B' ( p ) =
Z( p)
=
(1 − α )R
Z ( p ) + (1 − α )R L
LCp 2 + p +1
α (1 − α )R
L’amplificateur de tension étant idéal, sa bande passante est considérée comme infinie.
R2
G( p ) = 1 + = G (amplificateur non inverseur de gain réel)
R1

La boucle étant fermée et en régime établi, G B' ( jω ) = 1 , relation valable car les conditions
d’adaptation en tension entre blocs sont respectées. En effet, la résistance d’entrée est infinie et
résistance de sortie est nulle pour le bloc amplificateur idéal. Si l’amplificateur est réel, la contre-
réaction tension-tension amène à des résultats voisins.
Lω ⎧LCω 2 − 1 = 0
⎛ R ⎞ (1 − α )R ⎧Im[G B' ( jω )] = 0 ⎪
G B' ( jω ) = ⎜⎜1 + 2 ⎟⎟ =1 → ⎨ ⇒ ⎨ ⎛ R2 ⎞
⎝ Lω
R1 ⎠
(
+ j LCω 2 − 1 ) ⎩Re[G B' ( jω )] = 1 ⎪α ⎜⎜1 + ⎟ =1
α (1 − α )R ⎩ ⎝ R1 ⎟⎠
1 R1
fosc = ,α=
2π LC R1 + R2
3. Application numérique
fosc ≅ 15.9 kHz , α = 0.0476

Oscillateur à pont de Wien
L’étude proposée concerne le circuit de la figure suivante, utilisant un amplificateur linéaire de tension
supposé idéal.
+ R3 C1
S
10k 15n
-
C2
R2 R4
10k 15n
10k
R1
Condition d’entretien des oscillations
1. Ecrivez la fonction de transfert en boucle ouverte.

2. En boucle fermée, exprimez les conditions d’entretien d’oscillations sinusoïdales.
3. Donnez les règles de démarrage de l’oscillateur.
4. Calculez les valeurs de la fréquence fosc des oscillations et de la résistance R1 .
Stabilisation de l’amplitude des oscillations par thermistance
La résistance R2 s’identifie à une thermistance à coefficient de température négatif telle que

R2 = R0 − a v eff
2
avec R0 = 11 kΩ, a = 10 3 Ω / V 2 et v eff
2
la valeur quadratique moyenne de la tension
aux bornes de R2 .
5. Vérifiez que la condition de démarrage est assurée.

6. Evaluez l’amplitude de la tension de sortie v s en Vpp .
Stabilisation de l’amplitude des oscillations par résistance variable
R3
10k + U1
S
C1
uA741
15n
-
R2
37.5k
R6
C2 D1
R4
15n G
10k J1
J2N4416A R5 C3 D1N4148
100k 100u
La résistance variable est constituée d’un JFET travaillant dans sa zone ohmique et commandé en
tension par un détecteur de crête, Dans ces conditions, la tension v ds ne peut dépasser quelques

dizaines de mVpp , ce qui explique la présence de la résistance série R6 sur le schéma électrique. Le
transistor possède les caractéristiques IDSS = 14 mA, VP = − 4 V .
7. Donnez l’expression de la résistance RDS du transistor.

8. Ecrivez l’expression de R2 en fonction de RDS , v s et v ds , puis l’expression de R6 .
9. La diode possédant une tension de seuil V0 , écrivez l’expression de VGS en fonction de V0 , v ds
et R2 .
10. Evaluez RON , VGS , v s , RDS et R6 en prenant v ds = 80 mVpp et V0 = 0.6 V .
11. Vérifiez que la condition de démarrage est assurée.
Corrigé
Condition d’entretien des oscillations
1. Fonction de transfert en boucle ouverte
Amplificateur non inverseur : G (p ) = 1 +

R2
(gain constant car amplificateur idéal)
R1
Réseau sélectif : B' (p ) =

RC p
avec R = R3 = R 4 et C = C1 = C2
R 2 C 2 p 2 + 3 RC p + 1
2ζ
p
ω
filtre de type passe-bande de la forme B0' 2 n et de caractéristiques
p 2ζ
+ p +1
ω n2 ωn
∆ω ⎛ R ⎞
= 2ζ = 3 , d’où G(p )B' (p ) = ⎜⎜1 + 2 ⎟⎟
1 1 1 1
B0' = , ωn = , = .
3 RC ωn Q ⎝ R1 ⎠ p ωn
3+ +
ωn p
relation valable car les conditions d’adaptation en tension entre blocs sont respectées. En effet, la
résistance d’entrée est infinie et résistance de sortie est nulle pour le bloc amplificateur idéal. Si
l’amplificateur est réel, la contre-réaction tension-tension conduit à des résultats voisins.
Cependant, le gain peut ne plus être considéré comme constant si la fréquence de l’oscillateur
n’est pas faible par rapport à la bande passante de l’amplificateur.
⎛ R ⎞
En boucle fermée et en régime établi, G ( jω )B' ( jω ) = ⎜⎜1 + 2 ⎟⎟
1
=1
⎝ R1 ⎠ ⎛ω ω ⎞
3 − j ⎜⎜ n − ⎟⎟
⎝ ω ω n ⎠
Conditions de Barkhausen → ⎨
[ ( ) (
⎧Im G jω B' jω = 0 ) ] ⇒ ⎨
⎧ ω osc = ω n
⎩Re [G ( jω )B ' ( jω ) ] = 1 ⎩ 2R = 2R 1
3. Condition de démarrage
R2
1+ >3 soit R2 supérieure à sa valeur nominale ou R1 inférieure à sa valeur nominale.
R1

1
4. Application fosc = ≅ 1061 Hz , R1 = 5 kΩ
2π RC
Stabilisation de l’amplitude des oscillations par thermistance
R0
Le démarrage est assuré car 1 + > 3 avec l’alimentation éteinte. Une fois l’alimentation
R1
allumée, la tension aux bornes de la thermistance augmente jusqu’à ce que sa valeur ohmique
diminue et se stabilise à R 2 = 2R1 .
6. Amplitude de la tension de sortie
R0 − R2
v eff = = 1Veff ⇒ v s = 3 2 v eff ≅ 4.24 Vpp
a
Stabilisation de l’amplitude des oscillations par résistance variable
7. Expression de la résistance dynamique du JFET
RON −VP
RDS ≅ avec RON ≅ (à partir d’une caractéristique de transfert « stylisée » du JFET)
V I DSS
1 − GS
VP
8. Expressions des résistances R2 et R3
Condition d’oscillations : R 2 = 2 (R 6 + RDS ) car R 6 + R DS s’identifie à R1 des études précédentes

RDS
Pont de résistances : v ds = vs
RDS + R6 + R2
2 RDS v s R2
d’où R2 = et R6 = − RDS
3 v ds 2
9. Expression de la tension de grille
Le redressement de l’alternance négative du signal sinusoïdal de sortie s’effectue en détection

crête puisque R5 C3 >> Tosc , d’où v s pp = 2 (V0 − VGS ) en tenant compte du seuil de conduction de
la diode.
1 − α V0 4 RON
VGS = − avec α = (tension continue négative de commande du JFET canal N).
1 3 R2 v ds
α−
VP
10. Application
RON ≅ 286 Ω , VGS ≅ − 2.45 V , v s ≅ 6.1Vpp , RDS ≅ 738 Ω et R6 ≅ 18 kΩ .

R2
Le démarrage est assuré car 1 + > 3 avec l’alimentation éteinte ( VGS = 0 ). A la mise
R6 + RON
sous tension du montage, la valeur de RDS augmente et se stabilise pour vérifier l’égalité
R 2 = 2 (R 6 + RDS ) .
Simulation du circuit
Démarrage de l’oscillateur
4.0V
0V
-4.0V
0s 0.5s 1.0s 1.5s
V(S) V(G)
Time
Régime permanent
4.0V
fosc = 1055 Hz
vs = 6 Vpp
v+ = 2 Vpp v ds = 80 mVpp
0V
VGS = -2.39 V
-4.0V
1.3500s 1.3505s 1.3510s 1.3515s 1.3520s 1.3525s
V(S) V(G) V(U1:+) V(J1:d)
Time

Oscillateur Colpitts
L’étude proposée concerne le circuit de la figure ci-dessous, le transistor JFET possédant les
caractéristiques constructeur I DSS = 8 mA, VP = − 4 V .
+
RD
VCC 2.2k L
20 V -
CG
J1
J2N3819 C2 C1
100 n
68p
R RS
10M 480 CS
100 n
1. Déterminez les variables de polarisation.
2. Déduisez le paramètre g m de l’étude précédente ( rds = ∞ , Cgs , Cgd négligées).

3. En boucle ouverte, écrivez l’expression de la fonction de transfert en tension.
4. En boucle fermée et en régime sinusoïdal, écrivez les équations donnant les conditions d’entretien
des oscillations.
5. Calculez les valeurs manquantes des composants du filtre afin de générer un signal sinusoïdal à
la fréquence de 3 MHz.
6. Effectuez l’étude de la fonction de transfert en tension du circuit en boucle ouverte. Tracez la
réponse en fréquence dans le plan de Bode et interprétez les résultats.
Corrigé
1. Etude statique
⎧VCC = (RD + RS )I D + VDS

2
⎛ V ⎞ 2
VGS ⎛ 1 2 ⎞
⎨ et I D = I DSS ⎜⎜1 − GS ⎟⎟ ⇒ + ⎜⎜ − ⎟VGS + 1 = 0
⎟
⎩VGS = − RS I D ⎝ VP ⎠ VP2 ⎝ I DSS RS VP ⎠
− VGS0
VGS0 = − 1.5 V ( VP < VGS0 < 0 ), I D0 = = 3.125 mA , VDS0 = VCC − (RD + RS )I D0 ≅ 11.6 V
RS
2
2. Pente du JFET g m = − I D0 I DSS ≅ 2.5 mA / V
VP
3. Etude en boucle ouverte

Les condensateurs de liaison et de découplage CG et CS sont assimilés à des court-circuits à la

fréquence de travail de l’oscillateur.
[ ( )]
⎡
Vs ( p ) = − g m Vgs ( p ) RD // ZC2 // Z L + ZC1 = − g m Vgs ( p ) ⎢RD //
ZC2 Z L + ZC1 ⎤ ( )
⎥
⎢⎣ ZC2 + Z L + ZC1 ⎥⎦
1 1
avec ZC1 = , ZC2 = , Z L = Lp
C1 p C2 p
Vs ( p )
= − g m RD
ZC2 Z L + ZC1 ( ) V ( p)
=
ZC1
Vgs ( p ) ( )
RD ZC2 + Z L + ZC1 + ZC2 ZL + ZC1 ( ) et
Vs ( p ) Z L + ZC1
V ( p) ZC1 ZC2
= − g m RD
Vgs ( p ) ( )
RD ZC2 + Z L + ZC1 + ZC2 ZL + ZC1 ( )
4. Etude en boucle fermée et en régime établi ( p = jω )
En refermant la boucle, le filtre charge sur la résistance R de valeur très importante devant celle
1
de la réactance du condensateur C1 à la fréquence d’oscillation ( << 10 MΩ ). Ainsi,
C1ω osc
ZC1 ZC2
V ( p ) = Vgs ( p ) et − g m RD
(
RD ZC2 + Z L + ZC1 + ZC2 Z L + ZC1 ) ( ) = 1.
( )
L’équation complexe − g m RD ZC1 ZC2 = RD ZC2 + Z L + ZC1 + ZC2 Z L + ZC1 présentant des termes ( )
1 1
imaginaires purs (réactances ZC1 = , ZC2 = , Z L = jLω ), se décompose en deux
jC1ω jC2 ω
équations
⎧ C1
⎧ g m RD 1 ⎛ 1 ⎞ ⎪g m RD = C
⎪ = ⎜⎜ Lω − ⎟⎟ (partie réelle) ⎧ + = ω 2
C2 ω ⎝ C1 ω ⎠ g R 1 LC ⎪⎪ 2
⎪ C1C 2 ω
2 m D 1
⎪
⎨ soit ⎨ 2 1 1 ou ⎨ 1
ω=
⎪ ⎛⎜ 1 1 ⎞ ⎪Lω = C + C ⎪
⎪RD ⎜ Lω − C ω − C ω ⎟⎟ = 0 (partie imaginaire ) ⎩ CC
1 2 ⎪ L 1 2
⎩ ⎝ 1 2 ⎠
⎩⎪ C1 + C2
5. Evaluation des composants de l’oscillateur
Le système d’équations à deux inconnues conduit aux conditions d’oscillations. Dans le cas
présent, les inconnues sont L et C1 .
1 ⎛ 1 1 ⎞
C1 = g m RD C 2 ≅ 374 pF et L = ⎜ + ⎟ ≅ 49 µH .
ω 2 ⎜⎝ C1C2 ⎟⎠
1 1 1 1
Notons que la fréquence des oscillations s’écrit fosc = avec = + (mise en série).
2π LC C C1 C2
Ainsi, la self voit à ses bornes un condensateur équivalent, ce qui conduit à l’expression de la
fréquence fosc .
A partir de l’interprétation d’un circuit LC parfait, initialement condensateur chargé et courant dans
la boucle nul, la décharge du condensateur induit un courant dans le circuit magnétisant alors la
self. L’énergie électrostatique du condensateur est convertie en énergie magnétique dans la self.

La self magnétisée et le condensateur déchargé, le courant s’inverse et l’échange d’énergie a lieu

dans l’autre sens pour revenir à l’état initial. La pulsation d’oscillation est ωosc = 1 LC .
Si la capacité C est équivalente à deux capacités dont le point

L
commun est la masse, un même courant circule alternativement de C1
i i
vers C2 , chargeant un condensateur et déchargeant l’autre, et
v1 C2 C1 v2 inversement. Les tensions aux bornes des condensateurs sont donc
en opposition de phase et le rapport des tensions est égal à l’inverse
du rapport des capacités, soit
1 1 v C
v1 = − i et v 2 = i ⇒ 2 =− 2 .
jωosc C2 jωosc C1 v1 C1
En pratique, le réseau LC entre en résonance à sa fréquence propre fosc , alimenté par un

amplificateur inverseur de gain en tension Av = − C1 C 2 pour satisfaire les conditions de
Barkhausen respectivement arg [G ( jω )] + arg [B' ( jω )] = 0 + 2k π et G ( jω )B' ( jω ) = 1 .
6. Etude de tracés dans le diagramme de Bode en boucle ouverte

L
i
J1 C1
RD vs1 C2 vs2
ve R
Une tension sinusoïdale v e est appliquée à la grille du JFET. Le transistor est une source de
courant commandée par la tension d’entrée et d’expression i = g m v e . Il n’est pas nécessaire de
charger la sortie du réseau LC par l’impédance d’entrée de l’amplificateur puisque cette dernière
est de valeur très élevée (R = 10 MΩ).
60
(2.9969M, 14.819)
40
(2.9969M, 79.345m)
(10.000K, 14.792)
(1.1749M, -0.8643)
transfert en boucle ouverte
-40
(1.1749M, -58.469)
(2.9969M, -14.725)
-60
10KHz 30KHz 100KHz 300KHz 1.0MHz 3.0MHz 10MHz
DB(V(S1)/V(E)) DB(V(S2)/V(E)) DB(V(S2)/V(S1))
Frequency

Les tracés des modules montrent qu’à la fréquence d’oscillation prévue (3 MHz), le gain de la
boucle ouverte est de 1 (0 dB), ce qui est prouvé par le gain de l’amplificateur et l’atténuation du
réseau LC de valeurs respectives
v s1 v e = − Av ≅ − 5.5 (14.8 dB) et v s2 v s1 = − C2 C1 = − 1 Av ≅ − 0.1818 (- 14.8 dB).
Le diagramme de Bode de la phase en boucle ouverte montre une phase nulle à la fréquence
d’oscillation prévue, puisque v s2 v e = 1 .
180d
(1.1749M, 90.012)
100d
0d
(2.9974M,-13.767f)
-100d
10KHz 30KHz 100KHz 300KHz 1.0MHz 3.0MHz 10MHz
arg(V(S2)/V(E))
Frequency
Une simulation avec un JFET 2N3819 montre l’analyse transitoire de l’oscillateur en régime
permanent vérifiant que les deux tensions en entrée et sortie du réseau LC sont en opposition de
phase et que l’atténuation du pont est toujours 3.72 20.46 ≅ 0.1818 .
fréquence
gain en tension
20V des oscillations
-5.5
2.97 MHz
VDSo=13 V
10V
v ds = 20.46 Vpp
v gs = 3.72 Vpp
0V
18.4u 18.6us 18.8us 19.0us 19.2us
Time
Le réseau sélectif permet d’obtenir un déphasage de 180°. Si l’amplificateur compense

l’atténuation introduite par le réseau passif et induit lui-même un déphasage de -180°
(amplificateur inverseur), le gain en boucle ouverte vérifiera les conditions d’oscillations.

Interprétation analytique
L’impédance en parallèle sur la résistance RD et les transferts en tension s’écrivent
⎛ 1 ⎞ 1
⎜⎜ jLω + ⎟⎟
⎝ jC 1ω ⎠ jC 2ω
Z ( jω ) =
1 1
jLω + +
jC1ω jC 2ω
1
Vs1 ( jω ) Vs2 ( jω ) jC1ω Vs2 ( jω ) Vs2 ( jω ) Vs1 ( jω )
= − g m (RD // Z ( jω )) , = , =
Ve ( jω ) Vs1 ( jω ) 1 Ve ( jω ) Vs1 ( jω ) Ve ( jω )
jLω +
jC1ω
Vs1 ( jω ) Vs2 ( jω ) Vs2 ( jω )

Pour ω → 0 , Z ( jω ) → ∞ , → − g m RD , → 1, → − g m RD ( + 14.8 dB, 180° )
Ve ( jω ) Vs1 ( jω ) Ve ( jω )
1
Pour ω = ( f ≅ 1.175 MHz ) ⇒ Z ( jω ) = 0 ,
LC1
Vs1 ( jω ) Vs2 ( jω ) Vs2 ( jω ) L
=0, →∞, = j gm ≅ j 0.905 ( − 0.864 dB, 90° )
Ve ( jω ) Vs1 ( jω ) Ve ( jω ) C1
1⎛ 1 1 ⎞
Pour ω = ωosc = ⎜⎜ + ⎟ ( f ≅ 3 MHz ) ⇒ Z ( jω ) → ∞ ,
L ⎝ C1 C2 ⎟⎠
Vs1 ( jω ) Vs2 ( jω ) C2 Vs2 ( jω )
= − g m RD , =− , = 1 ( 0 dB, 0° )
Ve ( jω ) Vs1 ( jω ) C1 Ve ( jω )
1
1 Vs1 ( jω ) Vs2 ( jω ) jC1ω Vs ( jω ) gm
Pour ω → ∞ , Z ( jω ) → , →0, → ≅ 0, 2 →−j ≅0
jC2ω Ve ( jω ) Vs1 ( jω ) jLω Ve ( jω ) LC1C2 ω 3
( − ∞ dB, − 90° )
Démarrage de l’oscillateur
25V
20V
V(J1:d)
10V
V(J1:g)
0V
-5V
0s 5us 10us 15us 20us 25us
Time

Oscillateur Colpitts (variante)
Une étude dynamique aux faibles signaux est proposée ici, concernant le circuit de la figure ci-
dessous. Les paramètres du modèle transistor JFET sont g m = 2.5 mA / V , rds , Cgs et Cgd
négligeables.
C3 1n
RD
VCC +
2.2k
L
20 V - S
CG
J1
J2N3819
1u C2 C1
22p
RG RS
CS
10M 480 1u
1. Ecrivez les équations donnant les conditions d’entretien des oscillations.

2. Evaluez les autres composants ( C1, L ) du filtre afin de générer un signal sinusoïdal à la fréquence
de 1 MHz.
3. Quel est l’intérêt de ce montage par rapport au montage Colpitts classique ?
Corrigé
1. Conditions d’entretien des oscillations
⎧ C1 Ici aussi, la self voit à ses bornes un condensateur équivalent de

⎪g m RD = C capacité C égale à C3 en parallèle sur C1 en série avec C2 , ce
⎪ 2
⎪ 1 qui conduit à l’expression de la fréquence fosc . Le rapport des
⎨ω =
⎪ tensions sur le réseau LC est encore − C2 C1 , ce qui nécessite un
⎛ CC ⎞
⎪ L ⎜⎜ C3 + 1 2 ⎟⎟ gain de l’amplificateur Av = − C1 C2 pour satisfaire les conditions
⎪⎩ ⎝ C1 + C2 ⎠
de Barkhausen.
1 1
C1 = g m RD C2 ≅ 121 pF et L = ≅ ≅ 25 µH .
⎛ C1C2 ⎞ ω C3
2
ω 2 ⎜⎜ C3 + ⎟⎟
⎝ C1 + C2 ⎠
3. Intérêt du montage
La relation donnant la pulsation des oscillations laisse apparaître au niveau numérique que
CC
C3 >> 1 2 , ce qui implique que ωosc peut varier uniquement en fonction de C3 .
C1 + C2

Oscillateur Clapp
Une étude dynamique aux faibles signaux est proposée ici, concernant le circuit de la figure ci-
dessous. Les paramètres du modèle transistor JFET sont g m = 2.5 mA / V , rds , Cgs et Cgd
négligeables.
RD
VCC +
2.2k
L C3
20 V - S
CG
J1 10p
J2N3819 C1
1u C2
1n
RG RS
CS
480 1u
10M
1. Ecrivez les équations donnant les conditions d’entretien des oscillations.

2. Evaluez les autres composants ( C3 , L ) du filtre afin de générer un signal sinusoïdal à la
fréquence de 5 MHz.
3. Quel est l’intérêt de ce montage ?
Corrigé
⎧ C1 Ici aussi, la self voit à ses bornes un condensateur équivalent de

⎪g m RD = C capacité C égale à C1 , C2 et C3 en série, ce qui conduit à
⎪ 2
⎪ 1 l’expression de la fréquence fosc . Le rapport des tensions sur le
⎨ω = réseau LC est encore − C2 C1 , ce qui nécessite un gain de
⎪ L
⎪ 1 1 1 l’amplificateur Av = − C1 C2 pour satisfaire les conditions de
⎪ + + Barkhausen.
⎩ C 1 C 2 C 3

1 1 1 1 1 1
C1 = g m RD C2 ≅ 5.5 nF et L ≅ 2 ≅ 100 µH car + + ≅ et ωosc ≅ .
ω C3 C1 C 2 C 3 C 3 L C3
3. Intérêt du montage
La relation donnant la pulsation des oscillations laisse apparaître au niveau numérique que C1 et
C2 >> C3 , ce qui implique que ωosc peut varier uniquement en fonction de C3 . De cette façon, la
1
fréquence des oscillations est très peu dépendante des impédances d’entrée ( << RG ) et
C1 ωosc
1
de sortie ( << RD ) de l’amplificateur, surtout avec un bipolaire.
C2 ωosc

Oscillateur Colpitts contrôlé en tension (VCO) à JFET source commune
La capacité CV de la diode varicap est comprise entre 2 et 10 pF pour une tension de polarisation de
0.5 à 5 V.
Vcc
B
RD B
20V 2.2k CD
B
CL B Lchoc
B
J1
B 10u 10u
C2 B
Vcom
B
68p
L CVB
22uH
R C1
B
10Meg RS B CS B
480 10u
1. Donnez une description précise du circuit.
Etude en régime continu
2. Dessinez le schéma et évaluez les variables de polarisation. Expliquez le fonctionnement de la

commande de la diode varicap.
3. Déduisez la valeur du paramètre g m du modèle du transistor ( rds , Cgs Cgd étant négligés).
4. En boucle ouverte, écrivez l’expression de la fonction de transfert en tension.
5. En boucle fermée et en régime sinusoïdal, écrivez les équations donnant les conditions d’entretien
des oscillations.
6. Evaluez la capacité C1 du filtre, puis le domaine des fréquences d’oscillation possibles par l’action
de la tension continue Vcom .
7. Evaluez le facteur de conversion tension-fréquence défini par K 0 = ∆f ∆Vcom en supposant un
transfert linéaire.

Corrigé
1. Description du circuit
La résistance RS fixe le courant de polarisation du JFET et la capacité CS découple sa source

(montage source commune pour les signaux HF). L’impédance de charge du transistor est
constituée par la résistance RD (supposée de faible valeur par rapport à la charge extérieure du
circuit). La capacité CD est une capacité de liaison permettant de sauvegarder le potentiel continu
de drain. Une diode varicap est utilisée pour commander l’oscillateur. Connectée en parallèle avec
le circuit L − C1 − C2 (topologie Colpitts) du point de vue dynamique, elle est polarisée en inverse
par la tension continue Vcom de commande par le biais d’une inductance de très grande
impédance en HF (circuit ouvert en HF et court-circuit en continu). La connexion de la diode avec
le circuit L − C1 − C2 est réalisée par une capacité de liaison CL (court-circuit en HF et circuit
ouvert en continu).
2. Schéma et variables de polarisation
⎧VCC = (RD + RS )I D + VDS

2
⎛ V ⎞
VCC
B RD B
⎨ et I D = I DSS ⎜⎜1 − GS ⎟⎟
20 V 2.2k
⎩VGS = − RS I D ⎝ VP ⎠
2
VGS ⎛ 1 2 ⎞
D1 ⇒ + ⎜⎜ − ⎟VGS + 1 = 0
⎟
VP2
B B
Vcom
B ⎝ I DSS RS VP ⎠
J1
B
− VGS0
R
VGS0 = − 1.5 V ( VP < VGS0 < 0 ), I D0 = = 3.125 mA ,
RS RS
10Meg
B
480
VDS0 = VCC − (RD + RS )I D0 ≅ 11.6 V
La diode varicap est traversée par un courant inverse très faible et le courant de grille du JFET est
insignifiant (ordre du pA). La chute de tension aux bornes de la résistance R peut être négligée,
ce qui signifie que l’anode de la diode est à la masse. De ce fait, la tension de commande Vcom
est aux bornes de la diode varicap et modifie la valeur de sa capacité CV .
2
3. Paramètre g m = − I D0 I DSS ≅ 2.5 mA / V
VP
4. Etude en boucle ouverte
Les condensateurs de liaison CS , CD et CL sont assimilés à des courts-circuits à la fréquence de

travail de l’oscillateur.
CV
L
J1
RD vs C2 C1 v
R vgs

[ (
⎡
)]
Vs ( p ) = − g m Vgs ( p ) RD // ZC2 // Z L // ZC V + ZC1 = − g m Vgs ( p ) ⎢RD // ZC2 //
Z L ZC V + ZC1 Z L + ZC V ( )⎤⎥
⎢⎣ Z L + ZC V ⎥⎦
⎡ [
Z L ZC V + ZC1 Z L + ZC V ZC2 ( )] ⎤
Vs ( p ) = − g m Vgs ( p ) ⎢RD //
⎢⎣ (
Z L ZC V + ZC1 Z L + ZC V + ZC2 Z L + ZC V ) ( ) ⎥
⎥⎦
1 1 1
avec ZC1 = , ZC 2 = , ZC V = , Z L = Lp
C1 p C2 p CV p
Vs ( p ) [
Z L ZC V + ZC1 Z L + ZC V ZC2 ( )]
Vgs ( p )
= − g m RD
[ ( )]
Z L ZC V + ZC1 Z L + ZC V ZC2 + RD Z L ZC V + ZC1 + ZC2 Z L + ZC V [ ( )( )]
V ( p) (
ZC1 Z L + ZC V )
et =
(
Vs ( p ) Z L ZC V + ZC1 Z L + ZC V )
V ( p) ZC1 ZC2 Z L + ZC V ( )
d’où
Vgs ( p )
= − g m RD
[ ( )]
Z L ZC V + ZC1 Z L + ZC V ZC2 + RD Z L ZC V + ZC1 + ZC2 Z L + ZC V [ ( )( )]
5. Etude en boucle fermée et en régime établi ( p = jω )
En refermant la boucle, le filtre charge sur la résistance R de valeur très importante devant celle
1
de la réactance du condensateur C1 à la fréquence d’oscillation ( << 10 MΩ ). Ainsi,
C1ωosc
ZC1 ZC2 Z L + ZC V ( )
V ( p ) = Vgs ( p ) et − g m RD
[Z Z + Z (Z + Z )]Z + R [Z Z + (Z + Z ) (Z + Z )] = 1 .
L CV C1 L CV C2 D L CV C1 C2 L CV
⇒ − g m RD ZC1 ZC2 (Z + Z ) = [Z Z + Z (Z + Z )]Z + R [Z Z + (Z + Z ) (Z + Z )]

L CV L CV C1 L CV C2 D L CV C1 C2 L CV
équation présentant des termes imaginaires purs qui se décompose en deux équations avec
1 1 1
ZC1 = , ZC 2 = , ZC V = , Z L = jLω :
jC1ω jC2 ω jCV ω
⎧ ⎡ L ⎛ 1 ⎞⎟ ⎛ 1 1 ⎞⎤
⎪0 = RD ⎢ + ⎜L − ⎜⎜ + ⎟⎥ (partie réelle)
⎪⎪ ⎣⎢ CV ⎝
⎜ CV ω ⎟⎠ ⎝ C1 C 2 ⎟⎠⎦⎥
2
⎨
⎪ g m RD ⎛ 1 ⎞ 1 ⎡ L ⎛⎜ 1 ⎞⎟ 1 ⎤
⎪ ⎜ Lω − ⎟⎟ = − ⎢ + L− ⎥ (partie imaginaire )
2 ⎜ ⎜
⎩⎪C1C 2 ω ⎝
CV ω ⎠ C2 ω ⎢⎣ CV ⎝ CV ω 2 ⎟⎠ C1 ⎥⎦
⎧ C1
⎪g m RD = C
⎧ 2⎛ 1 1 1 ⎞ 1 ⎛ 1 1 ⎞ ⎪ 2
⎪Lω ⎜⎜ + + ⎟⎟ = ⎜⎜ + ⎟⎟ ⎪ 1 1
⎪ ⎝ CV C1 C2 ⎠ CV ⎝ C1 C2 ⎠ ⎪ω = =
soit ⎨ ou ⎨ 1 1 1 ⎛ CC ⎞
⎪ LC1ω 2 ⎪ + + L ⎜⎜ 1 2 + CV ⎟⎟
⎪g m R D + 1 = ⎪
C
L V
C1 C2 ⎝ C1 + C2 ⎠
⎩ 1 − LCV ω 2 ⎪ 1 ⎛ 1 1 ⎞
⎪ ⎜⎜ + ⎟⎟
⎩ CV ⎝ 1C C 2 ⎠

La self voit à ses bornes un condensateur équivalent de capacité C égale à CV en parallèle sur
C1 en série avec C2 , ce qui conduit à l’expression de la fréquence fosc . Le rapport des tensions
sur le réseau LC est encore − C2 C1 , ce qui nécessite un gain de l’amplificateur Av = − C1 C2
(ou Av = − g m RD ) pour satisfaire les conditions de Barkhausen.
6. Evaluation de C1 et du domaine des fréquences d’oscillation
1
C1 = AV C2 = 374 pF et fosc = .
⎛ CC ⎞
2π L ⎜⎜ CV + 1 2 ⎟⎟
⎝ C1 + C2 ⎠
Pour CV = 2 pF , foscmax = 4397542 Hz et pour CV = 10 pF , foscmin = 4128889 Hz .
7. Evaluation de K 0
L’excursion de fréquence ∆f est d’environ 269 kHz pour une tension de commande passant de
0.5 à 5 V, ce qui donne un transfert (supposé linéaire) du VCO
∆f
K0 = ≅ 59.7 kHz / V .
∆Vcom

Oscillateur Colpitts contrôlé en tension (VCO) à JFET drain commun
La capacité CV de la diode Varicap est comprise entre 2 et 10 pF pour une tension de polarisation de
0.5 à 5 V.
Vcc
B
10V
Lchoc
B CL
B
J1 B
10u
Vcom
B
C1
B
D1
B
L
22uH
C2 B
RS B
100p vs
B
480
2. Dessinez le schéma et déterminez les variables de polarisation du JFET.
3. Déduisez la valeur du paramètre g m du modèle du transistor ( rds , Cgs Cgd étant négligés).
5. En régime sinusoïdal établi, écrivez les équations donnant les conditions d’entretien des
oscillations.
6. Evaluez la capacité C1 du filtre, puis les limites du domaine des fréquences d’oscillation possibles
par l’action de la tension continue Vcom .
7. Déduisez la valeur du facteur de conversion tension-fréquence défini par K 0 = ∆f ∆Vcom en
supposant un transfert linéaire.

Corrigé
1. Description du circuit
La résistance RS fixe le courant de polarisation du JFET et constitue l’impédance de charge du

transistor (supposée de faible valeur par rapport à la charge extérieure du circuit). Une diode
varicap est utilisée pour commander l’oscillateur. Connectée en parallèle avec le circuit
L − C1 − C2 (topologie Colpitts) du point de vue dynamique, elle est polarisée en inverse par la
tension continue Vcom de commande par le biais d’une inductance de très grande impédance en
HF (circuit ouvert en HF et court-circuit en continu). La connexion de la diode avec le circuit
L − C1 − C2 est réalisée par une capacité de liaison CL (court-circuit en HF et circuit ouvert en
continu). Le système est bouclé entre source et grille (montage drain commun du JFET).
2. Schéma et variables de polarisation
2
⎧VCC = RS I D + VDS ⎛ V ⎞
⎨ et I D = I DSS ⎜⎜1 − GS ⎟⎟
⎩VGS = − RS I D ⎝ VP ⎠
VCC B
2
VGS ⎛ 1 2 ⎞
⇒ + ⎜⎜ − ⎟VGS + 1 = 0
⎟
VP2 ⎝ DSS S
I R VP ⎠
J1 B
Vcom B
− VGS0
D1 VGS0 = −1.5 V ( VP < VGS0 < 0 ), I D0 = = 3.125 mA ,
RS
B B
RS B
480
VDS0 = VCC − RS I D0 ≅ 8.5 V
La tension de commande Vcom est appliquée diectement aux bornes de la diode varicap car le
condensateur CL est équivalent à un circuit ouvert. La self, équivalente à un court-circuit, relie la
grille du JFET à la masse.
2
3. Pente du JFET gm = − I D0 I DSS ≅ 2.5 mA / V
VP
4. Schéma
C1
B
RS Lp
i avec Z1( p ) = et Z 2 ( p ) =
Z2 gm vgs 1 + RSC2 p 1 + LCV p 2
vgs
B B B
Z1
B
B
( CV : capacité de la diode Varicap)
Le condensateur de liaison CL est assimilé à un court-circuit à la fréquence de travail de

l’oscillateur.

⎧⎪g m Vgs ( p ) + C1 pVgs ( p ) + I ( p ) = 0 1 ⎡ Z ( p) ⎤

⎨ ⇒ gm + +⎢ 2 + 1⎥ C1 p = 0
⎪⎩Z1( p )I ( p ) = Vgs ( p ) + Z 2 ( p )C1 pVgs ( p ) Z1( p ) ⎣ Z1( p ) ⎦
LC1 p 2
soit 1 + g m RS + RS (C1 + C2 ) p + (1 + RSC2 p ) = 0
1 + LCV p 2
LC1ω 2 ⎛ LC1C 2 ω 2 ⎞⎟
En régime sinusoïdal, p = jω ⇒ 1 + g m RS + + jω R ⎜ C
S⎜ 1 + C + =0
LCV ω 2 − 1 ⎟⎠
2
LCV ω 2 − 1 ⎝
⎧ C1
⎧ LC1ω 2 ⎪g m RS = C
⎪1 + g m RS + = 0 (partie réelle) ⎪ 2
⎪ LCV ω 2 − 1 ⎪
d’où ⎨ ⇒ ⎨ω =
1
⎪ LC1C2 ω 2 ⎪ osc ⎛ CC ⎞
⎪C1 + C2 + LC ω 2 − 1 = 0 (partie imaginaire ) ⎪ L ⎜⎜ CV + 1 2 ⎟⎟
⎩ V ⎪⎩ ⎝ C1 + C2 ⎠
Ici aussi, la self voit à ses bornes un condensateur équivalent de capacité C égale à CV en
parallèle sur C1 en série avec C2 , ce qui conduit à l’expression de la fréquence fosc . Le rapport
des tensions sur le réseau LC est C2 C1 , ce qui nécessite un gain de l’amplificateur Av = C1 C2
(ou Av = g m RS ) pour satisfaire les conditions de Barkhausen.
6. Evaluation de C1 et du domaine des fréquences d’oscillation
C1 = g m RS C2 = 120 pF .
Fréquences extrêmes : foscmax = 4512424 Hz ( CV = 2 pF ), foscmin = 4223534 Hz ( CV = 10 pF ).
7. Evaluation de K 0
L’excursion de fréquence ∆f est d’environ 289 kHz pour une tension de commande passant de
0.5 à 5 V, ce qui donne un transfert (supposé linéaire) du VCO
∆f
K0 = ≅ 64.2 kHz / V .
∆Vcom

Stabilisation d’une tension par diode zener
L’étude porte sur le circuit à diode zener suivant.
D Rch vS
vE
La tension v E (t ) = VEo + v e (t ) , v e (t ) étant l’ondulation résiduelle issue du filtrage, est appliquée à

l’entrée du circuit. Une tension v S (t ) = VSo + v s (t ) est recueillie sur la charge.
Les résistances statique RZ et dynamique rz de la diode zener sont de valeur négligeable devant la
résistance R.
1. Donnez l’expression de la tension VSo aux bornes de la charge.

2. Ecrivez la condition pour que la stabilisation ait bien lieu (polarisation de la diode dans sa zone
d’avalanche).
3. Ecrivez la condition pour que la puissance dissipée en régime permanent soit inférieure à la
puissance maximale (données constructeur).
4. Donnez l’expression de la tension v s (t ) aux bornes de la charge.

5. En supposant que Rch >> rz , discutez de la stabilité en dehors des problèmes liés à la
température et au vieillissement de la diode. On rappelle qu’une tension est stabilisée (et non
régulée) quelle que soit la variation de la source (stabilisation amont) et quelle que soit la variation
de la charge (stabilisation aval).
Sylvain Géronimi Page 211 Régulateurs de tension

Corrigé
1. Expression de la tension aux bornes de la charge
R Rth
RZ
VEo Rch Rch VSo

Vth
VZo
RZ R
avec Vth = VEo + VZo et Rth = R // R Z
RZ + R R + RZ
Rch Rch ⎛ R ⎞
⇒ VSo = Vth ≅ ⎜VE Z + VZo ⎟ avec R >> R Z
Rch + Rth Rch + RZ ⎝ o R ⎠
2. Condition sur la réalisation de la stabilité
Pour que la stabilisation ait bien lieu, le point de fonctionnement de la diode doit se situer à
l’intersection de la droite de charge et de la partie pratiquement verticale de sa caractéristique. Le
circuit équivalent vu par la diode conduit à l’expression de cette droite de charge.
ID
R R’th
VEo Rch D V’th D VD
Rch V V'
avec Vth' = VEo ' = R // R , d’où la droite de charge I = − D − th
et Rth ch D
Rch + R '
Rth '
Rth
Rch
La condition s’écrit Vth' > VZo ou encore VEo > VZo .
Rch + R
3. Condition sur la puissance dissipée dans la diode
La puissance dissipée dans la diode doit être nettement inférieure à la puissance maximale en
régime permanent, soit VSo I Z << PZmax = VSo I Zmax (à partir des données constructeur).
4. Expression de la tension aux bornes de la charge

R rth
ve rz Rch vth Rch vs
rz Rch
avec v th = v e et rth = R // rz ⇒ v s = v th
rz + R Rch + rth
Rch rz
Puisque rz << R ⇒ vs ≅ ve .
Rch + rz R
5. Stabilité de la tension
En considérant de très faibles variations de v e et Rch par rapport aux valeurs nominales, on
déduit les variations de v s au premier ordre par
∂v s ∂v s
dv s = dv e + dRch
∂v e ∂Rch
dv s ⎡ ∂v s ⎤ Rch rz dv s ⎡ ∂v ⎤ rz rz
avec =⎢ ⎥ = et =⎢ s ⎥ = ve
dv e ⎣ ∂v e ⎦ R =cte Rch + rz R dRch ⎣ ∂Rch ⎦ v =cte (Rch + rz ) R
2
ch e
rz r dRch
⇒ dv s ≅ dv e + z v s ( Rch >> rz ).
R Rch Rch
dv s r dRch dv s dRch
Si dv e = 0 (stabilisation aval) → ≅ z soit << car rz << Rch
vs Rch Rch vs Rch
rz
Si dRch = 0 (stabilisation amont) → dv s ≅ dv e soit dv s << dv e car rz << R
R
En conclusion, la stabilisation est d’autant meilleure que la variation v e (t ) de la source v E (t ) est

faible (bon filtrage), la résistance dynamique rz de la diode zener est faible (caractéristique
verticale), la résistance R de polarisation est grande (source de courant).
Remarquons que la tension zener est considérée comme parfaite dans ce problème ( ∆VZ = 0 ).
Toutefois, pour être complet, il faudrait tenir compte du coefficient de température et de
vieillissement de la diode ( ∆VZ relativement faible) (voir cours « Les régulateurs de tension »).

Circuits de stabilisation d’une tension par référence zener
Dans ce problème, les variations dues à la température et au vieillissement des composants ne seront
pas prises en compte. Le dispositif de stabilisation en tension est représenté sous la forme du
quadripôle suivant :
RE iS (t)
Stabilisation
vS (t) Rch
vE (t)
en tension
La tension de sortie VS dépend donc des variations de la tension VE et du courant continu soutiré IS ,
soit VS = f (VE , IS ) et pour de faibles variations autour du point de fonctionnement, on peut écrire
⎡ ∂V ⎤ ⎡ ∂V ⎤
dVS = ⎢ S ⎥ dVE + ⎢ S ⎥ dI S
∂
⎣ E ⎦ IS =ISo
V ⎣ ∂IS ⎦VE =VEo
avec v s (t ) = dVS , v e (t ) = dVE , i s (t ) = dI S les variations dans le régime dynamique aux faibles signaux
respectivement aux points de fonctionnement VSo , VEo , ISo .
⎡v ⎤
Du régime dynamique v s (t ) = SV v e (t ) − R0 i s (t ) , on définit les performances SV = ⎢ s ⎥ facteur de
⎣ v e ⎦ i s =0
⎡v ⎤
régulation (stabilité en amont), R0 = − ⎢ s ⎥ résistance de sortie (stabilité en aval), à partir du
⎣ i s ⎦ v e =0
schéma suivant
R0 is
SV ve vs Rch
Trois dispositifs de stabilisation en tension, utilisant une référence de tension délivrée par une diode
zener, sont proposés ici et conduisent à trois problèmes indépendants. Chacun des problèmes
demande une étude du régime continu et une étude du régime dynamique aux faibles signaux en vue
de déterminer SV et R0 .

Stabilisation par diode zener

RE R'
20 80
vE Rch
D
100
⎪⎧statique RZ ≅ 0 Ω, VZo = 9 V
Diode zener D → ⎨ , R = RE + R ' .
⎪⎩dynamique rZ = 5 Ω
2. Déterminez le point de fonctionnement ( I Zo , VZo ) de la diode en fonction de VE , R, VZo , Rch .
3. Evaluez I Zo pour VE = 20 V , ainsi que la puissance dissipée PZ dans la diode zener.
4. Expliquez en quelques mots la présence de la résistance R’.
6. Ecrivez l’expression de la tension aux bornes de la résistance Rch en fonction du courant qui la
traverse et de la tension d’entrée v e .
7. Déduisez les expressions des coefficients SV et R0 , puis évaluez ces derniers.
Stabilisation par transistor
RE Q
20
R
vE Rch
100
D
Transistor Q → β = 100, VBE ≅ 0.6 V ( β >> 1 )
9. Le point de fonctionnement de la diode demeurant inchangé, déterminez les valeurs de la tension
VS et du courant IS en sortie.
10. Donnez l’expression de la résistance R et évaluez cette dernière pour VE = 20 V .

12. Evaluez le paramètre rbe du modèle du transistor.

Stabilisation par contre-réaction

RE Q
20
R
R1
+ 10k
Rch
vE
100
D
- R2
20k
Amplificateur opérationnel → Ad = 10 5 , Re = ∞, Rs = 0 Ω

16. Le point de fonctionnement de la diode demeurant toujours inchangé, calculez la tension de sortie
VS , le courant traversant le pont R1 − R2 étant de valeur négligeable devant IS .
17. Donnez l’expression de la résistance R et évaluez cette dernière pour VE = 20 V .

19. Evaluez le paramètre rbe du modèle du transistor.

Corrigé
Stabilisation par diode zener
1. Schéma
R
RZ ≅0
( R = RE + R ' )
VE Rch VS
VZo
2. Détermination du point de fonctionnement de la diode
Pour que la stabilisation ait bien lieu, le point de fonctionnement de la diode doit se situer à
l’intersection de la droite de charge et de la partie pratiquement verticale de sa caractéristique. Le
circuit équivalent vu par la diode conduit à l’expression de cette droite de charge.
ID
R Rth
VE Rch D Vth D VD
Rch V V
avec Vth = VE et Rth = R // Rch , d’où la droite de charge I D = − D − th .
Rch + R Rth Rth
VZo − Vth
Les coordonnées du point de repos sont alors VDo = − VZo , I Do = .
Rth
3. Evaluation des variables statiques
I Zo = − I Do = 20 mA et la puissance dissipée dans la diode est PZ = VZo I Zo = 180 mW .
4. Présence de la résistance R’
En l’absence de la résistance R’ ( R = RE ), le courant I Zo traversant la diode serait de 460 mA et

la puissance dissipée de 4.14 W, valeur excessive conduisant à la destruction du composant.

5. Schéma
is
ve rz Rch vs
6. Relation de v s (v e , i s )
is rz
avec v th = v e et rth = R // rz
rth rz + R
vth Rch vs
rz R rz
⇒ vs = ve − is
R + rz R + rz
7. Evaluation des coefficients SV et R0
rz R rz
SV = ≅ 48 10 −3 , R0 = ≅ 4.76 Ω .
R + rz R + rz
Stabilisation par transistor
8. Schéma
RE β IB Q IS
R VBE
IZo + IB
IB
VE Rch VS
IZo
VZo
9. Evaluation de IS et VS
Le point de fonctionnement de la diode est inchangé ( VZo = 9 V , I Zo = 20 mA ).

( ) (
⎧VE = RE β I B + I Zo + I B + R I Zo + I B + VZo )
⎪
⎪VZ = VBE + VS
Circuit → ⎨ o (système à 4 inconnues I B , IS , VS , R)
⎪VS = Rch IS
⎪I = (β + 1)I
⎩S B
Des trois dernières équations, on tire

V I
VS = VZo − VBEo ≅ 8.4 V , IS = S ≅ 84 mA , I Bo ≅ S ≅ 0.84 mA .
Rch β
La première équation du système donne R =

VE − VZo − RE I Zo + IS ( ) ≅ 428 Ω .
I Zo + I Bo
11. Schéma
RE β ib
is
R
rbe
iz + ib
ib
ve Rch vs
iz
rz

UT
rbe = ≅ 30 Ω .
I Bo
⎧v e = RE (i z + i s ) + R (i z + i b ) + rz i z
⎪
Circuit → ⎨v s = rz i z − rbe i b (système à 3 inconnues i b , i z , v s ( i s ,v e ) )
⎪i = (β + 1)i
⎩s b
En éliminant successivement i b et i z , on obtient la relation souhaitée.
⎧ ⎛ R ⎞
⎪v e = (RE + R + rz )i z + ⎜⎜ RE + ⎟ is
⎪ ⎝ β + 1 ⎟⎠ rz ⎡r ⎛ R⎞ rz ⎤
⎨ ⇒ vs ≅ v e − ⎢ be + ⎜⎜ RE + ⎟⎟ ⎥ is
⎪v = r i − rbe i RE + R + r z ⎣ β ⎝ β ⎠ RE + R + rz ⎦
⎪ s z z
β +1
s
⎩

rz r ⎛ R⎞ rz
SV = ≅ 11 10 −3 , R0 ≅ be + ⎜⎜ RE + ⎟⎟ ≅ 0.57 Ω .
RE + R + r z β ⎝ β ⎠ RE + R + r z
Stabilisation par contre-réaction
15. Schéma
RE β IB Q IS
IP
R VBE
R1
0
+ IB
IZo Rch
VE VS
VZo V’S
- R2
0
16. Evaluation de IS et VS
Le point de fonctionnement de la diode est inchangé ( VZo = 9 V , I Zo = 20 mA ).
⎧V + = VZ
⎪ o
⎪ − R2
⎪V = R + R VS ⎧VE ≅ RE IS + I Zo + R I Zo + VZo ( )
⎪ 1 2 ⎪
⎪
( ) ⎪ ⎛
Circuit → ⎨VE = RE β I B + I Zo + R I Zo + VZo ⇒ ⎨ Ad ⎜⎜VZo −
R2
R1 + R2
⎞
VS ⎟⎟ = VBE + VS
⎪ '
( +
)−
⎪VS = Ad V − V = VBE + VS
⎪ ⎝
⎪V = R I
⎠
⎪V = R I ⎩ S ch S
⎪ S ch S
⎩⎪IS = (β + 1)I B + I P
Ad VZo − VBEo ⎛ R ⎞
La deuxième équation donne VS = ≅ VZo ⎜⎜1 + 1 ⎟⎟ ≅ 13.5 V .
R2 ⎝ R 2 ⎠
1 + Ad
R1 + R2
VS
La troisième équation donne IS = ≅ 135 mA .
Rch
IS
Le courant de polarisation I Bo ≅ ≅ 1.35 mA .
β
La première équation donne R ≅

(
VE − VZo − RE IS + I Zo ) ≅ 395 Ω .
I Zo

18. Schéma
RE β ib
is
ip
ib
R
rbe R1
0
iz + Rch
v’s vs
ve
rz - R2
0

UT
rbe = ≅ 18.5 Ω .
I Bo
⎧v e = RE (i z + β i b ) + (R + rz ) i z
⎪
⎪ ⎛ R2 ⎞
Circuit → ⎨v s' = rbe i b + v s = Ad ⎜⎜ rz i z − v s ⎟⎟
⎪ ⎝ R1 + R2 ⎠
⎪i ≅ (β + 1)i ≅ β i
⎩s b b
En éliminant successivement i b et i z , on obtient la relation souhaitée.

⎧ ve RE
⎧v e ≅ RE i s + (RE + R + rz ) i z ⎪i z ≅ R + R + r − R + R + r i s
⎪ ⎪ E z E z
⎨ rbe ⎛ R2 ⎞ ou encore ⎨
⎪ β i s + v s ≅ Ad ⎜⎜ rz i z − R + R v s ⎟⎟ ⎛
⎪v ⎜1 + A R2 ⎞ r
⎟⎟ ≅ Ad rz i z − be i s
⎩ ⎝ 1 2 ⎠ ⎪ s ⎜⎝ d
+ β
⎩ R 1 R 2 ⎠
⎛ R2 ⎞ rz ⎛r r z RE ⎞
⇒ v s ⎜⎜1 + Ad ⎟⎟ ≅ Ad v e − ⎜⎜ be + Ad ⎟⎟ i s
⎝ R1 + R2 ⎠ RE + R + r z ⎝ β RE + R + r z ⎠
Ad rz ⎛ R ⎞ rz
SV = ≅ ⎜1 + 1 ⎟ ≅ 17.8 10 −3
R2 RE + R + rz ⎜⎝ R2 ⎟⎠ RE + R + rz
1 + Ad
R1 + R2
Ad ⎛ rbe r z RE ⎞ ⎛ R ⎞ rz RE
R0 = ⎜ ⎟ ≅ ⎜1 + 1 ⎟
R2 ⎜ β A +R + R + r ⎟ ⎜ R ⎟ R + R + r ≅ 0.36 Ω .
1 + Ad ⎝ d E z ⎠ ⎝ 2 ⎠ E z
R1 + R2

Régulateur de tension 15 V / 2 A
L’alimentation régulée de la figure ci-dessous doit répondre au cahier des charges suivant :
VS = 15 V , IS ≤ 2 A
La tension d’entrée v E (t ) non régulée présente une valeur moyenne VE = 25 V . Les transistors sont
caractérisés par β1 = 100 , β 2 = 50 , β 3 = 20 . L’amplificateur différentiel de tension U1 est supposé
idéal.
Q3 IS
D1 R2 Q2
IP << IS
R3
2mA
Q1 R4
U1
VE + VS
-
R1 D2
R5
2mA
L’étude de ce montage s’effectue en régime continu
1. Sachant que l’amplificateur différentiel de tension peut fournir un courant de sortie maximum de
20 mA, démontez l’obligation d’utiliser un ballast Darlington (on ne tiendra pas compte ici du
courant dans la résistance R3 ).
2. Evaluez la puissance critique dissipée par Q3 (court-circuit en sortie).
3. Evaluez la résistance R3 suivant le critère de déviation du 1/10ème du courant maximum de base
de Q3 .
4. La tension de référence est obtenue par un montage utilisant deux diodes zener polarisées
chacune par un courant de 2 mA et telles que VZ1 = 10 V et VZ2 = 5 V . Evaluez les résistances
R1 et R 2 .
5. Déterminez les valeurs des résistances R 4 et R5 du pont pour satisfaire le cahier des charges
(prendre I P = 1 mA ).

Corrigé
1. Utilisation d’un ballast Darlington
Il n’est pas nécessaire de tenir compte du courant dérivé par la résistance R3 puisqu’un ordre de
grandeur du courant de base de Q2 est recherché lorsque IS max est demandé.
IS max
I B3 max ≅ = 100 mA , valeur de courant que ne peut produire U1 (20 mA maximum)
β3
I B3 max
I B2 max ≅ = 2 mA , valeur inférieure à 20 mA.
β2
2. Puissance critique dissipée par Q3
Le transistor Q3 dissipe une puissance maximale PQ3 ≅ VCE3 IC3 ≅ (VE − VS )ISmax = 20 W , sans
compter les conditions de court-circuit en sortie qui entraîne VCE3 = 25 V . Si Q3 doit
max
fonctionner en toute sécurité, la puissance dissipée en continu dans le pire cas doit être faible
devant sa puissance totale maximale (donnée constructeur), ce qui à employer un transistor dont
le gain en courant β min est de l’ordre de 20. Un montage Darlington est alors nécessaire.
3. Evaluation de la résistance R3
I B3
VBE3 ≅ R3 ⇒ R3 ≅ 60 Ω
max
10
4. Evaluation des résistances R1 et R2
VE − VZ1 VZ1 − VEB1

R1 = ≅ 7.5 kΩ ( IB1 << 2 mA ) et R2 = ≅ 4.7 kΩ ( I + = 0, β1 >> 1 )
I1 I E1
5. Evaluation des résistances R 4 et R5
⎧ VZ2
⎧ R5 + − ⎪R5 = = 5 kΩ
⎪VZ2 = VS (V =V ) ⎪ IP
⎨ R 4 + R5 ⇒ ⎨
⎪V = (R + R )I ⎪R = VS − VZ2 = 10 kΩ
⎩ S 4 5 P ⎪ 4
⎩ IP

Etage de puissance push-pull série avec sources de Widlar

L’étude porte sur le régime pseudo-continu de l’étage terminal de puissance de la figure ci-dessous, le
but étant d’évaluer le rendement maximal. Une étude complémentaire détermine les caractéristiques
du montage aux faibles signaux.
Les paires Q1 - Q2 de gain en courant β = 100 , et Q3 - Q4 de gain en courant β ' = 250 , sont des
transistors supposés technologiquement parfaitement complémentaires dont l’effet d’Early est négligé
( VA = ∞ ). Les diodes D1 - D2 et D3 - D4 - D5 - D6 sont identiques. La valeur de la tension aux bornes
d’une diode ou d’une jonction base-émetteur de transistor sera de l’ordre de 0.6 V, quelque soit le
courant qui traverse le composant (même si ce courant est très faible). L’alimentation symétrique
fournit des tensions VCC = ± 15 V et le montage fonctionne en classe AB tel que IC1 = IC2 = 10 mA .
o o
+VCC
D3
R1
400
D4
Q3
Q1
R3
120k
D1 RE1
2.2
iS(t)
vE(t)
D2 RE2
2.2 Rch vS(t)
100
Q2
Q4
D5
D6 R2
400
-VCC
1. Donnez une brève description du circuit et expliquez, en quelques mots, son fonctionnement lors
d’une attaque par un signal sinusoïdal.
3. Déterminez les potentiels de nœuds et les courants circulant dans les branches du montage et
rapportez ces valeurs sur le schéma.
4. Evaluez la puissance fournie par les alimentations.
Sylvain Géronimi Page 224 Amplificateurs de puissance

Etude du régime pseudo- continu
La tension d’attaque du montage est augmentée jusqu’à une valeur telle que la tension de sortie
approche la limite de l’écrêtage.
6. Evaluez la tension et le courant de sortie dans le cas où le transistor Q3 est voisin de la saturation
( VEC3 ≅ 0.2 V ).
7. Déterminez les potentiels de nœuds et les courants circulant dans les branches du montage.
8. Dans un contexte sinusoïdal de l’attaque, tracez les variations en fonction du temps de la tension
VCE des transistors Q3 ou Q4 , du courant traversant les diodes D1 ou D2 , du courant de base
des transistors Q1 ou Q2 et du courant de sortie.
9. Evaluez le rendement maximum du montage.
10. Dessinez le schéma dans le cas d’une variation de tension positive de v e (t ) en tenant compte de
la présence des résistances rd des diodes et z0 des sources de courant.
Le montage est attaqué par un générateur de résistance rg = 100 Ω . Les influences des résistances
des diodes et des sources sont négligées ( rd = 0 , z0 = ∞ ) et le paramètre rbe1 est évalué à 80 Ω.
11. Evaluez la résistance d’entrée Re , le gain en tension A v = v s v e et la résistance de sortie Rs

vue par la charge.
Corrigé
1. Description
Le schéma se compose d’un circuit de polarisation qui alimente un étage push-pull série débitant un
courant dans la charge.
- L’étage push-pull, constitué des transistors complémentaires Q1 et Q2 montés chacun en
émetteur suiveur, doit fournir une grande excursion de tension en sortie et avoir une faible
résistance de sortie vis-à-vis de la charge Rch (attaque en tension). Les résistances RE1 et RE 2
servent à améliorer la stabilité thermique du montage et leur valeur doit rester faible par rapport à
la valeur de la charge. La tension de polarisation entre les bases déterminera la classe de
fonctionnement.
- La polarisation s’effectue grâce aux sources de courant de type Widlar réglées par les résistances
R1 et R2 . Au repos, la majorité du courant issu de ces sources parcourt la paire de diodes D1 et
D2 connectées en série, produisant une translation de tension continue d’environ 1.2 V et le faible
courant restant constitue le courant de base de Q1 et Q2 (caractéristiques des jonctions des
diodes et transistors différentes). La distorsion de croisement est pratiquement éliminée en
concédant une légère conduction des transistors de sortie au repos. La classe de fonctionnement
est AB.
Lorsque le signal d’entrée devient positif, Q1 se comporte comme une source de courant alimentant la
charge et Q2 se bloque et inversement pour un signal d’entrée négatif. Pour un signal sinusoïdal,
chaque transistor ne conduit donc que durant à peu près une demi période.

2. Schéma
+ 15 V
400
10 mA
1.5 mA
224 µA 14.4 V
13.8 V Q3
6 µA
100 µA
0.6 V Q1
1.4 mA
120k
2.2
0V 0A
0V
230 µA
VE
2.2
100
1.4 mA
100 µA
- 0.6 V Q2
6 µA
-13.8 V Q4
- 14.4 V 10 mA
1.5 mA
400
224 µA
- 15 V
3. Calcul des courants et tensions
Aucune source dynamique n’étant appliquée à l’entrée du circuit, VE = 0 .

2VCC − 4VD
I R3 = ≅ 230 µA avec VD ≅ 0.6 V .
R3
VD
I R1 = ≅ 1.5 mA avec VEB ≅ 0.6 V (de même I R2 ≅ 1.5 mA ).
R1
Les sources de courant produisent I 0 ≅ 1.5 mA car IC3 ≅ I R1 et IC4 ≅ I R2 .

o o
IC 3
I D3D4 ≅ I R3 − o
≅ 224 µA
β'
Les valeurs des potentiels et courants sont indiqués sur le schéma ci-dessus.
4. Calcul de la puissance fournie
Par symétrie, chacune des alimentations fournit au montage le même courant
+ =I
C1 + I R1 + I D3D4 ≅ 11.7 mA (ou ICC = IC2 + I R2 + I D5D6 )
ICC −
o o
Pfournie = 2VCC (ICC

+ + I − ) ≅ 352 mW
CC

En considérant la valeur crête Vemax de l’alternance positive de la tension sinusoïdale v E (t ) , le

transistor Q2 est bloqué et la tension crête de sortie VS est maximale (limite de l’écrêtage).
5. Schéma
+ 15 V
400
133 mA
1.5 mA
224 µA 14.4 V
13.8 V Q3
6 µA 1.33 mA
14.2 V Q1
170 µA 13.6 V
120k
2.2
13.6 V 133 mA
13.3 V
230 µA
VE
100
1.5 mA
13 V
6 µA
-13.8 V Q4
- 14.4 V
1.5 mA
400
224 µA
- 15 V
6. Calcul des valeurs maximales des tension et courant de sortie
Le transistor Q3 est au voisin de la saturation,

(
⎧⎪VCC ≅ VD + VEC3 sat + VBE1 + RE1 + Rch ISmax )
⎨ ⇒ ISmax ≅ 133 mA et VSmax ≅ 13.3 V
⎪⎩VSmax = Rch ISmax
Il faut noter que Q3 ne délivrera un courant I 0 constant (effet Early négligé) que si la tension
VEC3 est supérieure ou voisine de VECsat .
7. Calcul des courants et tensions
ISmax
I B1 max ≅ ≅ 1.33 mA , I D1 = I 0 − I B1max ≅ 170 µA .
β
Les valeurs des potentiels et courants sont indiqués ci-dessus.
Le courant traversant la diode D1 étant relativement faible, la tension à ses bornes est surestimée
par l’hypothèse du problème ( 0.5 V < VD1 < 0.6 V ). Il serait peut-être concevable d’augmenter la
valeur de I 0 afin d’obtenir une polarisation plus correcte des diodes D1 et D2 au détriment du
rendement.

Il est aussi à remarquer que la tension − VCC fournit uniquement les courants d’alimentation de la
source de Wildar Q4 - R2 et qu’une tension de 0.3 V est perdue aux bornes de la résistance RE1
( VEmax ≅ 13.6 V ). Le gain en tension du montage est donc VSmax VEmax ≅ 0.98 .
8. Détermination des variations sinusoïdales
L’étude de la polarisation fournit les valeurs à t = 0, T 2 , T . L’étude précédente apporte les

valeurs maximales obtenues à t = T 4 ainsi qu’à t = 3T 4 par la symétrie complémentaire du
montage, lorsque le signal sinusoïdal d’attaque passe respectivement par les valeurs crête
maximale et minimale.
Au sein des chronogrammes, le signal sinusoïdal est de fréquence 1 kHz (période 1 ms).
30V
(0, 13.8)
20V
(745u, 27.4)
vEC3(t)
10V
(245u, 200m)
0V
20V
(245u, 13.6)
vE(t)
0V (1.25m, 13.3)
(1.75m, -13.3)
vS(t)
(745u ,-13.6)
-20V
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms 1.2ms 1.4ms 1.6ms 1.8ms 2.0ms
Time
La tension v EC (t ) de Q3 varie de 0.2 V ( ≥ VECsat ) à 27.4 V en valeurs extrêmes, de valeur

moyenne VECo = 13.8 V et d’amplitude crête Vec = 13.6 V . Les tensions maximales d’entrée et de
sortie diffèrent de 0.3 V (présence des résistances de stabilisation en température) puisque ces
calculs ont été obtenus en supposant que les jonctions de composants présentaient 0.6 V malgré
des courants et caractéristiques différentes. En continu, le potentiel de sortie est nul par le fait que
les composants du circuit sont parfaitement complémentaires et identiques.
2.0mA
(245u, 1.33m) I0(t) (1.36m, 1.5m)
1.0mA iD1(t) (1.5m, 100u)

(245u, 170u) (757u, 29n)
iB1(t)
0A
200mA
(0, 10 m)
iC1(t) (1.5m, 10m)
(245u, 133m)
0A
iC2(t) (745u, -133m) (1.5m, -10m)

-200mA
200mA
(245u, 133m)
iS(t) (745u, -133m)
0A
(1.5m, 34n)
-200mA
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms 1.2ms 1.4ms 1.6ms 1.8ms 2.0ms
Time

Quant aux variations des courants, les courants collecteurs de Q1 ou Q2 , à l’image de leurs
courants de base, correspondent à un signal monoalterné dû à la classe AB. Sur un faible temps
par rapport à la période, l’angle de conduction est supérieur à π et la distorsion de croisement
n’apparaît aucunement dans l’évolution de i S (t ) , les caractéristiques non linéaires de Q1 et Q2
étant identiques. L’évolution du courant dans la diode D1 est à l’inverse de l’évolution du courant
de base de Q1 puisque leur somme est pratiquement constante à I 0 .
9. Calcul du rendement maximum
Le calcul s’effectue pour une dynamique maximale aux bornes de la charge. La puissance utile
est alors Putile max =

(V s max 2 )
2
≅ 0.885 W (efficace).
Rch
L’alimentation + VCC fournit le faible courant parcourant les diodes D3 - D4 , le courant d’émetteur
de Q3 (courants constants sur la période) et la valeur moyenne du courant monoalterné de
collecteur de Q1 d’amplitude crête I s (courant variable existant uniquement sur la première demi-
période),
1 π I
∫
+
soit ICC = I D3D4 + I 0 + IC1moyen ≅ 44.06 mA avec IC1moyen ≅ I s sinθ dθ = s ( θ = ωt , I s = ISmax )
2π 0 π
Vu la symétrie du montage, l’alimentation − VCC fournit la même quantité de courant, soit
−
ICC +
= I D5D6 + I 0 + IC2 moyen , d’où Pfournie max = VCC ICC −
+ ICC (
≅ 1.32 W ⇒ η max =) Putile max
Pfournie max
≅ 0.67 .
Ce rendement parait très honorable pour cette structure. Il est à noter un point de détail dans le
calcul de la valeur moyenne des courants de collecteur des transistors de sortie, effectué plus
haut entre 0 et π. En effet, ce calcul sous-estime très légèrement la valeur moyenne du vrai signal
d’angle de conduction supérieur à π (propre à la classe AB).
10. Schéma
rd rbe i RE1
βi
ve
rd + z0 vs Rch
z0
11. Evaluation des caractéristiques

Résistance d’entrée
(
Re = rbe + (β + 1) RE1 + Rch ≅ 10.4 kΩ )
Rg rbe i RE1 Gain en tension
βi
v
Av = s =
(β + 1)Rch ≅ 0.97
vg
+
ve
vs Rch
(
v e rbe + (β + 1) RE1 + Rch )
Résistance de sortie vue par la charge
rg + rbe
Rs = + RE1 ≅ 4 Ω .
β +1
(performances d’un étage collecteur commun)

Push-pull série piloté par amplificateur de tension intégré et contre-réaction

L’étude porte sur l’amplificateur de puissance représenté à la figure ci-dessous. Cette étude est
effectuée en régime dynamique aux faibles signaux en tenant compte des paramètres suivants :
Ad 1
U1 → R d = 1 MΩ , Rs = 100 Ω et fonction de transfert avec Ad = 10 5 et fh = = 10 Hz
1+ τ p 2π τ
Q1, Q2 → β = 100 , rbe = 80 Ω , rce = ∞ , Cbe , Cbc de valeurs négligeables
D1, D2 → rd ≅ 0 Ω
I1, I2 → z0 très grand
R4
9k
+15V
I1
Q1
U1
D1 R1
+
V 2.2
vE
R2
- Rch
D2 2.2 vS
100
R3
1k
I2 Q2
C1
10u
-15V
Compréhension du montage
1. Expliquez brièvement ce montage et préciser le type de contre-réaction et la classe de

fonctionnement.
2. Dessinez le montage sous forme de schémas-blocs faisant apparaître la chaîne directe G(p) et la
chaîne de retour B(p ) .
3. Caractérisez la chaîne directe ( Ze , Zs vue par la charge, Av ) et de la chaîne de retour.

4. Caractérisez le montage en boucle fermée ( Ze' , Zs' vue par la charge, A'v ) en vérifiant les
conditions d’adaptation d’impédances.
5. Si un signal parasite v p de 1 Vpp s’ajoute au signal v issu de l’amplificateur U1 , exprimez la
tension de sortie v s en fonction des tensions v e et v p . Interprétez ce résultat.

Etude du régime dynamique aux fréquences hautes et basses
6. Calculez la fréquence de coupure haute.

7. Dessinez le schéma équivalent aux basses fréquences et calculez la fréquence de coupure
basse.
8. Tracez la réponse en fréquence du gain en tension dans le plan de Bode.
9. Déterminez les expressions des impédances d’entrée et de sortie en fonction de la fréquence et
interprétez les résultats.
10. Pour un signal d’entrée en forme d’échelon, déterminez le temps de montée du signal de sortie,
temps défini entre 10 et 90 %.
Corrigé
Compréhension du montage
1. Explication
Le circuit est un système asservi tel que la chaîne directe se compose d’un amplificateur différentiel
de tension U1 pilotant un étage push-pull série et la chaîne de retour d’un atténuateur résistif. La
configuration étant série/parallèle, le circuit subit une contre-réaction tension/tension.
- L’étage push-pull, suiveur de tension, présente une translation de tension entre les bases des
transistors Q1 et Q2 , produite par deux diodes D1 et D2 montées en série. Cette translation
définit un fonctionnement en classe B/AB. Les sources de courant doivent, potentiellement,
fournir les courants de polarisation des diodes et les courants de base permettant d’atteindre le
niveau de saturation de la tension de sortie. Les résistances R1 et R2 améliore le comportement
thermique de l’étage de puissance (stabilisation par résistance d’émetteur).
- Le circuit de retour fixe le gain en tension de l’ensemble contre-réactionné car la chaîne directe
possède un fort gain en tension par le biais de l’amplificateur U1 .
- La contre-réaction est totale en régime continu. En effet, le condensateur C1 étant assimilé à un
circuit ouvert et l’entrée du montage étant connectée à la masse, l’asservissement maintient le
potentiel continu de sortie à 0 V. En régime dynamique, la contre-réaction est partielle, fixée par
le pont résistif car le condensateur est assimilé à un court-circuit dans le domaine des
fréquences de travail.
2. Schéma
G(p)
+
vd U1 étage suiveur
ve
- Rch
vs
R4
R3
vr C1 B(p)

L’adaptation sur la charge étant supposée réalisée (ici condition de circuit ouvert en sortie ou encore
Rch → ∞ ), nous caractérisons chaque bloc de façon indépendante, puis le montage contre-réactionné
en validant les conditions d’adaptation des blocs (voir cours « La contre-réaction »).
3. Caractérisation des chaînes directe et de retour
(+)
Rs rbe i R1
+ βi
vd
Rd Ad vd z0 / 2 Rch vs
(-)
Pour la chaîne directe, l’entrée (-) de l’amplificateur différentiel de tension U1 est à la masse, les
deux sources de courant sont en parallèle ( z0 2 >> Rs ) et Rch → ∞ .
⎧⎪ A d v d ≅ (Rs + rbe )i + (β + 1)(R1 + Rch )i v A d (β + 1)Rch

⎨ ⇒ Av = s ≅ ≅ A d = 10 5
⎪⎩v s = (β + 1)Rch i v d Rs + rbe + (β + 1)(R1 + Rch )
Le calcul de la résistance de sortie du dipôle se fait en éteignant la tension d’entrée ( v d = 0 )

⎧i 0 + (β + 1)i = 0 v R +r
⎨ ⇒ Z s = 0 ≅ R1 + s be ≅ 4 Ω et Z e = Rd = 1 MΩ
⎩ 0
v ≅ − (R s + r be ) i − (β + 1) R1 i i 0 β +1
La chaîne de retour est un quadripôle résistif supposé attaqué en tension v s , non chargé, et de
vr R3
tension de sortie v r , le condensateur C1 étant assimilé à un court-circuit, soit = =λ.
v s R3 + R 4
4. Caractérisation du montage en boucle fermée
La théorie de la contre-réaction réclame la connaissance du facteur 1 + G( p ) B( p ) , soit, aux

fréquences moyennes, 1 + Ad λ ≅ 10 4 avec G ≡ A v ≅ A d et B ≡ λ .
Le gain est alors A 'v = Ad (1 + Ad λ ) ≅ 10 , la résistance d’entrée est Z e' = Z e (1 + Ad λ ) ≅ 1010 Ω
(topologie série) et la résistance de sortie Z 's = Z s (1 + Ad λ ) ≅ 0.4 mΩ (topologie parallèle).
+ Zs
ve vd Ze Rch
vs
Av vd
+ Z’s
⇒ ve Z’e Rch
vs
R4 A’v ve
vr R3
Le quadripôle de retour est attaqué tel que Z s << R3 + R 4 et Z e >> R3 // (R 4 + Z s ) ne charge pas
la sortie ( Z s << Rch ). Les conditions d’adaptation en tension sont donc satisfaites.

Rch
La tension de sortie en charge est alors v s = A 'v v e ≅ A 'v v e puisque Z 's << Rch , ce qui
Rch + Z s'
correspond bien à une attaque en tension de la charge (condition de circuit ouvert en sortie).
5. Influence d’un signal parasite
Le signal parasite v p s’ajoute au signal v issu de l’amplificateur U1 .
vp
ve + v vs
Ad + +1
-
⎧⎪v s = v p + v 1 Ad vp v
⎨ ⇒ vs = vp + v e , mais Ad λ >> 1 ⇒ v s ≅ + e
⎪⎩v = Ad (v e − λ v s ) 1 + Ad λ 1 + Ad λ Ad λ λ
En sortie, la composante issue de la perturbation est divisée par le gain Ad de l’amplificateur

différentiel par rapport à la composante du signal d’entrée. Pour v p = 1 Vpp , 100 µV viennent
s’ajouter au transfert de tension.
Etude du régime dynamique aux fréquences hautes et basses
6. Calcul de la fréquence de coupure haute
G( jω ) Ad
Le système en boucle fermée s’écrit H ( jω ) = avec G( jω ) = et B = λ , ce
1 + G( jω ) B( jω ) ω
1+ j
ωh
avec ωh' = (1 + Ad λ )ωh (voir cours « La contre-réaction »).

Ad 1
qui donne H ( jω ) =
1 + Ad λ ω
1+ j
ω h'
La contre-réaction augmente la fréquence de coupure haute fh' ≅ 100 kHz ( fh = 10 Hz ).
7. Calcul de la fréquence de coupure basse
Zs
(+)
ve = 0
+
vd Ze Rch
vs
Av vd
(-)
R4
R3
C1

Le système est du premier ordre puisque le circuit comporte un seul condensateur. Le pôle de la
fonction de transfert est trouvé à partir de la constante de temps C1 Req , avec Req résistance
équivalente du dipôle vue aux bornes du condensateur.
Pour ce calcul, remarquons que la branche composée de la source liée et de la résistance R 4

possède la tension v d à ses bornes après avoir constaté que Z s << Rch (Thévenin).
i0 R3
vd R4
v d ≅ − Av v d + R 4 i ⇒ ≅
i i 1 + Av
v0 vd Ze R4
+ v0 R4
d’où Req = ≅ R3 + Z e // ≅ R3 .
Av vd i0 1 + Av
1
La fréquence de coupure basse est fb ≅ ≅ 15.9 Hz , valeur très acceptable puisque le
2π R3 C1
gain en tension de la chaîne directe, fonction de la fréquence, n’a pratiquement pas varié ( ≅ 10 5 ).
La fonction de transfert en tension peut s’annuler par la présence du même condensateur. En

effet, si la tension de sortie v s est nulle, C1 voit à ses bornes les résistances R3 et R 4 // Z e en
1
série et la valeur de la fréquence de coupure relative au zéro est fz ≅ ≅ 1.59 Hz .
2π (R3 + R 4 )C1
p
1+
ωz 1 + (R3 + R 4 )C1 p
La fonction de transfert est de la forme H (p ) = = ( p = jω ).
p 1 + R3 C1 p
1+
ωc
R3 + R 4
Pour ω → ∞ ⇒ H ( jω ) ≅ = 10 ( 20 dB )
R3
Pour ω → 0 ⇒ H ( jω ) ≅ 1 ( 0 dB )
8. Tracé du gain en tension
30
(15.849, 17.015) contre-réaction dynamique (104.713K, 17.012)

20
pôle pôle
10
(1.6046, 3.0025)
pente pente
zéro 20 dB/décade - 20 dB/décade
contre-réaction
statique
0
gain unité
-10
10mHz 100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz
DB(V(S))
Frequency

9. Expressions et tracés des impédances
En négligeant l’effet dû au condensateur C1 (effet aux basses fréquences),

τ ω
1 + jω 1+ j
⎛ Ad λ ⎞ 1 + Ad λ ωh'
Z e' ( jω ) = Z e ⎜⎜1 + ⎟⎟ = Z e (1 + Ad λ ) = Z e'
⎝ 1 + jωτ ⎠ 1 + jω τ ω
1+ j
ωh
ω → 0, Ze' ≅ 1010 Ω (200 dB, boucle fermée), ω → ∞, Z e' ≅ 10 6 Ω (120 dB, boucle ouverte)
ω
1+ j
1 + jω τ ωh
Z s (p ) =
Zs Zs
'
= ≅ Zs
'
Ad λ 1 + Ad λ τ ω
1+ 1 + jω 1+ j '
1 + jωτ 1 + Ad λ ωh
ω → 0, Z s' ≅ 0.4 mΩ (- 68 dB, boucle fermée), ω → ∞, Z e' ≅ 4 Ω (12 dB, boucle ouverte)
Les pôles et zéros sont positionnés aux valeurs 10 Hz et 100 kHz. Ces résultats indiquent que les
impédances évoluent rapidement à partir de la fréquence de coupure de la chaîne directe.
10. Evaluation du temps de montée
La réponse d’un système du premier ordre à un échelon de tension d’amplitude V s’écrit

⎛ − ⎞
t
v S (t ) = V ⎜1 − e τ ⎟ avec τ constante de temps du système aux faibles signaux.
⎜ ⎟
⎝ ⎠
⎧ 10
⎪v S (t1 ) = 0.1 V → t1 = τ Ln
⎨ 9 ⇒ t r = t 2 − t1 = τ Ln 9
⎪v (t ) = 0.9 V → t = τ Ln 10
⎩ S 2 2
2 .2 0.35
soit t r ≅ 2.2 τ ou t r ≅ ou encore t r ≅ ( fh fréquence de coupure haute).
ωh fh
Ici, le passe-bas du premier ordre présente une fréquence de coupure haute fh' ≅ 100 kHz et le
0.35 0.35 t
temps de montée s’écrit t r' ≅ = ≅ r et s’évalue à 3.5 µs ( t r temps de montée
fh' (1 + λ Ad )fh λ Ad
de la chaîne directe).
Ainsi, en réponse à un échelon de tension en entrée, le temps de montée est amélioré par la
contre-réaction d’autant mieux que λ est grand ou encore le gain en boucle fermée A 'v ≅ 1 λ est
faible.

Etage de puissance push-pull série en pont
L’étude porte sur l’étage amplificateur de puissance ponté en pont dont le schéma de principe est
représenté à la figure ci-dessous.
Les transistors de sortie ( Q1 , Q2 , Q5 , Q6 ) possèdent un gain β de 50 et les précédents

( Q3 , Q4 , Q7 , Q8 ) un gain β’ de 100. Les sources de courant I 0 sont constituées par des miroirs
élémentaires dont les transistors ont un gain en courant très élevé devant l’unité. Dans chacune de
ces trois catégories, les transistors sont supposés technologiquement parfaitement identiques ou
complémentaires. Les amplificateurs de tension ( U1 , U 2 ) sont supposés idéaux et les diodes
identiques.
La valeur de la tension aux bornes d’une diode ou d’une jonction base-émetteur de transistor sera de
l’ordre de 0.6 V, quelque soit le courant qui traverse le composant (même si ce courant est
relativement faible). Les courants traversant les résistances de 100 Ω seront négligés dans les
calculs.
L’alimentation fournit une tension VCC = 12 V et la charge Rch est de valeur 4 Ω.
+ 12 V
100k
I0 I0
10k Q3 Q7 100k
Q1 Q5
100 0.33 0.33 100

+ -
vA(t) Rch
vB(t)
U1 U2
1µ vF(t) 100k
- vS(t) +
0.33 0.33
100 100
vE(t)
200k Q2 Q6
10k Q4 Q8
10µ
I0 I0
2. Dessinez le schéma et indiquez les potentiels de nœuds en considérant la polarisation des étages
de puissance en classe B.

Une tension sinusoïdale v E (t ) est appliquée en entrée. Sa valeur crête est réglée de façon à obtenir
une dynamique de sortie maximale correspondant à la limite de l’écrêtage. Dans cette situation, le
courant minimum de polarisation des diodes est pris à la valeur d’environ 600 µA et les transistors des
sources I 0 sont au voisinage de la saturation ( VCEsat ≅ 0.2 V ).
4. Calculez les valeurs crête des signaux v S (t ) , v A (t ) , v B (t ) , v E (t ) et tracez les chronogrammes.
5. Evaluez le rendement maximum du montage.
Chaque étage de puissance possède un gain en tension voisin de l’unité, une résistance d’entrée
importante devant la résistance de sortie de l’amplificateur intégré et une résistance de sortie faible
devant la charge.
7. Evaluez le transfert en tension Av = v s v e du montage.
Corrigé
1. Description
Le condensateur de liaison (1 µF) isole l’entrée du continu et le condensateur de découplage (10

µF) permet la connexion de l’entrée non inverseuse de U1 à la masse dans le domaine des
fréquences de travail (découplage du pont 10 kΩ/10 kΩ). Ainsi U1 est monté en amplificateur
inverseur et U 2 en amplificateur non inverseur. Ces amplificateurs pilotent chacun un étage
suiveur push-pull série à Darlington simples dont les sorties sont connectées à la charge.
L’ensemble constitue un montage de puissance monté en pont (structure en H) alimenté par une
tension unique de 12 V. Le diviseur de tension 10 kΩ/10 kΩ impose un point de repos des
amplificateurs de tension et de puissance à la moitié de la tension d’alimentation de manière à
profiter du maximum d’excursion de la tension de sortie sur la charge.
Quatre diodes compensent les seuils de conduction des jonctions des transistors et définissent
une classe B/AB. Les résistances de 0.33 Ω, valeur faible devant celle de la charge, servent à la
stabilité en température des transistors de sortie. Les résistances de 100 Ω améliorent également
cette stabilité par dérivation du courant de fuite des Darlington. Les sources de courant I 0
fourniront le courant de polarisation des diodes et le courant maximum de base des Darlington
nécessaire à l’obtention de la dynamique maximale en sortie.
2. Schéma avec valeurs des potentiels de noeuds
Les amplificateurs de tension étant supposés parfaits, aucun courant ne circule dans la résistance
de 100 kΩ connectée à la borne non inverseuse de U 2 . De ce fait, les potentiels d’entrée des
deux amplificateurs sont au même niveau. Aucun courant ne circule dans la résistance de 100 kΩ
connectée à la borne non inverseuse de U1 puisque la différence de potentiels aux bornes de
celle-ci est nulle. Ainsi, il n’y a pas de courant traversant les résistances de retour de U1 (200 kΩ)

et U 2 (100 kΩ). Le pont de résistances de 10 kΩ fixe les potentiels d’entrée des amplificateurs de
tension à la moitié de la tension d’alimentation, soit 6 V. Les potentiels VA et VB étant aussi à 6 V,
VS = 0 . Les diodes et les jonctions en direct des transistors produisent une translation de tension
de 0.6 V.
+ 12 V 0
100k
I0 I0
10k 7.2 V 7.2 V 100k

Q3 Q7
Q1 Q5 0 6V
6V 0.33 0.33
+ -
6V 6V Rch
6V 6V
U1 U2
100k
- 0V +
0.33 0.33
0
200k Q2 Q6
0 Q4 Q8
10k 4.8 V 4.8 V
I0 I0
Considérons la demi période pendant laquelle les transistors Q1 , Q3 , Q6 , Q8 conduisent,

Q2 , Q5 , Q4 , Q7 étant à l’état bloqué. Le schéma est alors le suivant.
3. Schéma
+ 12 V
I0 I0
11.8 V Q3
100k
IB max
ID min Q1
10.6 V
VS 100k
6V + 0.33 VB - 6V
Rch
U1 10.6 V 9.95 V 2.05 V 1.4 V U2
100k
- VA IS max
VF 0.33 + VF
1.4 V
200k
Q6 ID min
0.2 V
Q8
IB max
I0 I0

4. Calcul des valeurs crête maximales des tensions et tracés
Les transistors des miroirs de courant sont au voisinage de la saturation et délivreront un courant
I 0 constant (effet Early négligé) tant que leur tension VCE > VCEsat .
VCC = VEC sat ( PNP ) + VBE3 + VBE1 + (2 RE + Rch )ISmax + VEB6 + VEB8 + VCE sat ( NPN ) ⇒ ISmax ≅ 1.974 A .
VSmax = Rch ISmax ≅ 7.9 V valeur maximale autour de la tension au repos 0 V, soit Vs ≅ 7.9 Vcrête .
VAmax = VCC − VEC sat ( PNP ) − VBE3 − VBE1 + RE ISmax ≅ 9.95 V ,

VBmax = VCE sat ( NPN ) + VEB6 − VEB8 + RE ISmax ≅ 2.05 V
écarts maximaux par rapport à la tension au repos 6 V, soit Va = Vb ≅ 3.95 Vcrête .
Les courants circulant dans les branches de contre-réaction des amplificateurs de tension sont de
valeurs négligeables devant celui traversant la charge, mais importants comparés aux courants
d’entrée de ces amplificateurs (supposés nuls).
2 1
Pour U1 , V + = V − = VF + VA = 6 V ⇒ VF = 4.025 V
3 3
Pour U 2 , VF = V − = (VB + 6 ) = 4.025 V

1
2
écart maximum par rapport à la tension au repos 6 V, soit Vf = 1.975 Vcrête .
La présence du condensateur de liaison en entrée translate ce signal autour de 0 V (isolation du

continu), soit VEmax = VF − 6 = − 1.975 V . Ve ≅ 1.975 Vcrête est donc la valeur de l’amplitude de la
tension sinusoïdale d’entrée à ne pas dépasser avant écrêtage du signal de sortie.
Ce montage en pont présente un transfert en tension VSmax VEmax = − 4 , ce qui quadruple la

puissance en sortie par rapport au montage traditionnel.
10V
(250u, 9.95)
(750u, 9.95)
vF (t)
(250u, 7.975) (1m, 6.0)
5V
(750u, 4.025)
vA (t) vB (t)
(250u, 2.05)
0V
10V
(250u, 1.975) vS (t)

(750u, 7.9) vE (t)
0V
(250u, - 7.9)
(750u, - 1.975)
-10V
Time
Au sein des chronogrammes, le signal sinusoïdal est de fréquence 1 kHz (période 1 ms).

5. Calcul du rendement maximum
Puissance maximale en sortie Putilemax =

(V s 2 )
2
≅ 7.8 W avec Vs amplitude crête maximale.

Rch
Puissance fournie par l’alimentation sur une période
L’alimentation fournit les courants de polarisation des miroirs du haut du schéma (chacun des
transistors d’un miroir consomme un courant constant I 0 ), ainsi que les courants de collecteur de
Q1 , Q3 , Q5 et Q7 , de forme sinusoïdale mono alternée dont les valeurs moyennes s’écrivent
Is Is
IC1 moy = IC5 moy ≅ ≅ 628 mA et IC3 moy = IC7 moy ≅ ≅ 12.6 mA ( I s amplitude crête maximale),
π πβ
d’où ICC = 2 I 0 ( miroir ) + 2 I 0 ( miroir ) + IC1 moy + IC3 moy + IC5 moy + IC7 moy .
Le courant constant I 0 doit être supérieur au courant de base maximum de Q3 de façon à

polariser les diodes dans ce cas extrême. Pour cela, l’hypothèse propose I Dmin ≅ 0.6 mA et donc
I0 = IDmin + I B3 max ≅ 1 mA avec I B3 max ≅ 0.4 mA .
Pfourniemax = ICC VCC ≅ 15.42 W , ηmax ≅ 0.506 .
Ce calcul correspond au rendement de l’étage terminal. Le montage proposé montre une

consommation supplémentaire de courants due au pont de polarisation générale 10 kΩ/10 kΩ (0.6
mA) et aux amplificateurs de tension. La consommation est essentiellement définie par le courant
moyen des transistors de puissance Q1 , Q2 , Q5 , Q6 .
Régime dynamique aux faibles signaux
6. Schéma
+ +
va Rch vb
U1 +1 +1 U2
100k ve
- vs -
ve 200k 100k
100k
7. Evaluation du gain en tension
Les adaptations en tension étant réalisées, les tensions à vide ( Rch = ∞ ), en sortie des montages
inverseur et non inverseur, sont respectivement v a ≅ − 2 v e et v b ≅ 2 v e . Les contre-réactions
tension/courant et tension/tension produisent une très faible résistance de sortie (topologies
parallèles), ce qui permet d’écrire v s = v a − v b ≅ − 4 v e . Ce résultat est évidemment identique à
celui trouvé dans l’étude du régime pseudo-continu.

Amplificateur de tension (inspiré du LM741 de National Semiconductor)

On considère le circuit intégré de la figure ci-dessous. Le but est de caractériser l’amplificateur de
tension, puis d’évaluer le produit gain bande passante au sein d’une étude aux faibles signaux.
Tous les transistors de type NPN sont supposés identiques ( β = 250 , VANPN = 100V ). Pour les
transistors de type PNP, Q3 , Q4 identiques ( β ' = 5 , VAPNP très grand), Q10 , Q11, Q15 identiques
( β = 250 , VAPNP = 50V ). L’alimentation symétrique du montage est telle que VCC = 15 V et la
résistance de charge se situe hors puce.
+VCC
Q1 Q2
Q11 Q10
v1 v2 Q14
R4
Q9
Q3 Q4 R1 C 4.5k
57.6k 30p
Q7 R5
7.5k Rch
vS
Q15
Q13 Q12 Q8
Q6
Q5
R2 R3
9.78k 20k
-VCC
2. Déterminez les courants de collecteur de Q10 et Q13 .

3. Evaluez la tension entre les bases de Q14 et Q15 , puis concluez sur la classe de fonctionnement
du dernier étage.
4. Dessinez le montage dans son régime.
5. Calculez les courants de collecteur de Q1, Q2 ,Q3 , Q4 , Q5 , Q6 , Q7 , Q8 et Q9 .
6. Evaluez les paramètres rbe et rce des modèles des transistors.

7. Evaluez les résistances dynamiques présentées par les étages de polarisation Q10 - Q11 - R1 - Q12 -
Q13 - R2 ( z10 , z13 ), par l’ensemble Q9 - R4 - R5 entre bases de Q14 - Q15 ( z9 ), ainsi que les
éléments de la caractérisation de l’ensemble Q5 - Q6 ( ze , zs , Ai ).
8. Dessinez le montage dans son régime.
9. Caractérisez le montage en régime purement différentiel ( Ad , Zd , Zs ).
10. Caractérisez le montage en régime de mode commun ( Ac , Zc ).
11. Déduisez le taux de réjection de mode commun.
12. Caractérisez l’étage de gain en tension Q7 - Q8 ( A v , Z e' , Z s' ).
Sylvain Géronimi Page 241 Circuits intégrés

Etude du régime dynamique (faibles signaux aux fréquences hautes)
13. Calculez la fréquence de coupure haute du montage, les transistors étant sous leur schéma aux
fréquences moyennes. Justifiez ce résultat, puis évaluez le produit gain bande du circuit.
14. Ecrivez les expressions des transferts IC3 (VD ) , IC4 (VD ) et I (VD ) de l’étage différentiel avec I
courant de court-circuit en sortie de l’étage. Tracez ces fonctions.
15. Démontrez qu’en considérant la zone linéaire des transferts, on retrouve l’expression du transfert
en tension à vide de l’étage différentiel obtenu lors de l’étude en régime dynamique aux faibles
signaux. Ecrivez l’expression de la conductance de transfert i (v d ) .

Corrigé
1. Description
Le schéma se compose d’un circuit de polarisation, d’un amplificateur différentiel, d’un étage de gain
en tension et d’un étage de sortie push-pull.
- Le circuit de polarisation est composé d’une source de Widlar Q12 - Q13 - R2 et d’un miroir de
courant élémentaire Q10 - Q11 polarisant respectivement l’étage différentiel par le point commun
des bases de Q3 - Q4 et l’émetteur commun Q8 . Les courants de ces sources sont réglés par la
résistance R1 .
- L’étage différentiel est un amplificateur cascode, permettant d’obtenir une bande passante plus
élevée que le montage traditionnel à comportement émetteur commun. Les collecteurs communs
Q1 et Q2 sont suivis de bases communes Q3 et Q4 dont la charge dynamique du point
commun des bases est la source de Widlar et la charge dynamique des collecteurs est un miroir
de courant Q5 - Q6 . Le choix de la source de Widlar est, d’une part, de polariser l’étage d’entrée
à très faible courant (effet lentille au lieu d’un effet miroir) et, d’autre part, de présenter une
charge dynamique très importante en vue de minimiser au mieux l’amplification de mode
commun. La présence du miroir permet de doubler le courant dynamique traversant la résistance
interne de cette source, donc de doubler la valeur du gain différentiel en tension (condition à
vide). Il est à remarquer que la sortie de l’étage est alors asymétrique.
- L’étage de gain en tension, nécessaire pour obtenir un gain global de quelques centaines de
mille, est composé d’un collecteur commun Q7 suivi par un émetteur commun Q8 dont la forte
charge dynamique est le miroir de courant Q10 - Q11 . Le rôle du collecteur commun est
d’améliorer le transfert en tension entre l’étage différentiel de forte résistance de sortie
(amplificateur à conductance de transfert) et l’étage émetteur commun de relativement faible
résistance d’entrée.
- L’étage de sortie est un étage push-pull série à émetteur suiveur complémentaire, car Q14 et
Q15 sont des transistors de type opposé et montés en collecteur commun. Le rôle de cet étage
en régime dynamique est d’abaisser la résistance dynamique en sortie du circuit afin de
satisfaire l’adaptation en tension vis-à-vis de la charge, tout en produisant un courant notoire
dans cette dernière. De plus, cette structure permet une dynamique maximale en sortie par
rapport aux tensions d’alimentation. En régime continu, le point commun de sortie des émetteurs
doit être au potentiel 0 V en absence de dynamique, ainsi pas de courant traversant la charge,
donc décalage de tension nul (réalisable par une contre-réaction totale tension-tension statique).
- La structure Q9 - R4 - R5 est un multiplicateur de VBE polarisé par le courant du miroir Q10 - Q11 .
Son rôle consiste à produire une translation de tension continue entre les bases de Q14 et Q15
dont la valeur définit la classe de fonctionnement de l’étage push-pull (A, AB, B). Pour ce type de
circuit intégré, la classe B est recommandée afin de dissiper un minimum d’énergie au repos
d’une part, et d’autre part, de minimiser la distorsion de croisement que produirait l’étage de
sortie sans cette translation. La distorsion restante sera fortement réduite par l’effet de contre-
réaction dû à la présence d’éléments extérieurs au circuit.
- La capacité intégrée C est une capacité de compensation par effet Miller sur l’étage de gain,
requise pour rétrécir la bande passante de l’amplificateur afin que ce dernier soit
inconditionnellement stable. De ce fait, les applications de ce circuit intégré appartiennent au
domaine de l’amplification linéaire basses fréquences, donc non utilisable en fonctionnement en
commutation par manque de rapidité dû au phénomène de triangulation (slew rate).

2. Courants issus des sources
+VCC VEB11 Courant de référence

2VCC − VEB11 − VBE12
Q11 Q10
= ≅ 500 µA
o o
I pol
R1
R1
IC10 Miroir de courant IC10 ≅ I pol ≅ 500 µA
o
Ipol
IC13
⎛ I ⎞
IC13 ≅ Ln ⎜⎜
R2 pol ⎟
Q13 Q12 Source de Widlar
UT o
⎜ IC13 ⎟⎟
⎝ o ⎠
R2 VBE12 (équation transcendante)

-VCC
d’où IC13 ≅ 10 µA
o
3. Multiplicateur de VBE
⎛ R ⎞
VCE9 = VBE 9 ⎜⎜1 + 4 ⎟⎟ ≅ 0.96 V
⎝ R5 ⎠
La valeur numérique trouvée permet de préciser la classe du push-pull série, ici classe B. En effet,
cette tension compense les seuils de conduction des deux jonctions base-émetteur des transistors
Q14 et Q15 (deux fois 0.5 V) et les valeurs de leurs courants de base ne sont pas significatifs
(absence de l’étage push-pull au sein du schéma en régime continu).
4. Schéma
Q1 Q2
IC10o miroir
500 µA
30 µA 30 µA 0A 15 V
32 µA
Q3 Q4
VCE9 translateur
0.96 V de tension
Q7
25 µA 25 µA 128 nA
Q8 0A
2 µA
Q5 Q6
source de 15 V
IC13o 30 µA
Widlar
10 µA
R3
20k
Les sources dynamiques sont éteintes ( v 1 = v 2 = 0 ). Les étages de polarisation sont remplacés
par leur équivalent statique, à savoir des sources de courant ( IC10 , IC13 ) et de tension VCE9 . Les
o o o
deux alimentations continues VCC sont évidemment présentes. Attention, le miroir de courant Q5 -
Q6 , représenté sous sa forme originelle, reconduit le courant issu du collecteur de Q3 à sa sortie,

mais n’est pas, pour autant, un étage de polarisation. L’étude du pseudo-continu permettra de
mieux saisir son rôle.
5. Calcul des courants collecteurs
Pour l’étage différentiel

⎧VBE1 − VBE 2 = VEB4 − VEB3
+VCC ⎪
⎪I E = I E3
Q1 Q2 équations du circuit ⎨ 1
⎪I E2 = I E 4
⎪I
VEB3 VEB4 ⎩ C13 = I B3 + I B4
VBE1 VBE2
⎧ I E1
VBE1 −VBE2
⎪Q ≡ Q → ≅e UT
Q3 Q4
⎪ 1 2
IE2
⎪
équations technologiques ⎨
VEB3 −VEB4
⎪ I E3
IC13 ⎪Q3 ≡ Q4 → ≅e UT
⎪⎩ IE4
I E1 IE4 β'
⇒ = ⇒ I E1 = I E 2 et I E3 = I E 4 , d’où IC3 = IC4 = IC13 = 25 µA , IC1 = IC2 ≅ 30 µA
I E2 I E3 o o o o o o 2 o o o
VBE8
Pour l’étage de gain IC8 = IC10 ≅ 500 µA et I E7 = o
+ I B8 ≅ IC7 ≅ 32 µA
o o o R3 o o
VBE9 β ⎛⎜ VBE9 ⎞
o ⎟
Pour le multiplicateur de VBE , IC10 = IC9 + I B9 + ⇒ IC 9 = IC10 − ≅ 418 µA
o
o o o R5 o β + 1⎜ o R5 ⎟
⎝ ⎠
Pour la charge de l’étage différentiel :
équations technologiques Q5 ≡ Q6 ⇒ IC5 ≅ IC6 car VBE5 = VBE6 en négligeant l’effet Early.
⎧⎪IC3 = I B5 + I B6 + IC5
équations des nœuds ⎨
⎪⎩IC4 = I B7 + IC6
I B5 + I B6 << IC5 et I B7 << IC6 ⇒ IC5 = IC6 ≅ IC4 = 25 µA
o o o
Un équilibrage de l’étage peut être nécessaire car I B5 + I B6 ≠ I B7 (voir la structure du 741).

o o o
6. Paramètres des modèles
UT V
rbe = β , rce ≅ A d’où rbe1,2 ≅ 209 kΩ , rce1,2 ≅ 3.34 MΩ , rbe3,4 ≅ 5 kΩ , rce3,4 ≅ ∞ ,
IC o IC o
rbe5,6 ≅ 250 kΩ , rce5,6 ≅ 4 MΩ , rbe7 ≅ 196 kΩ , rce7 ≅ 3.14 MΩ , rbe8 ≅ 12.5 kΩ , rce8 ≅ 200 kΩ ,
rbe9 ≅ 15 kΩ , rce9 ≅ 239 kΩ , rce10 ≅ 100 kΩ , rbe13 ≅ 625 kΩ , rce13 ≅ 10 MΩ

7. Eléments dynamiques demandés
Les étages de polarisation sont équivalents à des charges dynamiques

⎛ β R2 ⎞⎟
z10 = rce10 = 100 kΩ (miroir élémentaire), z13 ≅ rce13 ⎜1 + ≅ 48.5 MΩ (Widlar)
⎜ R2 + rbe ⎟
⎝ 13 ⎠
Le miroir de courant, chargeant l’étage différentiel, est équivalent à un quadripôle de transfert en

courant dont les paramètres valent
rbe5 β
ze = ≅ 992 Ω , zs = rce6 = 4 MΩ , Ai = ≅ 0.992
β +2 β +2
Le translateur de tension est équivalent à une résistance z9 de valeur négligeable devant la

charge z10 mise en série au niveau du collecteur de Q8 .
R 4 + R5 // rbe9
z9 ≅ ≅ 112 Ω
1 + g m9 (R5 // rbe9 )
8. Schéma en régime dynamique
Q1 Q2
z10 miroir
v1 v2 Q14
Q3 Q4
C z9 translateur
de tension
Q7
ic3
Rch
Q15 vs
Q8
ze zs source de
z13 Widlar R3
Ai ic3
Les résistances dynamiques des sources d’alimentations sont négligeables (voir cours « Les
régulateurs de tension »). La résistance dynamique produite par le translateur de tension continu
est négligeable devant la charge équivalente du miroir mise en série z9 << z10 et les potentiels
des bases de Q14 , Q15 sont quasiment identiques. Le miroir de courant Q5 - Q6 sera représenté
par un quadripôle de transfert en courant, puisque le courant dynamique issu du collecteur de Q3
est reconduit en sortie à la précision du miroir. Le condensateur C aura un rôle à jouer
uniquement lors de l’étude aux fréquences hautes.
L’étude met en oeuvre deux étapes, à savoir le calcul du transfert en tension à vide et la
résistance de sortie du circuit, puis le calcul de la résistance d’entrée du circuit comprenant cinq
étages par l’application du théorème de Thévenin (voir annexe « Méthode de travail pour la
caractérisation d’un circuit complexe »).

RG Zs5
Zs1 Zs2
Ze1 Ze2 Ze5 vs Rch
vg
vs1= A1 vg vs2=A2 vs1 vs5=A5 vs4
L’étage différentiel étant de structure relativement complexe, la méthode du demi-schéma est

utilisée (voir annexe « Méthode de travail pour la caractérisation linéaire d’un étage différentiel »).
Le circuit étant linéaire, deux régimes sont étudiés séparément par application du théorème de
superposition en effectuant deux étapes :
c l’étude du régime différentiel issu d’une attaque symétrique ( ± v d 2 ), les sources de mode
commun étant éteintes ( v c = 0 ), permettant de caractériser les performances Ad , Zd , Zs ,
d l’étude du régime de mode commun issu d’une attaque parallèle ( +v c ), les sources
différentielles étant éteintes ( v d = 0 ), permettant de caractériser les performances Ac , Zc .
ib1 ib2
Q1 Q2
+ +
vd /2 - vd /2 v1 − v 2 v1 + v 2 v d
+ +
v1 = + = + vc
2 2 2
vc vc
Q3 Q4 v1 − v 2 v1 + v 2 v
v2 = − + = − d + vc
2 2 2
ib3+ib4
ic3 ic4
Ai ic3
ze zs vs2 z13
Les transistors Q1 , Q2 d’une part et Q3 , Q4 d’autre part, étant supposés technologiquement

identiques, les courants d’entrées se retrouvent, à une même proportionnalité près, sommés dans
la résistance commune de base z13 . Si les courants sont issus d’une attaque en tension
symétrique ( i b1 = −i b2 ), il ne passe aucun courant dans z13 et les bases de Q3 et Q4 sont à la
masse. Si les courants sont issus d’une attaque en tension parallèle ( i b1 = i b2 ), le courant dans
z13 est égal à 2 i b , en posant i b3 = i b4 = i b , et la résistance vue par le courant de base de Q3 ou
Q4 est 2 z13 .
Pour chacune des études, le choix du demi-schéma de droite s’impose, puisqu’il propose la sortie
vers l’étage de gain.

Q1 Q2 Q1 Q2 +
+ +
vd /2 vd /2 vc vc
+
Q3 Q4 Q3 Q4
2 z13 2 z13
ic3 ic4 ic3 ic4

ic3 = - ic4 ic3 = ic4
ze zs v’s2 ze zs v’’s2
Ai ic3 Ai ic3
9. Caractérisation en régime différentiel
Première étape : calcul du gain en tension et de la résistance de sortie du circuit, l’attaque étant
une source de tension −v d / 2 .
i2
rbe2
β i2 rce2 Z s' 1
- vd /2 v's1
v s' 1 rce2 (β + 1)
A1' = = ≅1
− vd 2 rbe2 + rce2 (β + 1)
i0
⎧i + (β + 1)i = i
i2 i1 ⎪⎪ 0 2 1
rbe2 rbe2
β i2
rce2 v0 ⎨ 0
v = − r i
be2 2 ⇒ Z s' 1 = rce2 // ≅ ≅ 833 Ω
rbe2
⎪ β +1 β +1
⎩⎪v 0 = rce2 i1
β' i4 iC4
Z's1 i4 zs v's2
Z s' 2
rbe4 Ai ic3
v's1

⎪ 1 4
[
⎧v s' = − rbe + (β '+1)Z s' i 4
1
]
⎨ '
( )
⎪⎩v s2 = zs i c 4 − Ai i c3 avec i c 4 = − i c3 = − β ' i 4
v s' 2 2 β ' zs β +1 2 β ' zs

A2' = = ≅ ≅ 3985 , Z s' 2 = zs = 4 MΩ
v s' 1 rbe4 + (β '+1)Z s1 β + 2 rbe4 + (β '+1)Z s' 1
'
Pour évaluer Z s' 2 , les deux sources de tensions indépendantes à l’intérieur du dipôle sont éteintes
( ± v d / 2 ). Pour le demi-schéma de droite représenté ici, la source v s' 1 = A1' (− v d 2) étant égale à
zéro, le courant i 4 est inexistant et i c 4 = 0 . Un même raisonnement sur le demi-schéma de
gauche conduit à i c3 = 0 . Les sources liées β ' i 4 et Ai i c3 ne débitant aucun courant, le courant
i 0 , produit par la source de tension v 0 appliquée à l’entrée du dipôle, traverse intégralement la
résistance zs .
Pour l’étage de gain en tension, l’attaque est produite par l’équivalent de Thévenin de l’étage
différentiel.
rbe7 i7
Z's2 rce7 R3
v's3
β i7
Z s' 3
v's2
v s' 3 (β + 1) (R3 // rce ) Z s' 2 + rbe7

A3' = = ≅ 0.543 , Z s' 3 = rce7 // R3 // ≅ 9080 Ω
+ rbe + (β + 1) (R3 // rce )
7
v s' 2 Z s' 2 7 7
β +1
i8
Z's3 rce8
rbe8 z10
v's4 Z s' 4
β i8
v's3
A4' =
v s' 4
=−
(
β rce8 // z10 ) ≅ − 772 , Z ' = rce8 // z10 ≅ 66.7 kΩ
s4
v s' 3 rbe8 + Z s' 3
Pour l’étage push-pull série, les transistors, montés en collecteur commun, travaillent à forts
signaux alternativement pendant une demi période, Q14 amplifiant le signal positif pendant que
Q15 est bloqué, puis inversement. Pour l’étude dynamique, on utilisera la caractéristique linéaire
par morceaux de la diode base-émetteur à la place de la fonction exponentielle afin d’obtenir une
valeur approchée de r be14 et rbe15 (valeur relativement faible). Chaque transistor produit un gain en

courant égal à -(β+1) pendant sa durée de conduction. Le transfert en tension et la résistance de

sortie sont évalués sans la charge, toujours étage non chargé.
⎧ v s' 5 (β + 1)rce14
⎪ A5' = ' = ' ≅1
⎪ v s4 Z s4 + rbe7 + (β + 1)rce14
Etage collecteur commun Q14 (ou Q15 ) → ⎨
⎪ ' Z s' 4 + rbe7 Z s' 4
⎪Z s5 = rce14 // β + 1 ≅ β + 1 ≅ 266 Ω
⎩
Le gain en tension de la chaîne non chargée par Rch s’écrit

v s' 5 v s' 5 v s' 4 v s' 3 v s' 2 v s' 1
= = A5' A4' A3' A2' A1'
− vd 2 v s' 4 v s' 3 v s' 2 v s' 1 − v d 2
Le gain différentiel en tension et la résistance de sortie du circuit intégré sont définis par
v s' A' A' A' A' A'
Ad = 5 = − 1 2 3 4 5 ≅ 835000 (118.4 dB), Z s = Z s' 5 ≅ 266 Ω .
vd 2
Pour l’étage push-pull série, la résistance d’entrée Z e' 5 ≅ β Rch ≅ 2.5 MΩ est très importante.
i14
rbe14
β i14
Z e' 5 rce14 Rcharge
Pour l’étage de gain en tension, l’émetteur commun présente la diode d’entrée de Q8 vue de sa
base, soit Z e' 4 = rbe8
i8
Z e' 4 rbe8 rce8 z10 Z'e5

β i8
et le collecteur commun Z e' 3 = rbe7 + (β + 1) rce7 // R3 // Z e' 4 ≅ 2.12 MΩ . ( )

i7
rbe7
β i7
Z e' 3 rce7 R3 Z'e4

Pour l’étage cascode, le base commune présente la diode d’entrée de Q4 vue de son émetteur,
rbe4
soit Z e' 2 = ≅ 833 Ω .
β '+1
β' i4 iC4
i4
zs Z'e3
Z e' 2 rbe4
Ai ic3 = 0
⎛ rbe4 ⎞ r
et le collecteur commun Z e' 1 = rbe2 + (β + 1)⎜⎜ rce2 // ⎟ ≅ rbe + (β + 1) be4 ≅ 418 kΩ .
⎟
⎝ β ' +1 ⎠ 2
β '+1
i2
rbe2
β i2
Z e' 1 rce2 Z'e2
La résistance Z e' 1 étant vue par la source de tension v d / 2 , la résistance différentielle d’entrée
vue par la source v d est
rbe4 β + 1 UT
car (β + 1)
U U U
Z d = 2 Z e' 1 ≅ 4 rbe2 ≅ 836 kΩ = = ( β + 1) T = ( β + 1) T = T = rbe2
β '+1 β ' +1 I B 4 IE4 I E2 I B2
0 0 0 0
La représentation de l’amplificateur intégré de tension dans son régime purement différentiel est
une source de tension contrôlée par la tension différentielle appliquée sur la branche contrôlante
supportant Z d .
B1
(+)
Zs
Zd Rch
vd v’s
Ad v d
(-)
B2
En constatant l’orientation de la tension v d et la valeur algébrique du transfert ( Ad > 0 ), il en

découle que les entrées en base de Q1 et de Q2 correspondent respectivement aux bornes non
inverseuse et inverseuse de l’amplificateur. Enfin, la tension en charge v s découle de l’adaptation
en tension, c’est-à-dire
Rch
vs = Ad v d ≅ Ad v d car Z s << Rch
Z s + Rch
10. Caractérisation en régime de mode commun
Première étape : calcul du gain en tension et de la résistance de sortie, l’attaque étant une source
de tension v c .

v s''1
Pour l’étage collecteur commun, mêmes résultats avec les notations A1'' = ( ≡ A1' ) et Z s''1 ≡ Z s' 1
vc
Pour l’étage pseudo-base commune
β' i4 iC4
Z''s1 i4 zs
v''s2 Z s'' 2
rbe4 Ai ic3
v''s1
2 z13
⎪ 1 [
⎧v s'' = − (β '+1)Z s'' + rbe + 2 z13 i 4
1 4
]
⎨ ''
⎪⎩ s1
v = z (i
s c4 − A i
i c3 )
avec i c3 = i c 4 = − β ' i 4
v s'' β ' zs 2 β ' zs
A2'' = 2 = ≅ ≅ 1.64 10 −3 , Z s''2 = zs = 4 MΩ
v s''1 rbe4 + (β '+1)Z s''1 + 2 z13 β + 2 (β + 2) z13
Pour l’étage de gain en tension et l’étage push-pull, les résultats analytiques sont identiques à ceux
v s''
trouvés lors de l’étude du régime différentiel avec les notations Ai'' = '' i ≡ Ai' et Z s''i pour i =3 à 5.
v si −1
v s'' 5
Le gain s’écrit = A5'' A4'' A3'' A2'' A1'' = Ac ≅ − 0.69 , gain en tension en régime de mode commun et
vc
la résistance de sortie du montage est Z s = Z s''5 ≡ Z s' 5 .
Pour les étages push-pull et gain en tension, les résistances d’entrée demeurent inchangées
Z e''5 ≡ Z e' 5 , Z e'' 4 ≡ Z e' 4 , Z e'' 3 ≡ Z e' 3 .
Pour l’étage cascode, le schéma du base commune à charges réparties est modifié par la
présence de la résistance 2 z13 en série avec la résistance rbe4 , ce qui conduit à remplacer rbe4
par rbe4 + 2 z13 dans les expressions analytiques
rbe4 + 2 z13 ⎛ rbe + 2 z13 ⎞
soit Z e'' 2 = et Z e''1 = rbe2 + (β + 1)⎜⎜ rce2 // 4 ⎟.
β '+1 ⎝ β '+1 ⎟⎠
La résistance de mode commun, vue par la source de tension v c dans le contexte du demi-
schéma, est donc Z c = Z e''1 ≅ 688 MΩ .
La représentation de l’amplificateur intégré de tension dans son régime de mode commun est une
source de tension contrôlée par la tension de mode commun appliquée sur la branche contrôlante
supportant Z c , schéma vu des bases de Q1 ou Q2 .

B1 ou B2
Zs
Zc Rch
vc v’’s
Ac v c
11. Taux de réjection de mode commun
v s' 5 A1' A2' A3' A4' A5' v s''

Les gains de transfert en tension sont Ad = =− et Ac = 5 = A1'' A2'' A3'' A4'' A5'' .
vd 2 vc
La tension obtenue en fin de chaîne est la somme des tensions de sortie à vide issues des deux
régimes (théorème de superposition), soit v s5 = v s' 5 + v s'' 5 = Ad v d + Ac v c et la qualité de
l’amplification différentielle par rapport à l’amplification du mode commun est exprimée par la
Ad A2'
valeur du taux de réjection de mode commun TRMC = = , soit 122 dB. Il est évident que
Ac 2 A2''
ce TRMC est produit par l’étage différentiel, comme le prouve son expression analytique.
La valeur trouvée est trop élevée pour un amplificateur de ce type. Le fait d’avoir négligé le
paramètre rce des modèles de Q3 et Q4 augmente la valeur de Ad et diminue celle de Ac , ce
qui explique cette performance.
12. Caractérisation de l’étage de gain
On considère le quadripôle caractérisant l’étage de gain en tension Q7 ,Q8 , attaqué par

l’équivalent de Thévenin de l’étage différentiel et chargé par la résistance d’entrée de l’étage
push-pull Z e' 5 étant très importante devant Z s' 4 .
Z’s2 Z’s3 Z’s4

Z’e3 Z’e4 Z’e5
v’s3= v’s4=
v’s2 A’3 v’s2 A’4 v’s3
Le gain de transfert en tension Av aux fréquences moyennes (absence de C) doit être exprimé en
terme de source liée à la tension v de la branche contrôlante supportant Z e' 3 afin de respecter la
modélisation du quadripôle (voir cours « La caractérisation d’un amplificateur linéaire »). La
caractérisation de l’étage devient alors :
⎛ Zs' ⎞
Z e' = Z e' 3 ≅ 2.12 MΩ , Z s' = Z s' 4 ≅ 66.7 kΩ << Z e' 5 ≅ 2.5 MΩ , A v = ⎜1 + ' 2 ⎟ A3' A4' ≅ − 1209
⎜ Z e3 ⎟⎠
⎝
13. Evaluation de la fréquence de coupure haute (fréquences hautes)
La caractérisation de l’étage de gain va permettre une approche rapide du comportement en

fréquence du circuit. Sous l’hypothèse d’obtenir la fréquence de coupure à -3 dB uniquement par
la présence du condensateur C, le schéma équivalent du système est alors du premier ordre (un
seul condensateur).

C
i0
v Z’e // Z’s2
Z’s2 Z’s v0
Z’e Z’e5 Av v
v
v’s2 Av v Z’s
Le condensateur voit à ses bornes une résistance (dipôle de Thévenin)

( )( )
RC0 = Z s' + Z s' 2 // Z e' 1 − A v ≅ 1680 MΩ ⇒ fh =
1
2 π RC0 C
≅ 3.16 Hz
La constante de temps produisant la fréquence trouvée est de valeur énorme devant la somme de
toutes les constantes de temps à vide produites par les capacités parasites des transistors et
l’application de la méthode du pôle dominant donne (voir « Annexes ») :
15 15
1
f1 ≅
2 π a1
≅ fh avec a1 = RC0 C + ∑i =1
0
Rbe i
Cbei + ∑R
i =1
0
bc i C bc i ≅ RC0 C
L’amplificateur de tension différentielle se comporte comme un circuit du premier ordre de gain en

Ad
boucle ouverte G( p ) = avec Ad ≅ 118 dB et fh ≅ 3.16 Hz .
f
1+ j
fh
La faible fréquence de coupure haute permet d’atteindre un gain unité avec une pente de –20 dB
par décade dans le plan de Bode. Cette compensation rend le circuit inconditionnellement stable.
Le produit gain en tension (en unités et non en dB) fréquence de coupure haute (propriété d’un
système du premier ordre) permet de chiffrer la fréquence de transition ft = Ad fh ≅ 2.64 MHz .
150
232.631m, 118.205) (42.658K, 115.209)
100 amplificateur
(3.2359, 115.204) amplificateur compensé non compensé
(C = 30 pF)
50
- 40 dB / décade
- 20 dB / décade
(2.6510M, 8.2797m)
-50
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz
DB(V(s))
Frequency
Si la capacité C de compensation était absente, l’influence conjuguée du montage émetteur

commun Q8 (voir le problème « Réponse en fréquence d’un émetteur commun »), et du montage
base commune Q4 cumulant sur sa forte charge de collecteur les capacités parasites du miroir et
de l’entrée de Q7 , produirait la fréquence de coupure haute. La présence de ces pôles rend le
système instable comme le montre la simulation.

Etude du régime pseudo continu
+VCC
Q1 Q2
VD VBE1 VBE2
VEB3 VEB4
Q3 Q4
IB3 IB4
IC3 IC4
IC5 IC6 IC13o
Q5 Q6
10µ
VBE5 VBE6
-VCC
14. Expressions des transferts courant / tension
⎧ ⎧ VBE1
⎪ ⎪I E ≅ ( β + 1) I BS e UT
⎪Q ≡ Q ⎪ 1
→ ⎨
⎪ 1 2 VBE2 ⎧VD = VBE + VEB − VEB − VBE
⎪ ⎪
⎪ ≅ ( β + 1)
1 3 4 2
⎩⎪ E2
I I e UT
⎪ BS ⎪I E1 = I E3
⎪ ⎧ VEB3 ⎪
⎪ ⎪I E ⎪I E 2 = I E 4
⎪ ⎪ 3 ≅ ( β '+1) I BS
' e UT
⎪
⎨Q3 ≡ Q4 → ⎨ VEB4
(technologie) ⎨IC13o = I B3 + I B4 (circuit)
⎪ ⎪ ⎪
⎪ ⎪⎩I E 4 ≅ ( β '+1) I BS
' e UT
⎪VBE5 = VBE6
⎪ ⎪
⎪ ⎧ VBE5
⎪IC3 ≅ IC5
⎪ ⎪IC ≅ β I BS e UT ⎪I = I − I
⎪ 5 ⎩
⎪Q5 ≡ Q6 → ⎨
C4 C6
⎪ ⎪
VBE6
⎪ ⎪⎩IC6 ≅ β I BS e UT
⎩
A partir des quatre premières équations du circuit, on obtient :
⎧I E1 = I E3 ⎧ β ' IC13
⎪ ⎪IC3 ≅ o
⎪I E 2 = I E 4 ⎧ IE VD
I C ⎪ −
VD
⎪ ⎪ 3
= e 2 UT = 3
⎨ ⎛ I E1 I E3 ⎞ ⇒ ⎪⎨ I E 4 IC4 ⇒ ⎪⎨ 1 + e 2 UT
⎜ ⎟ β ' IC13
⎪VD = UT ⎜ Ln I + Ln I ⎟ ⎪β ' I ⎪
⎪⎩ C13o = IC3 + IC4 ⎪IC4 ≅
o
⎪ ⎝ E2 E4 ⎠ VD
⎪β ' I = I + I ⎪⎩ 1 + e 2 UT
⎩ C13o C3 C4
et à l’aide des trois dernières
⎪⎧IC5 = IC6 β ' IC13 β ' IC13 V

⎨ ⇒ I≅ o
− o
= − β ' IC13 th D avec β ' IC13 = 50 µA
⎪⎩I ≅ I C4 − I C3
VD
−
VD o 4 UT o
1 + e 2 UT 1 + e 2 UT

linéarisation
50uA du transfert
Q4 saturé Q3 saturé
25uA
(111.0E-18, 24.913u)
0A
Q3 bloqué Q4 bloqué
(111.0E-18, -37.759n)
-25uA
linéarisation
du transfert
-50uA
-400mV -300mV -200mV -100mV 0V 100mV 200mV 300mV 400mV

IC(Q3) IC(Q4) IC(Q4) - IC(Q3)
VD
15. Retour à l’étude dynamique aux faibles signaux
Expression de v s' 2 v d (tension à vide)

β ' IC13
La polarisation est obtenue pour VD = 0 , soit IC3 = IC4 = o
.
2 o o
Les pentes des transfert au point de polarisation sont telles que

⎡ V
− D ⎤
⎢ e 2 UT ⎥
⎡ dIC3 ⎤ ⎢ ⎥ β ' IC13 β ' IC13
2U iC iC4
⎢ ⎥ = ⎢ β ' IC13 T ⎥ = o
= 3 et =− o
.
⎢⎣ dVD ⎥⎦ V =0 ⎢ o
⎛ V ⎞
2 ⎥ 8 U T v d v d 8 U T
⎢ −
⎜1 + e 2 UT ⎟ ⎥
D
D
⎢ ⎜ ⎟ ⎥
⎣⎢ ⎝ ⎠ ⎦⎥ VD =0
β ' IC13 IC 4 '

gm
i C3 = − i C 4 = o
vd = o
vd = vd
8UT 4UT 4
Le transfert en tension de l’étage différentiel v s' 2 v d à vide s’écrit

iC4
'
rce6
v's2 v s' 2 gm rce6
Ai ic3 ≅ ic3 v s' 2 = rce6 ( i c 4 − Ai i c3 ) ≅ 2 rce6 i c 4 ⇒ =−
vd 2
La relation obtenue dans l’étude du régime dynamique purement différentiel aux faibles signaux
est rapportée ci-dessous
v s' 2 A1' A2' β ' rce6 rbe2 UT U U UT rbe4

=− ≅− avec = = T = T = =
vd 2 rbe2 β +1 ( β + 1) I B2 IE2 IE4 ( β '+1) I B4 ( β '+1)
rbe4 + (β '+1) o o o o
β +1

ce qui conduit au même résultat.
Expression de i v d (courant de court-circuit)
VD ⎛ v ⎞ v
I ≅ − β ' IC13 th pour v d (t ) << 4 UT ⇒ th⎜⎜ d ⎟⎟ ≅ d
o 4 UT ⎝ 4 UT ⎠ 4 UT
i
i β ' IC13 g'
rce6
v's2 =− o
= − m (ou encore i ≅ iC4 − iC3 )
vd 4UT 2

Amplificateur de tension TL071 (technologie BiFet)

La figure 1 représente le schéma électrique simplifié du circuit intégré TL071 de Texas Instruments.
Les étages de polarisation sont présentés sur la forme de sources de courant I1 et I 2 dont la
conception est détaillée à la figure 2. Les types de transistors sont supposés technologiquement
identiques et possèdent les caractéristiques (effet Early négligé)
β = 250 ( >> 1) , VBE0 ≅ 0.6 V (JBT) et I DSS = 200 µA , VP = 3 V (JFET).
L’étude porte ici sur le régime continu.
Compréhension du schéma (figure 1)
1. Donnez une description précise du circuit. Prouvez que ce dernier est bien un amplificateur de
tension.
2. Montrez que les bornes « in + » et « in - » correspondent respectivement aux entrées non
inverseuse et inverseuse du circuit.
Conception du circuit de polarisation (figure 2)
3. Evaluez les résistances R6 et R7 afin d’obtenir les courants I1 et I 2 de l’ordre de 160 µA et de

250 µA respectivement.
4. Trouvez la relation donnant la valeur minimale des tensions d’alimentation VCC en fonction de la
tension de pincement VP du JFET et de la tension zener VZ de la diode D1 , ceci en maintenant le
courant de drain de J 3 inchangé.
Le circuit est alimenté par deux sources symétriques de tension VCC = ± 15 V et les entrées sont
connectées à la masse. L’étage push-pull consomme alors des courants IC8 = IC9 = 25 µA .
5. Dessinez le schéma et indiquez dessus toutes les variables de polarisation. Constatez que le
choix de la topologie du miroir chargeant valeur l’étage différentiel, conduit à un meilleur
équilibrage de la polarisation de ce dernier.
6. Evaluez le courant continu d’alimentation ICC du circuit sans charge ( Vout = 0 ) et déduisez la
puissance dissipée.
Une tension continue est appliquée à l’entrée de l’amplificateur telle que Vin + = VD et Vin − = 0
(masse), la sortie étant chargée par une résistance Rch = 2 kΩ .
7. Déterminez le domaine des valeurs de VD produisant un courant maximal de drain pour l’étage
différentiel.
8. Pour VD = ± 5 V , évaluez les courants et potentiels de nœuds du schéma en précisant l’état des
transistors.

+ VCC
I1 I2
Q8
in - R4
J1 J2 Q7
64
out
in +
Q6
R5
R3 64
10k
Q9
Q3 Q4
Q1 Q2 Q5
R1 R2
50k 50k
- VCC
Figure 1
+ VCC
R6
Q11
Q10 Q12
I1 I2
J3
Q13
D1
R7
5.6V
- VCC
Figure 2

Corrigé
1. Description
Le schéma se compose d’un circuit de polarisation, d’un étage différentiel associé à un transfert
dynamique de courant et d’un étage de tension.
- Le circuit de polarisation doit produire les courants I1 et I 2 alimentant respectivement un
étage différentiel et un étage de tension. Sa conception (figure 2) fait apparaître un répétiteur
de courant, association d’une source de Widlar Q10 - Q12 - R6 et d’un miroir de courant
élémentaire Q11 - Q12 , dont le courant de référence est fourni par le circuit Q13 - R7 - D1 - J 3
(explication plus loin).
- L’étage différentiel J1 - J 2 est à comportement source commune (canal P), attaquant en
courant un miroir Q1 - Q2 - Q3 - R1 à transistors NPN. L’effet miroir a pour but de doubler le
transfert en courant de l’étage en régime dynamique aux faibles signaux.
- L’étage de tension utilise un montage émetteur commun Q5 , adapté par le montage
collecteur commun Q4 en amont pour un meilleur transfert de tension et par un étage push-
pull série Q8 - Q9 en aval pour une sortie à amplitude optimale et
basse résistance (montage suiveur complémentaire). Les
résistances R 4 et R5 , de faible valeur, limitent le courant de
sortie.
- L’étage push-pull est polarisé en classe B/AB par le translateur
Q7 de tension Q6 - Q7 - R3 . Ce translateur est constitué d’une paire
VBE7 Q6 de Darlington avec le premier transistor monté en diode et d’une
R3
VBE6 résistance déviant une partie du courant de base du second
transistor. L’intérêt par rapport à deux transistors montés en
diode réside dans une occupation de surface moindre pour la
paire Darlington. Le décalage en tension est de l’ordre de 2VBE .
Nous sommes donc en présence d’un amplificateur de tension de résistance d’entrée différentielle
très importante (JFET) et de faible résistance de sortie.
2. Entrées non inverseuse et inverseuse
Appliquons une tension alternative à l’entrée de l’étage différentiel, la grille de J1 étant à la masse
et intéressons-nous à la phase du signal recueilli en sortie des étages successifs. L’étage source
commune J 2 inverse la phase, l’étage collecteur commun Q4 la conserve, l’étage émetteur
commun Q5 inverse à nouveau la phase et l’étage push-pull suiveur Q8 - Q9 la conserve. La
tension de sortie est donc en phase avec la tension d’entrée et la borne non inverseuse est bien la
grille de J 2 .
Conception du circuit de polarisation
3. Evaluation des résistances R6 et R7
Le répétiteur de courant utilise un effet miroir ( Q11 - Q12 ) tel que I 2 ≅ IC13 , ainsi qu’un effet lentille
R6 I1
( Q10 - Q12 - R 6 ) tel que IC13 ≅ I1 e UT

(voir cours).

VZ − VBE13 VZ − VBE13 UT I
Or I E13 = ≅ IC13 ⇒ R7 ≅ = 20 kΩ et R6 ≅ Ln 2 ≅ 70 Ω .
R7 I2 I1 I1
4. Valeur minimale de la tension VCC

2
⎛ V ⎞
Le modèle de comportement des JFET canal P est donné par l’équation I D = I DSS ⎜⎜1 − GS ⎟⎟ avec
⎝ VP ⎠
les tensions VGS et VP > 0 et telles que 0 ≤ VGS ≤ VP .
Puisque VGS3 = 0 , alors I D3 = I DSS , courant de polarisation de la diode zener. Le transistor J 3

fournit ce courant à condition de se situer dans sa zone de saturation, c’est-à-dire − VDS3 ≥ VP . Or
VP + VZ
2VCC = VZ − VDS3 ⇒ 2VCC − VZ ≥ VP d’où VCC ≥ .
2
L’intérêt de ce système est de proposer un choix de l’alimentation symétrique ± VCC tout en

conservant la même polarisation du circuit intégré à condition que VCC ≥ 4.3 V .
+ 15 V
R6
70 25 µ
Q11
14.4 V
Q10 Q12
250 µ
13 µ
160 µ 100 n
Q8
- 1.1 V
250 µ
J1 J2 Q7 R4
≅ 1.2 V
J3
80 µ + 15 V 80 µ Q6
R5 200 µ
12.6 µ R3
100 n
50 n 52 n Q9 - 9.4 V
- 13.8 V Q13
Q3 Q4
- 13.8 V 250 µ
- 10 V
320 n 320 n - 14.4 V 1µ
D1 5.6 V
Q1 Q2 12 µ Q5 R7
25 µ
12 µ 20k
R1 R2
50k 50k
- 15 V
5. Evaluation des variables de polarisation
Pour l’étage différentiel ( J1 ≡ J 2 ),

⎧ ⎛ V ⎞
2
⎪I D = I DSS ⎜1 − GS1 ⎟
⎪⎪ 1 ⎜ VP ⎟⎠
⎝
J1 ≡ J 2 → ⎨ et VGS1 − VGS2 = 0 (topologie)
2
⎪ ⎛ VGS2 ⎞
⎪I D2 = I DSS ⎜⎜1 − ⎟
⎪⎩ ⎝ VP ⎟⎠
⎛ I D1,2 ⎞⎟
⇒ I D1 = I D2 = 1 = 80 µA et VGS1 = VGS2 = VP ⎜⎜1 −
I
≅ 1 .1 V .
2 ⎜ I DSS ⎟⎟
⎝ ⎠
⎧ VBE1
⎪I ≅ β I e UT
⎪C BS
Q1 ≡ Q2 → ⎨ 1 et VBE1 − VBE 2 = 0 (topologie) ⇒ I B1 = I B2 et IC1 = IC2 avec leurs
VBE2
⎪
⎩
potentiels de collecteur à 2VBE au dessus de − VCC , soit – 13.8 V.
L’équilibrage statique de l’étage impose alors que I B3 = I B4 avec des transistors supposés
identiques ( β >> 1 ), puisque I D1 = IC1 + I B3 et I D2 = IC2 + I B4 .
La topologie du miroir permet d’approcher cet équilibre puisque
VBE1 I1 VBE1 I VBE 5
I E3 = I B1 + I B2 + ≅ + et I E 4 = 2 + avec R = R1 = R2 .
R1 β R β R
I1 I2 VBE
Comme et << ≅ 12 µA ⇒ I E3 ≅ I E 4 , donc I B3 ≅ I B4 .
β β R
6. Calcul de la consommation du circuit
+
L’alimentation au dessus de la masse fournit ICC = IE10 + IC4 + IC11 + IC8 + I E12 + I D1 ≅ 898 µA . De
−
même, l’alimentation sous la masse fournit ICC = I E1 + I E 2 + I R1 + I R2 + I E5 + IC9 + I E13 + I Z ≅ 909 µA .
+ −
d’où ICC = ICC + ICC ≅ 1.8 mA et Pcontinue = 2VCC ICC ≅ 54 mW .
7. Détermination du domaine de VD
I1
⎧VD = VGS2 − VGS1
VGS1 VGS2 ⎪
⎪⎪ ⎛ I D1,2 ⎞
⎜ ⎟
⎨VGS1,2 = VP ⎜1 − ⎟⎟
J1 J2
⎪ ⎜ I DSS
⎝ ⎠
⎪
ID1 ID2 VD ⎪⎩I1 = I D1 + I D2
Le courant de drain d’un transistor est maximal lorsque l’autre transistor ne produit aucun courant.
⎛ I1 ⎞⎟
Si J1 est bloqué, I D1 = 0 pour VGS1 ≥ VP et I D2 = I1 avec VGS2 = VP ⎜1 − ≅ 0.32 V tel que
⎜ I DSS ⎟⎠
⎝
I1
0 ≤ VGS2 < VP , d’où VD ≤ − VP .
I DSS

⎛ I1 ⎞
Si J 2 est bloqué, I D2 = 0 pour VGS2 ≥ VP et I D1 = I1 avec VGS1 = VP ⎜1 − ⎟ ≅ 0.32 V tel que
⎜ I DSS ⎟
⎝ ⎠
I1
0 ≤ VGS1 < VP , d’où VD ≥ VP .
I DSS
Le domaine des tensions est donc VD ≥ 2.68 V .
8. Evaluation des courants et potentiels de nœuds pour VD = ± 5 V
Comme VD > 2.68 V , l’étage différentiel présente un transistor JFET bloqué, l’autre transistor
fournissant un courant de drain de 160 µA associé à une tension grille-source de 0.32 V (voir
l’étude précédente).
Premier cas : VD = − 5 V
+ 15 V
R6
70 Q11
14.4 V
Q10 Q12
40 m 250 µ
160 µ
- 13.8 V
- 5.32 V
250 µ
J1 J2 Q7
-5V 7m
-14 V
J3
- 14.4 V Q6
0 + 15 V 160 µ R5 R7
R3 64 2k 200 µ
28 µ
0 160 µ Q9 - 9.4 V
- 13.4 V Q13
≅ -15 V
Q3 Q4
0 278 µ
- 10 V
0 0 - 14.2 V ≅ 40 m
D1
Q1 Q2 16 µ Q5 R7
0 ≅7m
R1 R2 20k
40.3 m
50k 50k
- 15 V
J1 est bloqué ( I D1 = 0 ), J 2 conduit ( I D2 = 160 µA , VGS2 ≅ 0.32 V ) et VGS1 = VGS2 − VD ≅ 5.32 V .

Le miroir Q1 - Q2 - Q3 - R1 renvoyant un courant nul, le courant de base de Q4 est égal à 160 µA et
son courant de collecteur est de l’ordre de 40 mA. En constatant que le courant circulant dans la
résistance R 2 est de faible valeur devant le courant émetteur de Q4 , I B5 ≅ 40 mA et, de ce fait,
Q5 est saturé ( VCE5 très faible). L’étage push-pull est tel que Q8 est bloqué et Q9 conduit. La
maille de sortie s’écrit alors VCC = VCE5 + VEB9 + (R5 + R7 )I E9 et Vout = − R7 I E9 , d’où IE9 ≅ 7 mA
sat
et Vout ≅ − 14 V . La sortie est à l’état de saturation négative.

Puisque I B9 ≅ 28 µA , IC5 = IC11 + I B9 ≅ 278 µA . Constatons alors que le rapport IC5 I B5 ≅ 7 10 −3
est différent de β. Cette très faible valeur de β forcé conduit à VCE5 ≅ 0 V , ce qui corrobore l’état de
saturation de Q5 .

Deuxième cas : VD = 5 V
+ 15 V
R6
≅7m
70 Q11
14.4 V
Q10 Q12
0 28 µ
≅ 160 µ ≅ 15 V 28 µ
0 Q8
- 0.32 V 0
R4 250 µ
J1 J2 Q7 64
5V 7m
14 V
J3
≅ 160 µ + 15 V 0 Q6 R7
R3 2k 200 µ
0 - 9.4 V
- 15 V Q13
≅ 160 µ Q3 Q4
0 0
- 10 V
-14.4 V - 15 V 0
D1
Q1 Q2 0 Q5 R7
R1 R2 20k
50k 50k
- 15 V
J 2 est bloqué ( I D2 = 0 ), J1 conduit ( I D1 = 160 µA , VGS1 ≅ 0.32 V ) et VGS2 = VGS1 + VD ≅ 5.32 V .

Or, la loi du nœud de sortie de l’étage différentiel impose que I B4 = I D2 − IC2 ≅ − IC2 . Le sens des
courants de Q2 et Q4 est incompatible pour des transistors de type NPN car I B4 doit se diriger
vers la base de Q4 , d’où I B4 ≅ 0 et IC2 ≅ 0 . L’ensemble Q1 - Q2 - Q3 - R1 ne travaille plus en effet
miroir et Q4 est bloqué. Aucun courant ne circulant dans R2 , Q5 est aussi bloqué et le
translateur de tension n’est plus alimenté. Le courant de collecteur de Q11 s’identifie alors au
courant de base de Q8 . L’étage push-pull est tel que Q8 conduit et Q9 est bloqué. La maille de
sortie s’écrit alors VCC = VEC11 + VBE8 + (R 4 + R7 )I E8 et Vout = R7 I E8 , d’où I E8 ≅ 7 mA et
sat
Vout ≅ 14 V . La sortie est à l’état de saturation positive.

Constatons que I B8 ≅ 28 µA et IC11 ≅ I B8 . Q11 ne fournit plus le courant I 2 et son état de
saturation conduit à un β forcé = IC11 I B11 < β , c’est-à-dire à un courant de base nettement plus
important. Le courant de référence du répétiteur distribue les courants suivant la loi du nœud
IC13 = IC12 + I B12 + I B11 + I B10 = 250 µA . L’augmentation de I B11 a pour conséquence une diminution
des autres courants, en particulier celle du courant de polarisation I1 de l’étage différentiel. Cette
modification ne change en rien le niveau de tension en sortie puisque Q4 est toujours bloqué.
Ainsi, la tension de sortie de l’amplificateur en boucle ouverte est Vout = ± Vsat avec Vsat = 14 V
dans une condition de charge de 2 kΩ et pour toute tension d’entrée telle que VD ≥ 2.68 V .

Amplificateur intégré de type Norton (LM359 de National Semiconductor)

On considère le circuit intégré (CI) de la figure ci-dessous. Tous les transistors sont supposés
technologiquement identiques de caractéristiques β = 200, VA = 100 V , VBEo ≅ 0.6 V .
Au sein des calculs, le paramètre β est considéré comme grand (courants de base négligés).
La notation suivante est utilisée pour les variables entrée/sortie (superposition des régimes continu et
dynamique), à savoir i + (t ) = I1 + i1(t ) , i − (t ) = I 2 + i 2 (t ) , v out (t ) = VS + v s (t ) .
+VCC
12 V
Q10 Q12
Q11
R1
Q5 5.7k
Q6
Q4
out
Q7 vout
+VCC
i-
(-)
Q3 R2
Q8 19k
+
i
(+)
Q14
Q1 Q2 Q9 Q13 Q15
Compréhension du circuit
3. Calculez les valeurs des courants de collecteur de Q10 , Q11 , Q13 , Q14 , Q3 , Q4 , des potentiels de
nœuds d’entrées (+), (-) de la base et de l’émetteur de Q4 .
On modélise le CI à l’image du schéma qui suit.
I2 IB3
(-)
out
VBE3
I1
VS
I1
(+)
VBE1

4. Expliquez la présence des éléments de cette modélisation.
5. Evaluez les paramètres rbe , rce des modèles des transistors Q3 , Q4 , Q5 , Q6 et rbe7 , rbe8 , rbe9 ,
rce10 , rce11 , rce13 , rce14 des transistors associés.
6. Prouvez par le calcul que la résistance dynamique vue entre base de Q4 et la masse est de
valeur négligeable devant rbe4 .
7. Dessinez le schéma du circuit.
8. Ecrivez les expressions du transfert Rt = v s (i1 − i 2 ) et de la résistance de sortie du montage non
chargé.
On modélise le CI à l’image du schéma qui suit.
i2
(-)
out
v- Ze2
i1
Zs
vs
i1 Av v -
(+)
v+ Ze1
9. Identifiez les éléments Z e1, Z e2 , Z s , Av du modèle et évaluez Z e2 , Z s , Av .

Corrigé
1. Description
Le schéma se compose de deux étages de polarisation, d’un étage cascode attaqué par un courant
différentiel obtenu par un miroir de courant et d’un étage darlington en sortie.
- Les circuits de polarisation, répétiteurs de courant, sont l’association de deux miroirs de courant
élémentaires. Le répétiteur Q10 - Q11 - Q12 fournit deux courants sortants (transistors PNP) réglés
par la résistance R1 . Le courant issu de Q10 impose les courants de collecteur des transistors
Q3 , Q4 et le courant issu de Q11 polarise trois transistors montés en diode ( Q7 , Q8 , Q9 ) et mis
en série, produisant une translation des potentiels continus de la base de Q4 à 3VBE et du
collecteur de Q3 à 2VBE par rapport à la masse. Le répétiteur Q13 - Q14 - Q15 fournit deux
courants entrants (transistors NPN) réglés par la résistance R2 . Les courants issus de Q13 et
Q14 polarisent respectivement les étages collecteur commun Q5 et Q6 .
- Le miroir de courant Q1 - Q2 , inversant le sens de son courant d’entrée, permet de constituer un
courant différentiel à partir des courants issus des bornes d’entrée du CI.
- L’association des étages émetteur commun Q3 et base commune Q4 chargé par la source de
courant réalise un montage cascode à impédance de sortie élevée. Les étages collecteur
commun Q5 et Q6 se comportent en suiveur par la présence des charges dynamiques
d’émetteur et en abaisseur d’impédance. La sortie du CI est alors adaptée en tension.
La tension de sortie est proportionnelle à la différence des courants des entrées. Le CI est donc un
amplificateur à résistance de transfert, appelé aussi amplificateur de Norton.
2. Schéma
+VCC
2 mA IC10 2 mA IC11
Q5
1.8 V Q6
Q4
1.2 V out
2 mA
Q7
I2 0.6 V
(-)
Q3 VS
Q8
I1
(+)
IC13 IC14
Q1 Q2 Q9 0.6 mA 0.6 mA

3. Evaluation des courants et potentiels de noeuds
Répétiteur de courant PNP (effet miroir) :

VCC − VEB12
I R1 = = 2 mA et IC10 ≅ IC11 = IC4 ≅ IC3 ≅ 2 mA
o
R1 o o o o
Répétiteur de courant NPN (effet miroir) :

VCC − VBE15
I R2 = = 0.6 mA et IC13 ≅ IC5 ≅ IC14 ≅ IC6 ≅ 0.6 mA
o
R2 o o o o
Potentiels de nœuds :
V + = VBE1 ≅ 0.6 V , V − = VBE3 ≅ 0.6 V , VB4 = 3VBE o ≅ 1.8 V , VC3 = 2VBEo ≅ 1.2 V
o o
avec VBEo = VBE7 = VBE8 = VBE9 .

o o o
4. Explication des éléments du modèle
L’entrée (+) présente le transistor Q1 monté en diode en parallèle sur la jonction base-émetteur
de Q2 , ce qui est toujours l’équivalent statique d’une diode passante avec une tension de 0.6 V à
ses bornes. Entre l’entrée (-) et la masse, la sortie du miroir de courant Q1 - Q2 est équivalente à
une source de courant continue inversant le courant d’entrée I1 . Cette source est en parallèle sur
la jonction base-émetteur de Q3 . Notons que ce miroir est indépendant de l’effet Early puisque
VBC2 ≅ 0 V , donc VCE1 = VCE 2 ≅ 0.6 V .
Le potentiel de sortie VS dépendra du montage externe et sera généralement amené à la moitié

de la tension d’alimentation, c’est-à-dire VS ≅ VCC 2 , permettant aussi une dynamique de sortie
optimale (voir « applications de l’amplificateur Norton »).
UT V
rbe ≅ β , rce ≅ A d’où r be3 ≅ r be4 ≅ 2.5 kΩ , rce3 ≅ rce4 ≅ 50 kΩ ,
IC o IC o
rbe5 = rbe6 ≅ 8.33 kΩ , rce5 = rce6 ≅ 167 kΩ , rbe7 = rbe8 = rbe9 = rbe
' ≅ 2.5 kΩ
et posons z10 = rce10 ≅ 50 kΩ , z11 = rce11 ≅ 50 kΩ , z13 = rce13 ≅ 167 kΩ , z14 = rce14 ≅ 167 kΩ .
6. Transistor Q4 en base commune
Les trois transistors Q7 , Q8 , Q9 , montés en diode et mis en série, composent une résistance
'
rbe U
dynamique équivalente à 3 ≅ 37.5 Ω (ou 3 T ). La résistance vue entre base de Q4 et la
β +1 IC11
o
r'
masse s’écrit z 4 = 3 be // rce11 , valeur très faible devant la résistance de jonction rbe4 située en
β +1
série ( 2.5 kΩ >> 37.5 Ω ). La base du transistor Q4 étant, pour ainsi dire, connectée à la masse,
l’étage correspond à un montage base commune.

7. Schéma
z10
Q5
Q4
Q6
i2
(-) z13 z14
Q3
vs
i1
(+)
Q1 Q2
8. Expressions du transfert et de la résistance de sortie
Afin de trouver l’équivalent du dipôle de sortie du montage sous la forme Thévenin (ici résistance
de transfert), rappelons qu’une méthode de travail consiste à représenter la sortie d’un étage
élémentaire non chargé sous la forme équivalente d’un dipôle de Thévenin ( v s , Z s ) ou de Norton
( i s , Z s ) suivant le cas, étude effectuée du premier étage au dernier. A chaque étape, le dipôle
obtenu attaque l’étage élémentaire suivant. Les étapes successives étudient un miroir de courant,
un étage émetteur commun, un étage base commune et deux étages collecteur commun.
Miroir de courant élémentaire Q1 - Q2
i1
Zs1
⇒
rce2
rbe / (β+2) Zs2
≅ i1 is1
C’est un amplificateur de courant de dipôle de sortie (Norton) caractérisé par le courant de court-
circuit i s1 = i1 et la résistance de sortie Z s1 = rce2 . L’écriture de la résistance d’entrée est donnée
telle que r be1 = r be2 = r be .

i2
i3
rce3
Zs1 rbe3
vs2 Zs2
i1 β i3

⎧⎪v s2 = − β i 3 rce3
⎨ ⇒ v s2 = β rce3 (i1 − i 2 ) et Z s2 = rce3 ( rce2 >> rbe3 )
⎪⎩i 3 = i 2 − i1
(β+1) i4 β i4
Zs2 i4 z10 Zs3

vs3
rbe4
vs2
z4
⎧⎪v s3 = − β i 4 z10 v s3 β z10 z z

⇒ ≅ ≅ 10 = 10
⎨
[
⎪⎩v s2 = − (β + 1)Z s2 + rbe4 i 4 ] v s2 ( β + 1)Z s2 Z s2 rce3
et Z s3 = z10 .
Si nous tenons compte de la présence de rce4 dans ces calculs, les résultats obtenus demeurent
toujours valables (erreur de l’ordre de 0.5%). En effet, un montage base commune présente, en
sortie, une jonction polarisée en inverse, donc une résistance dynamique très importante devant
la charge z10 .
Etages collecteur commun Q5 et Q6
rbe5 i5
Zs3 β i5 rce5 z13

vs4 Zs4
vs3
( )
⎧⎪v s4 = rce5 // z13 (β + 1)i 5 v s4 (β + 1) rce5 // z13 ( )
⎨
⎪⎩ s3
v = [
Z s3 + r be5 + rce5 (
// z13 (β + 1) i)5
⇒
v s3
≅
Z ]
s3 + r be5 + (β + 1) rce5 // z13
≅ +1
( )
Z s3 + rbe5 Z s3 + rbe5
Zs 4 = rce5 // z13 // ≅ ≅ 290 Ω
(β + 1) (β + 1)
La topologie étant identiques pour les deux étages, on obtient
v s5 Z s 4 + rbe6
≅ +1 , Z s5 ≅ ≅ 43 Ω
v s4 (β + 1)

L’expression de la résistance de transfert est égale au produit des transferts élémentaires puisque
ces derniers tiennent compte de l’interaction inter-étages par la présence de la résistance de
Thévenin / Norton.
vs v s v s v s v s2
Rt = = 5 4 3 ≅ β z10 = 10 MΩ (140 dB) avec v s = v s5 et Z s = Z s5 .
i 1 − i 2 v s 4 v s3 v s 2 i 1 − i 2
9. Identification des éléments du modèle
rbe
Z e1 = , Z e2 = rbe3 = 2.5 kΩ , Z s ≅ 43 Ω
β +2
⎧⎪v s = Rt (i1 − i 2 ) = − Av v − Rt
⎨ − ⇒ Av = = + 4000 (72 dB)
⎪⎩v = (i 2 − i1 )Z e2 Z e2

Applications de l’amplificateur Norton

Nous proposons deux applications de l’amplificateur. Dans les schémas apparaît le montage de
l’étude précédente sous l’image symbolique suivante.
+ VCC
-
i
i+
symbole
de l’amplificateur Norton
Application n°1
R2
10k
C R1
-
1k
ve
+
vs
R3
+VCC
12 V
2. Evaluez la résistance R3 afin que le potentiel de sortie VS soit de l’ordre de VCC 2 ( VBE ≅ 0.6 V
et I B3 << I1 et I 2 ).
Etude dynamique aux fréquences moyennes
4. Déterminez le gain en tension défini par v s v e et concluez sur le type d’amplificateur.
Application n°2
R2
10k
C R1
+
1k vs
ve R3
+VCC
12 V

6. Evaluez la résistance R2 afin que le potentiel de sortie VS soit à VCC 2 ( VBE ≅ 0.6 V et
I B3 << I1 et I 2 ), puis déduisez la valeur du courant I1 .
8. Déterminez le gain en tension défini par v s v e et concluez sur le type d’amplificateur.

Corrigé
Application n°1
1. Schéma
R2
I2 IB3
VS VBE
I1
R3
I1
+ VCC
VBE
2. Evaluation de la résistance
⎧I B3 << I1
⎪
⎪
⎨VS =
VCC
2
( )
= R2 I1 + I B3 + VBE ⇒ R3 ≅ 2R2
VCC − VBE
VCC − 2VBE
≅ 21.1 kΩ
⎪
⎪VCC = R3 I1 + VBE
⎩
3. Schéma
R1 i’ i R2
ve v- Ze2 Zs ≅ 0
0 i2 vs
Av v -
i1 = 0
R3 Ze1
4. Gain en tension
⎧v s ≅ − A v v −
⎪
⎪i ' = v e − v − ⎧v s ≅ − A v v − 1
⎪⎪ R1 ⎪ vs R1
⎨ ⇒ ⎨ v− ve vs ⎛ 1 1 ⎞ − ⇒ ≅− ≅ − 9.965
− ⎪ Z = R + R − ⎜⎜ R + R ⎟⎟ v 1 ⎛⎜ 1 1 ⎞⎟ 1
v v − ve
⎪i = s
⎪ ⎩ e2 1 2 ⎝ 1 2 ⎠ + +
R2 A v ⎜⎝ Z e2 R1 ⎟⎠ R2
⎪
⎩⎪v = (i + i )Z e2
− '

vs R
En acceptant une approche numérique à quelques %, ≅− 2 .
ve R1
C’est un amplificateur inverseur de gain 20 dB. L’intérêt du montage est l’absence de mode
commun puisque les entrées (+) et (-) voient de faibles impédances (résistances de diode
passante).
Application n°2
5. Schéma
R2
I2 IB3
VS VBE
I1
R3
I1
+ VCC
VBE
6. Evaluation de la résistance et du courant
La topologie étant la même que précédemment, les résultats sont identiques.

⎛V ⎞ 1
R3 ≅ 21.1 kΩ et I1 ≅ ⎜ CC − VBE ⎟ = 540 µA .
⎝ 2 ⎠ R3
IC
Le courant de base de Q3 vaut IB3 = 3 = 10 µA , courant négligeable devant I1 , validant ainsi
β
l’hypothèse de départ.
7. Schéma
i2 R2
v- Ze2 Zs ≅ 0
i1 vs
Av v -
R1 i1
ve R3 Ze1

8. Gain en tension
⎧v s ≅ − A v v −
⎪
⎪ vs − v − 1
⎪i 2 = ⎧v s ≅ − A v v −
⎪ R2 ⎪⎪ vs R1 + Z e1
⎨ ⇒ ⎨⎛ 1 1 ⎞⎟ − v s ve ⇒ ≅− ≅ + 9.55
ve ⎜ + v = − ve 1 ⎛⎜ 1 1 ⎞⎟ 1
⎪i ≅ ⎪⎜ ⎟
⎪ 1
⎩⎪⎝ e2
Z R 2 ⎠ R R1 + Z e1 + +
R1 + Z e1 2
A v ⎜⎝ Z e2 R2 ⎟⎠ R2
⎪
⎪v − = (i 2 − i1 )Z e
⎩ 2
rbe1 UT UT
avec Z e1 = ≅ = ≅ 46.3 Ω , valeur faible devant R3 ( R3 // Z e1 ≅ Z e1 ).
β +1 I E1 I1
v s R2
En acceptant une approche numérique à quelques %, ≅ = 10 .
v e R1
C’est un amplificateur non inverseur de gain 20 dB.

Amplificateur à conductance de transfert (LM13600 de National Semiconductor)

On considère le circuit intégré de la figure ci-dessous où R est un élément hors puce. Le but est de
caractériser la conductance de transfert en sortie de S1 sur une impédance de charge Z ch . Tous les
transistors sont supposés identiques ou parfaitement complémentaires ( β >> 1 ).
+VCC
Q8 Q11 Q16
Q7 Q10 E2
Q17
Q9 Q12
S2
Q1 Q2
S1
(+)
vD Is
(-)
Q15
Ipol
Q5
Q6
R
Q3 Q13
Q14
V Q4
-VCC
2. Ecrivez l’expression du courant de sortie IS en fonction de la tension différentielle d’entrée VD et

tracez ce transfert.
3. Faîtes apparaître dans l’expression trouvée les termes V et R . Commentez ce résultat.
4. Donnez les courants de polarisation du montage.
Etude du régime dynamique purement différentiel (faibles signaux aux fréquences moyennes)
5. Rappelez la caractérisation du quadripôle défini par la source de Wilson ( ze , zs , A i ).

6. Ecrivez l’expression du courant i s en fonction de v d en discutant des conditions aux impédances
sur les divers transferts en courant.
7. Démontrez qu’en considérant la zone linéaire du transfert IS (VD ) obtenu lors de l’étude en régime
pseudo-continu, on retrouve le résultat précédent.
8. La sortie S1 étant chargée par une impédance Z ch , caractérisez l’amplificateur sous forme de
quadripôle ( Y t , Z e , Z s1 ).
9. La sortie S1 , chargée par Z ch , est reliée à la base de Q16 et une résistance Rch est branchée
entre S2 et la masse, précisez le type d’amplificateur obtenu.

Corrigé
1. Description
Le schéma se compose d’un étage de polarisation, d’un étage différentiel associé à un transfert
dynamique de courant et d’un étage darlington indépendant.
- Le circuit de polarisation, répétiteur de courant, est l’association d’une source de Wilson Q3 - Q4 -
Q5 et d’un miroir de courant élémentaire Q4 - Q6 polarisant respectivement l’étage différentiel par
le point commun des émetteurs de Q1 - Q2 et l’étage collecteur commun Q16 . Les courants de ces
sources sont réglés par la résistance R et la tension de polarisation V (éléments hors puce).
- L’étage différentiel est à comportement émetteur commun, attaquant en courant des miroirs de
haute précision de type Wilson à transistors PNP. La présence de la source de Wilson utilisant
des transistors NPN permet d’inverser le sens du courant afin de reconduire la différence des
courants issus des collecteurs de l’étage différentiel à la sortie S1 . Ce point de sortie doit être au
potentiel 0 V en absence de dynamique (décalage de tension nul).
- Une deuxième sortie S2 est proposée par le biais des deux montages émetteur suiveur Q16 - Q17 ,
constituant un buffer, isolant la charge au point S1 et recopiant la tension aux bornes de celle-ci
en sortie S2 . La charge d’émetteur de Q17 peut alors être attaquée en tension. Au niveau du
continu, le potentiel de sortie est abaissé de 2VBE .
Ce circuit intégré peut donc être utilisé en amplificateur différentiel à conductance de transfert, associé
à un buffer.
Les transistors sont identiques et β >> 1 . La source de Wilson étant un miroir de précision, les
courants d’entrée de chacune d’elles sont reconduits en sortie et inversés, c’est-à-dire
I pol ≅ IC5 (courant constant) et IC1 ≅ IC9 ≅ IC15 , IC2 ≅ IC12 .
o
⎧VD = VBE1 − VBE 2

⎪
⎪V = R I pol + VBE5 + VBE 4 − VCC
équations du circuit → ⎨
⎪IC5o = I E1 + I E2
⎪I = I − I
⎩S C15 C12
⎧ VBE1
⎪I ≅ β I e UT
⎪ C1 BS
équations technologiques Q1 ≡ Q2 → ⎨
VBE2
⎪
⎩
VD IC 5 IC 5 ⎛ V ⎞
⇒ IC1 ≅ IC2 e UT d’où IC1 ≅ o
, IC 2 ≅ o
, IS ≅ IC1 − IC2 ≅ I pol th⎜⎜ D ⎟⎟
⎝ 2 UT
VD VD
− ⎠
1 + e UT 1 + e UT
3. Commentaire
V − VBE5 − VBE 4 + VCC V − 2VBE + VCC ⎛ VD ⎞
I pol = ⇒ IS ≅ th⎜⎜ ⎟⎟
R R ⎝ 2UT ⎠
Le transfert sera modifiable en retouchant la tension V et/ou la résistance R extérieure.

Si VD >> 2 UT ⇒ IS ≅ ± I pol
500uA
Ipol
tangente
au point
de polarisation
(VD = 0)
0A
zone
linéaire
- Ipol
-500uA
-200mV -150mV -100mV -50mV -0mV 50mV 100mV 150mV 200mV
IS
VD
4. Courants de polarisation
Aucune source dynamique n’étant appliquée à l’entrée du circuit, les bases des transistors Q1 et
Q2 sont à la masse. Dans l’étude du régime pseudo-continu, cela revient à poser VD = 0 . Il s’en
suit
I pol
IC1 = IC2 ≅ , IS ≅ IC1 − IC2 ≅ 0
o o 2 o o
Etude du régime dynamique purement différentiel (faibles signaux aux fréquences moyennes)
5. Caractérisation du miroir (voir problème « Source de Wilson pour transfert dynamique »)
ie is
2 rbe β rce
ze ≅ , zs ≅ , Ai ≅ 1
ig ze zs β 2
rg Rch
ie avec les conditions rg >> ze , zs >> Rch
⎧ β vd IC1 I pol
⎪i c1 ≅ =
o
vd ≅ vd
⎪ r be1 2 2 T
U 4 UT I pol
⎨ ⇒ i s ≅ i c1 − i c2 ≅ vd
⎪ β vd I pol 2 UT
⎪i c 2 ≅ − r ≅− vd
⎩ be2 2 4 UT
car attaque en courant en sortie de l’étage différentiel rce1 et rce2 >> ze et de même entre miroirs
zs >> ze (pour la sortie sur Rch , voir plus loin).

7. Linéarisation du transfert
dI S ⎤ I pol is
On peut calculer la pente à l’origine telle que ⎥ = = ou encore considérer
dVD ⎦V 2 UT vd
D =0
⎛ v ⎞ v
v d (t ) << 2 UT ⇒ th⎜⎜ d ⎟⎟ ≅ d (voir le tracé, excursion très faible !)
⎝ 2 UT ⎠ 2 UT
8. Caractérisation du montage en sortie S1
La résistance différentielle d’entrée, située entre les bases des transistors Q1 et Q2 , s’écrit
rbe1 + rbe2 . La résistance de sortie, vue entre le nœud S1 et la masse, est produite par deux
β rce
miroirs en parallèle, soit zs // zs = , haute impédance due à l’emploi de sources de Wilson
4
bien mieux adapté qu’un autre type de miroir. Ceci montre que si les conditions d’adaptation
suivantes sont respectées, attaque en tension en entrée ( rbe1 + rbe2 >> rg ) et attaque de la charge
en courant ( β rce 4 >> Z ch ), le quadripôle obtenu représente un amplificateur différentiel à
conductance de transfert.
is
vd Ze Zs1 vs1 Zch
Yt vd
⎛i ⎞ I pol ⎛v ⎞ ⎛ vs ⎞ β rce
Yt = ⎜⎜ s ⎟
⎟ ≅ , Z e = ⎜⎜ d ⎟
⎟ = 2 rbe , Z s1 = ⎜⎜ 1 ⎟
⎟ =
⎝ vd ⎠v s1 =0 2UT ⎝ ie ⎠v s1 =0 ⎝ is ⎠v d = 0 4
9. Caractérisation du montage en sortie S2
Les transistors, Q16 alimenté par le miroir de courant Q6 - Q4 , et Q17 connecté à la charge, sont
montés en collecteur commun. L’étage darlington présente une très importante résistance
d’entrée ( ≅ β 2 Rch ) et une résistance de sortie très diminuée ( ≅ ZS1 β 2 << Rch ) permettant
d’attaquer la charge en tension. C’est alors un amplificateur de tension.
Zs2
Ze Rch
vd
A v vd
Le constructeur permet à l’utilisateur de recopier la tension nodale S1 aux bornes de la charge par
le biais de l’adaptation en tension, à un décalage d’offset près de 2VBE vers la masse. Le
darlington est donc un buffer.

Application de l’amplificateur à conductance de transfert

Dans le schéma apparaît le montage de l’étude précédente sous l’image symbolique suivante.
OTA +VCC buffer
-
Ipol
-VCC
L’étude porte sur l’association en boucle de deux amplificateurs à conductance de transfert (OTA)
avec leur buffer. L’alimentation symétrique du montage est VCC = 15 V et la tension Vcom est la
variable de commande du montage.
+VCC
OTA1 +VCC
OTA2
+
+
-
-
-VCC
Ipol1 -VCC
R2 Ipol2 vOUT
R1 C 10k R5
30k 200p R3 R4 10k
25k 5k
-VCC
Vcom -VCC
+VCC
1. Expliquez le fonctionnement du montage sachant que les deux OTA travaillent ici à forts signaux
d’entrée.
2. Tracez les évolutions des potentiels nodaux des entrées de l’OTA2.
3. Ecrivez l’expression de la période des oscillations.
4. Dans la considération d’un oscillateur contrôlé par la tension de commande Vcom (VCO), écrivez
les expressions de la fréquence libre f0 et le facteur de sensibilité K 0 , répondant à la relation
fVCO = K 0 Vcom + f0 , en fonction des composants passifs et des tensions appliquées au circuit.
Evaluez ces paramètres.
5. Discutez de l’influence des valeurs des composants passifs R1 , R3 , R 4 et C sur les
performances de l’oscillateur.

Corrigé
1. Fonctionnement de l’oscillateur
Les OTA travaillant à forts signaux, le courant de sortie en fonction du temps est de la forme
⎛ v (t ) ⎞
i S (t ) = I pol th ⎜⎜ D ⎟⎟ ≅ ± I pol , car v D (t ) >> 2 UT .
⎝ 2 UT ⎠
En régime permanent, le signal sur la résistance de charge R 4 de OTA2 est un signal carré de
niveau ± R 4 I pol 2 par rapport à la masse. Ce signal est appliqué à l’entrée (+) de OTA1 et comparé
à la masse et le condensateur C en sortie, chargé (ou déchargé) à courant constant, produit à ses
bornes un signal triangulaire. Ce signal est recopié à la sortie du buffer de OTA1, à la translation
2VBE près, et comparé au signal carré à l’entrée de l’OTA2. Il y a basculement lorsque les
niveaux des signaux sont quasiment égaux ( v D (t ) ≅ 0 ). Ainsi, la tension aux bornes du
condensateur croît ou décroît linéairement suivant que le signal carré est sur son front haut ou
son front bas et ceci de façon périodique.
Le circuit est donc un oscillateur produisant deux signaux synchrones de forme carrée et
triangulaire. Le signal carré v OUT (t ) est disponible en sortie de buffer sous faible impédance pour
une attaque en tension. Si la tension Vcom est variable (modulation) , la fréquence de l’oscillateur
est modifiée (VCO).
2. Chronogrammes
+ R 4 I pol 2
+
v OTA
2
−
v OTA 2
t1 t2 t
− R 4 I pol 2
+
Les basculements ont lieu lorsque v D (t ) = v OTA (t ) − v OTA
− (t ) ≅ 0 , c’est-à-dire que les tensions
2 2
+
nodales v OTA = ± R 4 I pol 2 et v OTA
− = v C (t ) − 2VBE sont à peu près égales.
2 2
3. Période des oscillations
En prenant pour origine des temps, le basculement − R 4 I pol 2 → + R 4 I pol 2 de la tension de sortie
de OTA2, calculons les instants t1 et t 2 des basculements suivants.
I pol1
A partir de l’instant t = 0 , v C (t ) = t + cte avec cte = v C (0) = − R 4 I pol 2 + 2VBE
C
I pol1
d’où v C (t ) = t − R 4 I pol 2 + 2VBE pour t ∈ [0, t1 ]
C

A l’instant t1 du basculement suivant + R 4 I pol 2 → − R 4 I pol 2 ,

I pol1 2 C R 4 I pol 2
v C (t1 ) = R 4 I pol 2 + 2VBE = t1 − R 4 I pol 2 + 2VBE ⇒ t1 =
C I pol1
I pol1 I pol1
A partir de l’instant t1 , VC (t ) = − t + cte avec cte = VC (t1 ) + t1 = 3 R 4 I pol 2 + 2VBE
C C
I pol1
d’où v C (t ) = − t + 3 R 4 I pol 2 + 2VBE pour t ∈ [t1,t 2 ]
C
A l’instant t 2 du basculement suivant − R 4 I pol 2 → + R 4 I pol 2 ,

I pol1 4 C R 4 I pol 2
v C (t 2 ) = − R 4 I pol 2 + 2VBE = − t 2 + 3 R 4 I pol 2 + 2VBE ⇒ t 2 =
C I pol1
4 C R 4 I pol 2
Ainsi, t 2 = 2 t1 = = T (période des signaux)
I pol1
4. Caractéristique du VCO
I pol1 Vcom − 2VBE + VCC 2VCC − 2VBE

fVCO ≅ avec I pol1 = et I pol 2 =
4 C R 4 I pol 2 R1 R3
R3 VCC − 2VBE f0
de la forme fVCO = K 0 Vcom + f0 avec f0 ≅ et K 0 ≅
4 C R1 R 4 2VCC − 2VBE VCC − 2VBE
L’application numérique donne f0 ≅ 100 kHz et K 0 ≅ 7.23 kHz / V .
5. Discussion
Les résistances R3 et R 4 réglent l’amplitude du signal carré. Le choix de la fréquence centrale f0

du VCO est fixée par la valeur de C et R1 avec la condition Vcom = 0V , tension correspondant au
centrage de la plage des fréquences possibles.
200K
150K
K0 ≅ 6.89 kHz/V (15.000, 195.371K)
(20.548m, 96.440K)
100K
(-12.000, 12.280K)
50K
0
-12 -8 -4 0 4 8 12 15
1/ Period(V(OUT))
Vcom

10V
(32.318u, 5.6410)
Vcom = 0 V
fosc ≅ 96.8 kHz
2VBE
0
pente ≅ 2.21 V/µs
-10V (37.706u, -5.8083)

(36.671u, -7.2086)
28us 30us 32us 34us 36us 38us 40us

V(OTA2:+) - V(OTA2:-) V(OTA2:+) V(OTA2-) V(OUT) V(C)
Time
La simulation montre des résultats en accord avec l’étude à la précision près des valeurs de VBE (0.6
à 0.7 V) et de la transition de IS = ± I pol en fonction de VD lors des basculements.
I pol1
Pente du signal triangulaire ≅ 2.3 V / µs et amplitude crête du signal carré R 4 I pol 2 ≅ 5.76 V avec
C
VBE = 0.6 V .

Buffer et amplificateur à conductance de transfert (OPA660 de Burr-Brown)

Le circuit à étudier intègre deux fonctions, un buffer et un amplificateur à conductance de transfert.
Tous les transistors sont supposés technologiquement identiques ou parfaitement complémentaires et
de gain en courant β = 200 , de tension d’Early VA = 100V . L’alimentation symétrique du montage
est telle que VCC = ± 5 V . Les résistances R pol et Rch sont hors puce et la tension VE est appliquée
à l’entrée du circuit.
Etude du buffer de tension (Diamond Buffer)
+VCC
Q3 Q4
Q8
Q6
Rpol
17.6k
vE Q7 Rch
Q5 vS
Ipol 1k
Q1 Q2
-VCC
2. Ecrivez la relation de la tension VS en fonction de VE et I pol , Rch .
4. Evaluez les paramètres rbe et rce des modèles des transistors.

6. Ecrivez l’expression du transfert en tension Av = v s v e . Comparez au résultat obtenu lors de
l’étude en régime pseudo-continu.
7. Ecrivez les expressions des résistances d’entrée Z e et de sortie Z s vue de la charge.
8. Evaluez les paramètres Z e , Z s , A v qui caractérisent l’amplificateur de tension en précisant les
conditions d’adaptation à respecter.

Etude de l’amplificateur à conductance de transfert (Diamond Transistor)
+VCC
Q3 Q4 Q11 Q12
Q8
Q6
iS
Rpol
17.6k vE
Q5 Q7 Rch
vS
Ipol 1k
Q1 Q2 Q9 Q10
-VCC
10. Ecrivez la relation de la tension IS en fonction de VE et I pol .
12. Evaluez les paramètres rbe et rce des modèles des transistors, ainsi que les éléments de la
caractérisation des miroirs Q9 - Q10 et Q11 - Q12 ( ze , zs , Ai ).
14. Ecrivez l’expression du transfert en tension Yt = i s v e . Comparez au résultat obtenu lors de
l’étude en régime pseudo-continu.
15. Ecrivez les expressions des résistances d’entrée Z e et de sortie Z s du montage.
16. Evaluez les paramètres Z e , Z s , Y t qui caractérisent l’amplificateur à conductance de transfert en
précisant les conditions d’adaptation à respecter.
Rappel de la notation : v E (t ) = VE + v e (t ) , … (superposition des régimes continu et dynamique).

Corrigé
1. Description
Le schéma se compose d’un étage de polarisation et de quatre étages collecteur commun. Une
symétrie par rapport à la masse, due aux transistors complémentaires fait apparaître une topologie
parallèle de l’ensemble.
- Le circuit de polarisation est composé de deux miroirs de courant élémentaire Q1 - Q2 et Q3 - Q4
polarisant respectivement les transistors Q6 et Q5 . Les courants de ces sources sont fixés par le
choix de la résistance R pol . Nous démontrerons que l’association des transistors parfaitement
complémentaires Q5 - Q8 et Q6 - Q7 produit ici les mêmes courants de polarisation.
- Les étages collecteur commun Q5 et Q6 , chargés en partie par une source de courant,
présentent un niveau de résistance d’entrée relativement élevé, permettant une attaque en
tension du montage. Les étages collecteur commun Q7 et Q8 assurent une faible résistance de
sortie, permettant une attaque en tension de la charge. L’association de ces émetteurs suiveurs
conduit à un gain en tension unité. Ici, l’intérêt de cette topologie réside dans l’association en
cascade de deux émetteurs suiveurs complémentaires ( Q5 - Q8 ou Q6 - Q7 ) qui compensent leurs
tensions base-émetteur en mode actif (ni saturés ou bloqués), donc pas de translation de tension
continue entre entrée et sortie ( VS ≅ VE ) et amélioration de la stabilité thermique (structure
Diamond).
Cette partie du circuit intégré est appelé Diamond Buffer.
Les courants de saturation I BS des jonctions base-émetteur et les gains en courant β des
transistors sont supposés identiques, l’effet Early est négligé.
2. Relation VS (VE )
Pour les étages de polarisation :

⎧ VBE1
⎪IC ≅ β I BS e UT
⎪
Q1 ≡ Q2 → ⎨ 1 (technologie) VBE1 = VBE 2 (circuit) ⇒ IC1 ≅ IC2 ≅ I pol
VBE2
⎪
⎩⎪IC2 ≅ β I BS e
UT
⎧ VEB3
⎪
Q3 ≡ Q4 → ⎨ 3 (technologie) VEB3 = VEB4 (circuit) ⇒ IC3 ≅ IC4 ≅ I pol
VEB4
⎪
⎪⎩IC4 ≅ β I BS e UT
Pour les étages émetteurs suiveurs

⎧ VEB5
⎪IC ≅ β I BS e UT VE −VS
⎪ 5
Q5 ≡ Q8 → ⎨ (technologie) VE = −VEB5 + VBE8 + VS (circuit) ⇒ IC8 ≅ I pol e UT
VBE8
⎪

⎧ VBE6
⎪IC ≅ β I BS e UT VE −VS
⎪ 6 −
Q6 ≡ Q7 → ⎨ (technologie) VE = VBE6 − VEB7 + VS (circuit) ⇒ IC7 ≅ I pol e UT
VEB7
⎪
⎩⎪IC7 ≅ β I BS e
UT
Pour définir la tension de sortie

⎛ VE −VS V −V ⎞
(
VS ≅ Rch IC8 − IC7 ) ⎜
− E S
⇒ VS ≅ Rch I pol ⎜ e UT − e UT ⎟ = 2 R I sh VE − VS
⎟ ch pol
UT
⎝ ⎠
⎛ V − VS ⎞ VE − VS
Comme il a été dit lors de la discussion, VS ≅ VE ou VE − VS << UT ⇒ sh⎜⎜ E ⎟⎟ ≅
⎝ UT ⎠ UT
1
d’où VS ≅ VE ≅ VE tant que les transistors travaillent en mode actif.
UT
1+
2 I pol Rch
Aucune source dynamique n’étant appliquée à l’entrée du circuit, les bases des transistors Q5 et
Q6 sont à la masse. Dans l’étude du régime pseudo-continu, cela revient à poser VE = 0 . Il s’en
suit que tous les courants de collecteur sont égaux à I pol et la tension de sortie VS ≅ 0 .
2VCC = VEB3 + R pol I pol + VBE1 (circuit) ⇒ I pol ≅ 500 µA avec VBEo ≅ 0.6 V .
4. Evaluation des paramètres des modèles des transistors
UT V
rbe ≅ β et rce ≅ A ( VCEi << VA ) , soit rbe ≅ 10 kΩ , rce ≅ 200 kΩ
I pol I pol
5. Schéma
rce
Q8
Q5
ve Q6
vs Rch
Q7
rce

6. Expression du transfert en tension
Etages collecteur commun Q5 ou Q6
rbe
βi rce /2 Z s1
ve vs1
⎧
⎪⎪v e = rbe i + 2 (β + 1)i
rce
v s1
rce
(β + 1)
⇒ = 2 ≅1
⎨
⎪v = rce (β + 1)i
⎪⎩ s1 2
ve
rbe +
rce
(β + 1)
2
i0
⎧i 0 + (β + 1)i = i1
i i1 ⎪
βi rce /2 ⎪ rce r r r
rbe v0 ⎨v 0 = i1 ⇒ Z s1 = ce // be ≅ be
⎪ 2 2 β +1 β +1
⎪⎩v 0 = − rbe i
Zs1 + rbe
βi rce
vs1
Zs1 + rbe
βi rce Rch
vs1 vs Zs
( )
⎧⎪v s1 = Zs1 + rbe i + 2 (β + 1)(rce // rce // Rch )i vs
⇒ 1 ≅1 (avec charge équivalente rce // rce // Rch )
⎨
⎪⎩v s = 2 (β + 1)(rce // rce // Rch )i vs
v s1 v s
Le transfert en tension global est donc ≅ 1 ou v s ≅ v e , ce qui est la même expression que
v e v s1
pour le transfert en régime pseudo-continu.
7. Résistances d’entrée et de sortie du montage
Calcul de la résistance d’entrée
Les étages collecteur commun Q7 ou Q8 présentent chacun la résistance d’entrée

Z e2 = rbe + 2 (β + 1)(rce // rce // Rch ) . La résistance d’entrée du montage est donc celles des étages
collecteur commun Q5 ou Q6 mis en parallèle, chargés chacun par Z e2 , soit

1⎡ ⎛ rce ⎞⎤ β ⎡ r ⎛ ⎛r ⎞ ⎞⎤
Ze = ⎢rbe + (β + 1)⎜ // Ze2 ⎟⎥ ≅ ⎢ ce // ⎜⎜ 2 β ⎜ ce // Rch ⎟ ⎟⎟⎥
2⎣ ⎝ 2 ⎠⎦ 2 ⎢⎣ 2 ⎝ ⎝ 2 ⎠ ⎠⎥⎦
La résistance de sortie, vue par la charge extérieure, est produite par les deux étages collecteur
1⎛ rbe + Z s1 ⎞ rbe
commun Q7 et Q8 en parallèle, soit Z s = ⎜⎜ rce // ⎟≅ .
2⎝ β + 1 ⎟⎠ 2 β
L’association de cette résistance Z s en série avec une source de tension indépendante v s
constitue le dipôle équivalent de Thévenin pouvant attaquer la charge du montage.
8. Caractérisation du buffer
Les conditions d’adaptation à respecter pour ce type d’amplificateur en tension sont une attaque
en tension en entrée ( Z e >> RG ) et en sortie ( Z s << Rch ).
RG Zs
Ze Rch
ve
vg A v ve
avec les valeurs Av ≅ 1 , Ze ≅ 8 MΩ , Zs ≅ 25 Ω .
5.0V
saturation
pente de 0.983 V/V et blocage
des
VS (VE) transistors
0V
fonctionnement en mode actif

saturation des transistors
et blocage
des
transistors
-5.0V
-5.0V 0V 5.0V
Nous constatons que le domaine de linéarité est très étendu, puisque la tension d’entrée maximale
possible est voisine de la tension d’alimentation ±VCC .

9. Description
Le schéma est conçu sur la même idée que le buffer étudié précédemment (structure Diamond). Il
vient s’ajouter un transfert statique et dynamique de courant vers la nouvelle sortie. La symétrie par
rapport à la masse de l’ensemble, due aux transistors complémentaires, fait toujours apparaître une
topologie parallèle.
- Les étages émetteur suiveur Q7 et Q8 reconduisent leur courant de collecteur vers la sortie par le
biais des miroirs Q9 - Q10 et Q11 - Q12 . Cet ensemble étant complémentaire par rapport à la masse,
le courant de sortie i S est la différence de leurs courants de collecteur.
- Les deux miroirs en parallèle produisent en sortie une résistance dynamique relativement
importante pour attaquer une charge en courant.
Ce circuit intégré peut donc être utilisé en amplificateur à conductance de transfert.
10. Relation IS (VE )
Pour définir la tension de sortie du buffer (émetteurs suiveurs en mode actif)

( )
VS ≅ Rch IC8 − IC7 ou VS ≅
Rch
U
VE ≅ VE .
Rch + T
2 I pol
Pour les étages de transfert de courant

⎧ VBE9
⎪ 9
Q9 ≡ Q10 → ⎨ (technologie) VBE9 = VBE10 (circuit) ⇒ IC9 ≅ IC10
VBE10
⎪
⎧ VEB11
⎪
Q11 ≡ Q12 → ⎨ 11 (technologie) VEB11 = VEB12 (circuit) ⇒ IC11 ≅ IC12
VEB12
⎪
Pour définir le courant de sortie

⎧IS = IC − IC
⎪⎪
12 10
VS 1 VE V
⎨IC12 ≅ IC11 ≅ IC8 ⇒ IS ≅ IC8 − IC7 ≅ ou encore IS ≅ ≅ E
⎪ Rch U Rch Rch
1+ T
⎪⎩IC10 ≅ IC9 ≅ IC7 2 I pol Rch
tant que les transistors travaillent en mode actif.
Tous les courants de collecteur sont égaux à I pol et le courant de sortie IS ≅ 0 .

12. Evaluation des paramètres des modèles des transistors et des quadripôles de transfert de courant
rbe β
rbe ≅ 10 kΩ , rce ≅ 200 kΩ et ze = ≅ 50 Ω , zs = rce ≅ 200 kΩ , Ai = ≅1
β +2 β +2
13. Schéma
≅ i1
rce ze zs
i1
Q8
Q5
in is
ve Q6 vs Rch
Q7
i2
rce zs
ze
≅ i2
14. Expression de la conductance de transfert
Etages collecteur commun Q5 ou Q6 (inchangé)
Les schémas des deux étages étant identiques, chacun débite un même courant constituant le
courant i n traversant la charge.
i in /2 in /2
Zs1 + rbe
vs1
βi rce Rch vs ( )
⎧v s1 = Z s1 + rbe i + rce (i1 + β i ) + ze i1
⎪
β i + i1 ⎨rce (i1 + β i ) + ze i1 = Rch i n
i1 ⎪i = 2 (i − i )
⎩n 1
ze
⇒ ⎨ 1
( )
⎧⎪v s = Z s1 + rbe + β rce i + (rce + ze )i1 ⎡
(
⇒ v s1 = ⎢ Z s1 + rbe + β rce ce )
r + ze + 2 Rch ⎤
+ rce + ze ⎥ i1
⎪⎩(rce + ze + 2 Rch )i1 = (2 Rch − β rce )i ⎣ 2 R ch − β r ce ⎦
i1 1
soit ≅− avec rce >> ze , β rce >> 2 Rch et Z s1 + rbe .
v s1 2 Rch
Etages de transfert en courant

i s ≅ − (i1 + i 2 ) = − 2 i1 ⇒ i s ≅ − (i1 + i 2 ) = − 2 i1 ≅
ve
(courant de court-circuit à l’image du
Rch
théorème de Norton)

is 1
soit Yt = ≅ (même expression que pour le transfert en régime pseudo-continu).
v e Rch
15. Résistances d’entrée et de sortie du montage
La résistance d’entrée du montage est inchangée (voir l’étude du buffer).

rce
La résistance de sortie est produite par deux miroirs en parallèle, soit Zs = rce10 // rce12 =
.
2
L’association de cette résistance Z s en parallèle avec une source de courant indépendante i s
constitue le dipôle équivalent de Norton pouvant attaquer la charge du montage.
16. Caractérisation de l’amplificateur à conductance de transfert
Les conditions d’adaptation à respecter pour ce type d’amplificateur sont une attaque en tension
en entrée ( Z e >> RG ) et une attaque de la charge en courant ( Z s >> Rch ).
is
ve Ze Zs vs Rch
Yt ve
avec les valeurs Yt ≅ 1 mA / V , Z e ≅ 8 MΩ , Z s ≅ 100 kΩ .
5.0mA
IS (VE) saturation
et blocage
pente de 0.973 mA/V
0A
fonctionnement en mode actif

saturation des transistors
et blocage
-5.0mA
-5.0V 0V 5.0V
Nous constatons que le domaine de linéarité est très étendu, puisque la tension d’entrée maximale
possible est voisine de la tension d’alimentation ± VCC .
De plus, les transferts en tension et en courant ont même expression en régime pseudo-continu et en
régime dynamique à condition de rester dans le mode actif des transistors. Par contre, l’étude du
régime pseudo-continu est la seule étude à délimiter les domaines de linéarité.

Applications de l’amplificateur à conductance de transfert

L’amplificateur à conductance de transfert peut être vu comme un « transistor auto-polarisé », puisque
par définition, c’est une source de courant commandée par une tension. Ce quasi-transistor possède
trois bornes : une entrée à haute impédance (base), une entrée/sortie à basse impédance (émetteur)
et une sortie de courant (collecteur).
Nous proposons trois applications de base de l’amplificateur qui démontrent une équivalence de
comportement avec les montages fondamentaux traditionnels. Dans les schémas apparaît le montage
de l’étude précédente sous l’image symbolique suivante.
C
B
Application n°1 Application n°2 Application n°3

iS iS
C Rch C C Rch
vOUT vOUT
B B B
vIN E vIN E E
iS iS
RE vE Rch RE
vOUT
vIN
1. Déterminez le transfert en tension des montages suivants.

2. Comparez avec les caractéristiques des montages fondamentaux.
Corrigé
Application n°1
1. Transfert en tension
Régime pseudo-continu
1 1 VE V V R
VE ≅ VIN ≅ VIN , IS ≅ ≅ E , VOUT = Rch IS ⇒ OUT ≅ ch
UT UT RE RE VIN RE
1+ 1+
2 I pol RE 2 I pol RE
Régime continu
VE ≅ VIN = 0 (base à la masse), IS ≅ 0 ⇒ VOUT ≅ 0

v v R r
v e ≅ v in , v out ≅ Rch i s ≅ Rch in ⇒ out ≅ ch , Z s ≅ ce // Rch ≅ Rch
RE v in RE 2

2. Comparaison
Le montage est un amplificateur non inverseur, comparable à un montage pseudo-émetteur

commun (inverseur) sans translation de l’ordre 0.6 V de la tension de sortie en régime continu. Sa
résistance de sortie est de valeur importante (source de courant).
Application n°2
1
VOUT ≅ VIN ≅ VIN
UT
1+
2 I pol Rch
Régime continu
VIN = 0 (base à la masse) ⇒ VOUT ≅ 0

r
v out ≅ v in , Z s ≅ be
2β
2. Comparaison
Le montage est un amplificateur suiveur (buffer), comparable à un montage collecteur commun

sans translation de 0.6 V de la tension de sortie en régime continu. Sa résistance d’entrée est de
valeur importante et sa résistance de sortie de valeur faible.
Application n°3
V V R
IS ≅ − IN , VOUT = Rch IS ⇒ OUT ≅ − ch
RE VIN RE
Régime continu
VIN = 0 , IS ≅ 0 ⇒ VOUT ≅ 0

v v R
i s ≅ − in , v out ≅ Rch i s ⇒ out ≅ − ch , Z s ≅ Rch
RE v in RE
2. Comparaison
Le montage est un amplificateur inverseur, comparable à un montage base commun (non

inverseur) sans translation de la tension de sortie en régime continu. De plus, l’amplificateur
travaille en convoyeur de courant de gain unité. Sa résistance d’entrée est de valeur faible et sa
résistance de sortie de valeur importante.

Amplificateur à contre réaction de courant (LT1223 de Linear Technology)

Tous les transistors de ce circuit intégré sont supposés technologiquement identiques ou parfaitement
complémentaires et de gain en courant β = 200 , de tension d’Early VA = 100V . La capacité C
correspond à un effet parasite en H.F.. La résistance R est hors puce et la tension VE est appliquée à
l’entrée du circuit. L’alimentation symétrique du montage est telle que VCC = ± 15 V .
+VCC
Q5 Q6 Q9 Q12
Q10
Q11 Q19
Q3 Q17
Ipol
Q1
iN
R C
vE Q2 vN vS
57.6k
Q4 Q18
Q15
Q20
Q14
Q7 Q8 Q13 Q16
-VCC
3. Evaluez les paramètres rbe et rce des modèles des transistors, ainsi que les éléments de la
caractérisation des sources de courant.
4. Dessinez le schéma du circuit intégré en prenant en compte les éléments précédents.

5. En considérant uniquement la partie de circuit composée des transistors Q1 - Q2 - Q3 - Q4 et leurs

charges, écrivez les expressions des résistances d’entrée Re1 et de sortie Rs1 , du gain de
transfert en tension α1 = v n v e dans des conditions idéales d’adaptation en tension à l’entrée et
chargé par une résistante Rch1 à la sortie. Evaluez ces paramètres.
6. En considérant uniquement la partie de circuit composée des transistors Q17 - Q18 - Q19 - Q20 et le
circuit d’attaque, écrivez les expressions de la résistance de transfert Rt = v s i n à vide (charge
infinie), et de sortie Rs2 . Evaluez ces paramètres.
Etude du régime dynamique faibles signaux aux fréquences hautes
7. En ne considérant que l’effet dû à la capacité parasite C, écrivez les expressions des impédances
de transfert Z t (p ) et de sortie Z s2 ( p ) .
8. Dessinez le schéma de l’ensemble du circuit en utilisant les paramètres de caractérisation
obtenus.

Corrigé
1. Description
Le schéma se compose d’un buffer en entrée (étage tampon de gain en tension unité) dont le courant
de sortie, dépendant de sa charge, subit un transfert vers l’entrée d’un second buffer. Un étage de
polarisation, présent en amont, conditionne les courants du circuit intégré. La symétrie par rapport à la
masse de l’ensemble, due aux transistors complémentaires, fait apparaître une topologie parallèle.
- Le circuit de polarisation est composé de deux miroirs de courant élémentaire Q5 - Q6 et Q7 - Q8

imposant respectivement les courants de collecteur des transistors Q1 et Q2 . Les courants de ces
sources sont fixés par le choix de la résistance R. L’association des transistors parfaitement
complémentaires Q1 - Q3 et Q2 - Q4 reconduit ces courants de polarisation à l’entrée des deux
répétiteurs de courant à effet miroir (miroirs élémentaires et Wilson) pour polariser les transistors
Q17 et Q18 en association avec Q19 et Q20 .
- Le buffer d’entrée est constitué de quatre transistors Q1 - Q2 - Q3 - Q4 montés en collecteur
commun. Q1 et Q2 , chargés en partie par une source de courant, présentent un niveau de
résistance d’entrée relativement élevé, permettant une attaque en tension du montage. Q3 et Q4
assurent une faible résistance de sortie au niveau de leurs émetteurs, permettant une attaque en
tension de la charge. L’association de ces émetteurs suiveurs conduit à un gain en tension unité.
Ici, l’intérêt de cette topologie réside dans l’association en cascade de deux émetteurs suiveurs
complémentaires ( Q1 - Q3 ou Q2 - Q4 ) qui compensent leurs tensions base-émetteur en mode actif
(ni saturés ou bloqués), donc pas de translation de tension continue entre entrée et sortie
( VS ≅ VE ) et amélioration de la stabilité thermique (structure Diamond).
- Le faible courant différentiel en sortie du buffer est reconduit par effet miroir (sources de Wilson
Q9 - Q10 - Q11 et Q13 - Q14 - Q15 ) de manière à ce qu’il traverse une charge dynamique complexe de
valeur très importante (résistances de sortie des sources Wilson en parallèle avec la capacité
parasite C).
- Le buffer de sortie Q17 - Q18 - Q19 - Q20 possède une topologie à l’image du buffer d’entrée à
l’apport d’un transfert en courant près (miroirs élémentaires Q10 - Q12 et Q14 - Q16 ). La tension
développée aux bornes de la charge à l’entrée du buffer est recopiée à sa sortie. Les
caractéristiques dynamiques des buffers sont fonctions des conditions d’attaque et de charge.
En résumé, si un signal est appliqué à l’entrée, il déséquilibre les entrée de Q1 et Q2 en générant un

courant de décalage. Ce faible courant est transmis à une forte impédance dynamique dont la tension
résultante est recopiée en sortie (à l’adaptation près).
+ VCC
transfert I1
buffer I1 de courant
buffer
E N S
+1 +1
C
I2 transfert
de courant
I2
- VCC

Aucune tension n’étant appliquée à l’entrée du circuit, les bases des transistors Q1 et Q2 sont à la
masse. Il s’en suit que tous les courants de collecteurs sont égaux à I pol et les tensions de sortie
VN ≅ 0 et VS ≅ 0 (symétrie complémentaire).
VBE i
Les transistors étant technologiquement identiques, ICi ≅ β I BS e UT

.
Pour le buffer d’entrée,

VE = − VEB1 + VBE3 + VN ⇒ VEB1 = VBE3 ⇒ IC1 = IC3 ≅ I pol et VBE 2 = VEB4 ⇒ IC2 = IC4 ≅ I pol .
Pour le buffer de sortie, les courants de polarisation sont reconduits par les miroirs Q10 - Q12 et
Q14 - Q16 , IC17 = IC19 ≅ I pol et IC18 = IC20 ≅ I pol .
Le courant de polarisation est calculé à partir de l’écriture de la maille 2VCC = VEB5 + R I pol + VBE7
d’où I pol ≅ 500 µA avec VBEo ≅ 0.6 V .
3. Evaluation des paramètres des modèles des transistors et des quadripôles de transfert de courant
U V
rbe ≅ T β et rce ≅ A ( VCEi << VA ) , soit rbe ≅ 10 kΩ et rce ≅ 200 kΩ
I pol I pol
2 rbe β
ze = ≅ 99 Ω , zs ≅ rce ≅ 20 MΩ , Ai ≅ 1 (sources de Wilson)
β +2 2
zs' = rce12,16 = 200 kΩ , Ai' ≅ 1 (miroirs élémentaires)
4. Schéma
≅ i1 ≅ i1
rce ze zs rce
i1
Q3 Q19
Q1 Q17
in
ve Q2 C Q18
vn
vs
Q4 Q20
i2
rce zs rce
ze
≅ i2 ≅ i2
buffer d’entrée transfert en courant buffer de sortie
La symétrie du schéma conduit à i1 = i 2 .

5. Caractérisation du buffer d’entrée
i i’
rbe rbe
βi β i’ rce in /2
rce /2
2i in
i1
ze
vn
ve
in /2
i i’
rbe rbe
βi β i’ rce
rce /2
i1
ze
Evaluation du transfert en tension à vide
⎧
⎪⎪v e = rbe i + 2 (β + 1)i
i
rce
rbe ⎨
βi rce /2 zs1 ⎪v = rce (β + 1)i
ve vs1 ⎪⎩ s1 2
vs
⇒ 1 =
(β + 1)rce ≅ 1
ve 2 rbe + (β + 1)rce
i0
⎧i 0 + (β + 1)i = i1
i i1 ⎪
βi rce /2 ⎪ rce r r r
rbe v0 ⎨v 0 = i1 ⇒ zs1 = ce // be ≅ be
⎪ 2 2 β + 1 β +1
⎪⎩v 0 = − rbe i
i’
zs1 + rbe
vs1
β i’
rce
vn
( )
⎧v s1 = zs1 + rbe i '+ rce (β + 1)i '+ ze i1
⎪
⎨v n = rce (β + 1)i '+ ze i1
i1 ⎪i = i '
⎩1
ze
vn rce (β + 1) + ze v v v s1
⇒ = ≅ 1 d’où α 1 = n = n ≅ 1 (à vide)
v s1 zs1 + rbe + rce (β + 1) + ze v e v s1 v e

Evaluation de la résistance de sortie
i0
⎧i + (β + 1)i ' = β i '+ i
0 1
⎪⎪
i’ β i’ (
⎨v 0 = − rbe + zs1 i ' )
( )
rce v0
⎪
⎪⎩rce (β i '+i1 ) + ze i1 + rbe + zs1 i ' = 0
zs1 + rbe
i1
ze
⎧i = i − i '
⎪⎪ 0 1
(
⇒ ⎨v 0 = − rbe + zs1 i ' )
⎪
(
⎩⎪ (ze + rce ) i1 + rbe + zs1 + β rce i ' = 0 )
⎧ v0
⎪i 0 = i1 + r + z
⎪ be s1 v0 rbe + zs1 rbe + zs1
⇒ ⎨ ⇒ = ≅
rbe + zs1 + β rce
⎪ (z + r ) i = r + z + β r
⎪ e ce 1 be s1 (
ce
v0
) i0
1+
β +1
⎩ r be + zs1 ze + rce
rbe + zs1
d’où Rs1 ≅ ≅ 25 Ω .
2 (β + 1)
Evaluation de la résistance d’entrée
L’évaluation de la résistance d’entrée est fonction de la résistance de charge Rch1 du buffer.
i’ in /2 in /2
rbe
β i’ rce Rch1 vn
v0
β i’ + i1
i1
ze
⎧v 0 = rbe i '+rce (β i '+ i1 ) + ze i1

⎪ ⎧⎪v 0 = (rbe + β rce ) i '+ (rce + ze )i1
⎨Rch1 i n = rce (β i '+ i1 ) + ze i1
⎪
⇒ ⎨
( ) (
⎪⎩ rce + ze + 2 Rch1 i1 = 2 Rch1 − β rce i ' )
⎩i n = 2 (i '−i1 )
2 Rch1 − β rce ⎛r ⎞
⇒ ze2 = rbe + β rce + (rce + ze ) ≅ rbe + 2 (β + 1)⎜ ce // Rch1 ⎟
rce + ze + 2 Rch1 ⎝ 2 ⎠
La résistance d’entrée du montage est donc celles des étages collecteur commun Q5 ou Q6 mis
en parallèle, chargés chacun par ze2 , soit
1⎡ ⎛ rce ⎞⎤
Re1 = ⎢rbe + (β + 1)⎜ // ze2 ⎟⎥
2⎣ ⎝ 2 ⎠⎦
Les valeurs limites de cette résistance sont 0.92 MΩ ≤ Re1 ≤ 10 MΩ pour 0 ≤ Rch1 ≤ ∞ .

Le buffer peut être représenté sous la forme du quadripôle suivant :

in
Rs1
R
ve
Re1 vn Rch1 vn = α 1v e (en charge)
R + Rs1
α1 ve
Les conditions d’adaptation à respecter pour ce type d’amplificateur en tension sont une attaque
en tension en entrée ( Re1 >> RG ) et en sortie ( Rs1 << R ).
Expressions des courants i1 , i 2 , i n
Le schéma du buffer étant symétrique, les étages suiveurs Q1 - Q3 et Q2 - Q4 débitent un même

courant ( i1 = i 2 ) constituant le courant i n traversant la résistance de charge Rch1 .
⎪⎧Rch1 i n = rce (β i '+ i1 ) + ze i1 2 Rch1 − β rce β

⎨ ⇒ 2 i1 = in ≅ − in ≅ − in
⎪⎩i n = 2 (i '−i1 ) (β + 1)rce + ze β +1
avec (β + 1)rce >> ze et β rce >> 2 Rch1
Rch1 in ve
Rch1 i n = α 1v e d’où i1 = i 2 ≅ − et i n ≅ .
Rch1 + Rs1 2 Rch1 + Rs1
6. Caractérisation de l’étage amplificateur à résistance de transfert
rbe rbe
i i’
βi in /2 β i’ rce
rce /2
2i
i’’
in
Rn vs
rbe rbe i’
i
βi in /2 β i’ rce
rce /2
i’’
Evaluation de la résistance de transfert à vide
La sortie des sources de Wilson (étages de transfert en courant) fait apparaître un circuit sous
forme de Norton, attaquant le second buffer, tel que
i n ≅ − (i1 + i 2 ) = − 2 i1 et Rn =
zs
= 10 MΩ .
2

⎧
⎪(β + 1)i + 2 = i + i
in '' '
⎧⎡ rce ⎤ ' rce
⎪ ⎪⎢rbe + rce (β + 1) + ⎥ i = (β + 1)i + rce i n
⎪[r + r (β + 1)]i ' = rce i '' ⎪⎣ 2 ⎦ 2 4
⎪ be ce ⎪
⎨ 2 ⇒ ⎨R n i n = (2 Rn + rbe ) i + [rbe + rce (β + 1)]i '
⎪ ⎪
⎪R n (i n − 2 i ) = rbe i + ⎪v s = rce (β + 1)i
rce '' '
i
⎪ 2 ⎪
⎪v s = rce (β + 1)i ' ⎩
⎩
⎧
⎪⎪
rce
(β + 1)⎫⎪⎪ v ⎡ rce ⎤
⎢ 2 (β + 1)Rn rce ⎥
⇒ ⎨rbe + rce (β + 1) + + [rbe + rce (β + 1)]
rce 2
⎬
s
=⎢ + ⎥ in
⎪ 2 2 Rn + rbe ⎪ rce (β + 1) ⎢ 2 Rn + rbe 4 ⎥
⎪⎩ ⎪⎭ ⎢⎣ ⎥⎦
⎡ rce ⎤
vs rce (β + 1) ⎢ 2 (β + 1)Rn rce ⎥
d’où Rt = = ⎢ + ⎥
⎡ ⎤ 2 Rn + rbe 4 ⎥
in
⎢
rce
(β + 1)⎥ r ⎢ ⎢
[rbe + rce (β + 1)] ⎢1 + 2 ce ⎣ ⎦⎥
⎥+
⎢ 2 R n + r be ⎥ 2
⎣⎢ ⎦⎥
rce
(β + 1)(β + 2) rce
(β + 2)Rn
Rt ≅ 2 ≅ 2 ≅ 5.03 MΩ avec rbe << 2 R n et rce (β + 1) .
⎡ ⎤ rce
( )
⎢
rce
(β + 1) ⎥ 2 R n + β + 1
2 (β + 1) ⎢1 + 2 ⎥ +1
2
⎢ 2 R n ⎥
⎢⎣ ⎥⎦
Evaluation de la résistance de sortie ( v e = 0 ⇒ i n = 0 )
1 ⎛ zs1 + rbe ⎞ zs1 + rbe rce 2 Rn + rbe

R s2 = ⎜ ⎟
2 ⎜ β + 1 // rce ⎟ ≅ 2 (β + 1) ≅ 149 Ω avec zs1 = 2 // β + 1 ≅ 50 kΩ
⎝ ⎠
7. Etude aux fréquences hautes
L’introduction de la capacité parasite en parallèle sur Rn conduit à une charge complexe

Rn
Zn ( p) = , d’où l’impédance de transfert à vide et l’impédance de sortie
1 + Rn C p
rce
(β + 2)Rn rce
(β + 2)Rn 1 Rt
Zt ( p) ≅ 2 = 2 ≅
1 + Rt C p
2 Rn +
rce
(β + 1)(1 + Rn C p ) 2 Rn + (β + 1)
rce rce
(β + 1)Rn C
2 2 1+ 2 p
2 Rn + ce (β + 1)
r
2
p
1+
Z s1 ( p ) + rbe ω1 zs1 + rbe 1 rbe
Z s2 ( p ) ≅ = R s2 avec ω1 = et ω2 = ≅ ω1
2 (β + 1) p z z rbe + zs1
1+
ω2
(β + 2) 1 rbe C
s
(β + 1) 1 C
s
2 2
( f1 ≅ 37.8 kHz et f2 ≅ 6.3 kHz )
⎛ r ⎞ r
1 + be C p ⎟ 1 + be C p
rce 2 Z n ( p ) + rbe rce ⎜⎜ 2 Rn 2 ⎟ ≅ zs 2
avec Z s1 ( p ) = // ≅ //
2 β +1 2 ⎜ β + 1 1 + Rn C p ⎟ 1
zs
⎜ ⎟ 1 + (β + 1) 1 C p
⎝ ⎠ 2

L’impédance de sortie demeure constante au-delà de la fréquence du zéro ( f >> f1 ) à la valeur

ω2 rbe
Rs' 2 = Rs 2 ≅ Rs2 ≅ 25 Ω .
ω1 rbe + zs1
Notons que l’influence des buffers en fonction de la fréquence est négligée, les montages
collecteur commun présentant une large bande importante. La stabilité ne peut être étudiée ici.
8. Caractérisation de l’amplificateur à contre-réaction de courant
ve
+1
Zs2 (p)
in
Rs1 vs
Zt (p) in
vn

Application de l’amplificateur à contre réaction de courant

Le circuit intégré de l’amplificateur à contre réaction de courant figure sous l’image symbolique
suivante au sein des datasheets.
+ ve
- vs
R2
-
symbole
R1
1. Déterminez le transfert en tension du montage aux fréquences moyennes.

2. En ne considérant que l’effet de la capacité parasite, déterminez la fréquence de coupure haute.
3. Concluez sur l’originalité de ce type de circuit.
Corrigé
1. Gain en tension aux fréquences moyennes
⎧i n = i1 − i 2 ⎧ v e − Rs1 i n Rt i n − v s
⎪ ⎪i n = −
⎪v e ≅ Rs1 i n + R1 i1 ⎪ R1 R s2
⎨ ⇒ ⎨
⎪v s = Rt i n − Rs2 i 2 ⎪v = v − R i + Rt i n − v s R
⎪v = R i + R i ⎪ s e s1 n
Rs 2
2
⎩ s 1 1 2 2 ⎩
ve v
+ s
⎛ Rt R 2 ⎞ R1 Rs2 R
⇒ vs = ve + ⎜ − Rs1 ⎟ − 2 vs
⎜ Rs ⎟ Rs1 Rt R
⎝ 2 ⎠ 1+ + s2
R1 Rs2
⎡ Rs Rt R ⎛ R ⎞ Rs ⎤ ⎡ Rt ⎛ R2 ⎞⎤
⇒ ⎢1 + 1 + + 2 + ⎜⎜1 + 2 ⎟⎟ 1 ⎥ v s = ⎢1 + ⎜⎜1 + ⎟⎥ v e
⎣⎢ R1 Rs2 Rs2 ⎝ R1 ⎠ Rs2 ⎥⎦ ⎢⎣ Rs2 ⎝ R1 ⎟⎠⎥⎦
⎛ R s2 ⎞
K ⎜1 + ⎟
⎜ K Rt ⎟ ⎛ Rs ⎞
⇒ s = ⎝ ⎠
v R2
en posant K = 1 + et R x = ⎜⎜1 + 1 ⎟⎟ Rs2 + R 2 + K Rs1 .
ve R R1 ⎝ R1 ⎠
1+ x
Rt
2. Réponse aux fréquences hautes
p
1+
Rt ω1
Zt ( p) ≅ et Z s2 ( p ) ≅ Rs2 ( f1 ≅ 37.8 kHz et f2 ≅ 6.3 kHz )
1 + Rt C p p
1+
ω2
Une approche directe de la fréquence de coupure peut être effectuée en prenant Z s2 ( p ) ≅ Rs' 2
pour des fréquences très élevées (>> 1 MHz).

Rs' 2 C
K
⎛ Rs' 2 ⎞⎟ ⎛ Rs' 2 ⎞ 1+ p
K ⎜1 + K ⎜1 + ⎟ Rs' 2 Rs' C
⎜ K Zt ( p) ⎟ ⎜ K Rt ⎟ 1+ 1+ 2 p
V ( p)
≅ ⎝ ⎠= ⎝ ⎠ K Rt K
d’où s ≅K
Ve ( p ) Rx R 1 + (R x // Rt )C p 1+ Rx C p
1+ 1+ x
Zt ( p ) Rt
⎛ Rs ⎞ '
car Rs' 2 << K Rt et R x << Rt avec R x = ⎜⎜1 + 1
⎟ Rs + R 2 + K R s .
⎟ 2 1
⎝ R1
⎠
1 K
Les coupures dues aux pôle et zéro sont respectivement fc ≅ et fz ≅ .
2π Rx C 2 π Rs' 2 C
Ce pôle est évidemment un pôle dominant vis-à-vis des effets capacitifs des transistors en
montage collecteur commun et sa valeur fluctue légèrement en fonction des résistances de contre
réaction (voir tableau plus loin). Il y a intérêt à prendre des valeurs faibles pour ces dernières afin
d’obtenir une large bande passante.
3. Originalité du circuit intégré

vs R
Aux fréquences moyennes, le gain en tension en boucle fermée s’écrit donc ≅ 1+ 2 = K .
ve R1
Cette expression est identique à celle obtenue avec un amplificateur de tension à contre réaction
tension-tension.
Aux hautes fréquences, ce rapprochement n’est plus à faire puisque la fréquence de coupure en
boucle fermée est uniquement fonction du paramètre R x . La notion de produit gain bande
passante n’a plus lieu. C’est l’originalité de ce type d’amplificateur de tension.
Application numérique : Rs1 ≅ 25 Ω , Rs' 2 ≅ 25 Ω
R1 (Ω) R2 (Ω) K R x (Ω) fc (MHz) fz (GHz )

∞ 750 1 800 39.8 1.27
750 750 2 826 38.5 2.55
187 750 5 904 35.2 6.37
83 750 10 1033 30.8 12.7
Simulation :
30
R1 = 83 Ω K = 10
20 (30.406M ,16.923)
R1 = 187 Ω K=5
(34.656M ,10.863)
R1 = 750 Ω K=2
(37.486M ,2.9676)
R1 = ∞ K=1
(38.479M, -3.0174)
0
R2 = 750 Ω
-20
10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz
DB(V(S))
Frequency

Comparateur (LM139 de Texas Instruments)
Considérons le circuit intégré de la figure ci-dessous où la résistance Rch est un élément hors puce.
Le but est de décrire le transfert en tension provoqué par un signal carré à l’entrée du montage au
sein d’une étude à forts signaux.
Tous les transistors sont supposés identiques ou parfaitement complémentaires ( β >> 1 ) et la tension
d’Early est négligée ( VA = ∞ ). Le modèle mathématique d’Ebers-Moll sera utilisé à cause du
comportement non linéaire des transistors, avec les paramètres α F ≅ 1 , α R ≅ 0.5 et I ES = 1 fA .
VCC
5V
I1 I2
100µA 100µA
Rch
5k
Q2 Q3
(+) (-)
Q1 Q4
VD
VS
Q8
Q7
Q5 Q6
2. Ecrivez l’expression des courants IC2 et IC3 en fonction de la tension différentielle d’entrée VD et
de la source de courant I1 . Tracez ce transfert.
3. Pour une valeur de VD >> 2 UT , expliquez les modes de fonctionnement des transistors Q5 , Q6 ,
Q7 et Q8 . Commentez ce résultat.
4. Même question pour une valeur de VD << 2 UT .
5. Tracez la réponse temporelle de VS et concluez.
6. Dessinez le circuit représentatif des sources de courant I1 et I 2 en employant des résistances

dont les valeurs n’excèdent pas 20 kΩ.

Corrigé
1. Description
Le circuit intégré se compose d’un étage de polarisation, d’un étage différentiel associé à un transfert
dynamique de courant et d’un étage de sortie.
- Le circuit de polarisation est symbolisé, dans son régime continu, par deux sources de courant I1
et I 2 qui alimentent respectivement l’étage différentiel et l’étage de sortie. La véritable structure
de ce circuit peut être un répétiteur de courant (source de Widlar par exemple) dont les valeurs de
résistances demeurent raisonnables afin d’occuper un minimum de place sur la puce.
- L’étage différentiel est à comportement émetteur commun. Les transistors Q1 et Q4 montés en
collecteur commun, qui précèdent les transistors Q2 et Q3 respectivement, proposent un faible
courant de polarisation en entrée (quelques nA). Le circuit de charge est un miroir élémentaire
Q5 - Q6 qui commande en courant l’étage terminal.
- L’étage de sortie utilise deux montages émetteur commun. Le transistor Q8 est à collecteur
ouvert, permettant à l’utilisateur de choisir la valeur de la charge. Si la charge n’est pas alimentée
en courant, le circuit est à faible consommation (1 mW). L’intérêt de cette structure apparaîtra lors
de l’étude en commutation de ces transistors.
Rappelons la modélisation du JBT en régime continu (modèle mathématique d’Ebers-Moll)
⎧ ⎛ VBE ⎞ ⎛ − VCB ⎞
⎪I E = I ES ⎜ e UT − 1⎟ − α R ICS ⎜ e UT − 1⎟
⎪ ⎜ ⎟ ⎜ ⎟
⎪⎪ ⎝ ⎠ ⎝ ⎠
⎨BI = I E − I C associées à la condition de réciprocité α F I ES = α R ICS .
⎪
⎪ ⎛ VCB ⎞ ⎛ VBE ⎞
⎜ −U ⎟ ⎜ U ⎟
⎪IC = −ICS ⎜ e T − 1⎟ + α F I ES ⎜ e T − 1⎟
⎪⎩ ⎝ ⎠ ⎝ ⎠
Par exemple, en mode actif direct ( VBE > 0 , VCB ≥ 0 ), les équations s’écrivent :
⎧ VBE
⎪I E ≅ I ES e UT
⎪ VBE
⎪ IC αF
⎨IC ≅ α F I ES e UT ⇒ ≅ = βF ≡ β
⎪ VBE
IB 1 − α F
⎪I ≅ (1 − α )I e UT
⎪B F ES
⎩
si le courant de fuite de la jonction en inverse est négligeable devant le courant direct de la jonction
base-émetteur et VBE >> UT .
Les transistors Q1 , Q2 , Q3 et Q4 sont identiques et travaillent en mode actif direct ( β >> 1 ou

α F ≅ 1).

⎧VD = −VEB1 − VEB2 + VEB3 + VEB4

⎪
⎪I B2 = I E1
équations du circuit → ⎨
⎪I B3 = I E 4
⎪I = I + I
⎩ 1 E2 E3
⎧ VEB1 ⎧ VEB3
⎪I E ≅ I ES e UT ⎪I E ≅ I ES e UT
⎪ 1 ⎪ 3
équations technologiques Q1 ≡ Q2 → ⎨ et Q3 ≡ Q4 → ⎨
VEB2 VEB4
⎪ ⎪
⎪⎩I E 2 ≅ I ES e UT ⎪⎩I E 4 ≅ I ES e UT
⎧ ⎛ IE IE ⎞
⎪VD = UT ln ⎜ 3 4 ⎟
⎪ ⎜ IE IE ⎟ ⎧ ⎛ IE ⎞
⎝ 1 2 ⎠ ⎪⎪VD = 2 UT ln ⎜ 3 ⎟
⎪ ⎜ IE ⎟ d’où I ≅ I1 I1
⇒ ⎨I1 = I E 2 + I E3 ⇒ ⎨ ⎝ 2 ⎠ E2 VD
≅ IC 2 , I E 3 ≅ VD
≅ IC 3
⎪ ⎪ −
⎪ I E1 = I B2 = I E 2 = +
⎩⎪ 1 E 2 E3
I I I 1+ e 2 UT 1+ e 2 UT
⎪I I B3 I E3
⎩ E4
100uA
IC2 IC 3
50uA
0A
-300mV -200mV -100mV 0V 100mV 200mV 300mV
VD
3. Explication du fonctionnement des transistors pour VD >> 2 UT
Si VD >> 2 UT ⇒ IC2 ≅ 0 et IC3 ≅ I1 = 100 µA . Le transistor Q2 fournit un courant de collecteur

pratiquement nul et le transistor Q3 transfère la quasi intégralité du courant issu de la source I1 .
Le miroir reconduisant le courant d’entrée IC5 ≅ IC2 , amène à sa sortie IC6 ≅ 0 . La loi de nœud
s’écrit IC3 = IC6 + I B7 , donc I B7 ≅ 100 µA . Si le courant collecteur de Q7 était supérieur à son
courant de base, la loi du nœud serait telle que I B8 = I 2 − IC7 < 0 , sens du courant de base de Q8
incompatible avec le type du transistor (NPN). Ainsi, I B7 ≅ IC7 = 100 µA et le transistor Q8 est
bloqué. Aucun courant ne circule dans la charge et le potentiel de sortie est au niveau de
l’alimentation VCC .
On peut vérifier que l’ensemble Q5 - Q6 fonctionne bien en miroir de courant. En effet,

VBE5 = VBE6 (tension faible), VCB5 = 0 V (transistor Q5 monté en diode) et VCB6 = VBE7 − VBE6 > 0 ,
ce qui correspond à un mode actif direct à très faible courant.
⎛ VBE5 ⎞ ⎛ VBE6 ⎞
IC 5 ⎜
= α F I ES ⎜ e UT − 1⎟ et IC6 ≅ ICS + α F I ES ⎜⎜ e UT − 1⎟⎟ ≅ IC5 (effet miroir)
⎟
⎜ ⎟ ⎜ ⎟
⎝ ⎠ ⎝ ⎠

Pour le transistor Q7 ,
⎛ − VCB7 ⎞ ⎛ VBE7 ⎞ ⎛ VBE7 ⎞ ⎛ − VCB7 ⎞
IC7 ≅ I B7 ⇒ − ICS ⎜⎜ e UT − 1⎟⎟ + α F I ES ⎜⎜ e UT − 1⎟⎟ ≅ (1 − α F )I ES ⎜⎜ e UT − 1⎟⎟ + (1 − α R )ICS ⎜⎜ e UT − 1⎟⎟
⎜ ⎟ ⎜ ⎟ ⎜ ⎟ ⎜ ⎟
⎝ ⎠ ⎝ ⎠ ⎝ ⎠ ⎝ ⎠
VCB7 VBE7
−
soit (2 − α R )ICS e UT ≅ (2 α F − 1)I ES e UT car forts courants ( −VCB7 et VBE7 >> UT ).
VBE7
1− αR αF ⎛ 3 IC 7 ⎞
IC 7 ≅ I ES e UT ⇒ VBE7 ≅ UT Ln ⎜⎜ ⎟ ≅ 0.66 V
⎟
2 − αR ⎝ I ES ⎠
VCB7
1− αR αF − ⎛ 2 IC 7 ⎞
IC 7 ≅ ICS e UT ⇒ − VCB7 ≅ UT Ln ⎜⎜ ⎟ ≅ 0.633 V
⎟
2α F − 1 ⎝ ICS ⎠
et VCE7 = VCB7 − VBE7 ≅ 27 m V
Le transistor Q7 est évidemment saturé et comme VBE8 = VCE7 , le transistor Q8 est bien bloqué.
La tension de sortie est VS = 5 V .
5V
Rch
≅0A 100 µA 100 µA
5V
≅0A
27 mV
Q8
0.66 V 100 µA
Q7
≅0A
Q5 Q6
4. Explication du fonctionnement des transistors pour VD << 2 UT
Si VD << − 2 UT ⇒ IC2 ≅ I1 = 100 µA et IC3 ≅ 0 . Le transistor Q2 transfère la quasi intégralité du

courant issu de la source I1 et le transistor Q3 amène un courant de collecteur pratiquement nul
tel que IC3 = IC6 + I B7 ≅ 0 , soit I B7 ≅ − IC6 . Ainsi, l’ensemble Q5 - Q6 renvoie un courant IC6 dont le
sens est incompatible avec le courant de base de Q7 (type NPN) et I B7 s’identifie grossièrement
au courant de fuite de la jonction collecteur-base du transistor Q7 (tension VBE7 ≅ 0 ). La loi du
nœud impose donc que IC6 ≅ 0 et l’ensemble Q5 - Q6 ne travaille plus en miroir de courant.
Les équations du transistor Q6 s’écrivent

⎧ ⎛ − VCB6 ⎞ ⎛ VBE6 ⎞
⎪I = − I ⎜ e UT − 1⎟ + α I ⎜ e UT − 1⎟ ≅ 0
CS ⎜
⎪ ⎟⎟ ⎜⎜ ⎟⎟
C6 F ES
⎜ ⎛ VBE6 ⎞
⎪ ⎝ ⎠ ⎝ ⎠ ⎜ U ⎟
⎨ ⇒ I B6 ≅ (1 − α α )
R F ES ⎜ e T − 1⎟
I
⎪ ⎛ VBE6 ⎞ ⎛ VCB6 ⎞ ⎜ ⎟
⎜ ⎟ ⎜ − ⎟ ⎝ ⎠
⎪I E 6 = I ES ⎜ e UT − 1⎟ − α R ICS ⎜ e UT − 1⎟ ≅ I B6
⎪ ⎜ ⎟ ⎜ ⎟
⎩ ⎝ ⎠ ⎝ ⎠

⎛ VBE5 ⎞
et pour le transistor Q5 monté en diode IC5 = α F I ES ⎜⎜ e UT − 1⎟⎟ .
⎜ ⎟
⎝ ⎠
⎧⎪IC2 = I E5 + I B6 ≅ I1 ⎛ VBE6 ⎞
De plus, la topologie impose ⎨ ⇒ I1 ≅ (α F + 1 − α R α F )I ES ⎜⎜ e UT − 1⎟⎟
⎪⎩VBE5 = VBE 6 ⎜ ⎟
⎝ ⎠
αF 1− αR αF
d’où I E5 ≅ I1 ≅ 67 µA , I B6 ≅ I1 ≅ 33 µA ,
αF + 1− αR αF αF + 1− αR αF
⎡ I1 ⎤
et VBE5 = VBE 6 ≅ UT Ln ⎢ ⎥ ≅ 0.623 V
(
⎣ Fα + 1 − α α )
R F ES ⎦
I
⎛ − VCB6 ⎞ ⎛ VBE6 ⎞ −
VCB6 ⎛ VBE6 ⎞
ICS ⎜⎜ e UT − 1⎟⎟ ≅ α F I ES ⎜⎜ e UT − 1⎟⎟ ⇒ e UT − 1 ≅ α R ⎜⎜ e UT − 1⎟⎟
⎜ ⎟ ⎜ ⎟ ⎜ ⎟
⎝ ⎠ ⎝ ⎠ ⎝ ⎠
d’où − VCB6 ≅ VBE6 + UT Ln (α R ) ≅ 0.606 V et VBE7 = VCE6 = VBE 6 + VCB6 ≅ 17 m V
Le transistor Q7 étant bloqué, le courant issu de la source I 2 constitue le courant de base de Q8 ,

fort courant qui sature le transistor.
VCC
Ainsi, I B8 ≅ 100 µA et IC8 ≅ ≅ 1 mA
Rch
Les équations du transistor Q8 s’écrivent

⎧ −
VCB8 VBE8
⎪IC ≅ − ICS e UT + α F I ES e UT VBE8
⎪ 8
⎨ ⇒ I B8 ≅ (1 − α R α F )I ES e UT − (1 − α R )IC8
VBE8 VCB8
⎪ −
⎪⎩I B8 ≅ (1 − α F )I ES e T + (1 − α R )ICS e UT
U
⎡ I B + (1 − α R )IC8 ⎤ ⎡ α F I B8 + (α F − 1)IC8 ⎤
VBE8 ≅ UT Ln ⎢ 8 ⎥ ≅ 0.695 V , − VCB8 ≅ UT Ln ⎢ ⎥ ≅ 0.633 V
⎢⎣ (1 − α R α F )I ES ⎥⎦ ⎢⎣ (1 − α R α F )ICS ⎥⎦
VCE8 = VBE8 + VCB8 ≅ 62 m V
La source de courant I 2 permet une faible tension de saturation en sortie puisque VS ≅ 62 mV .
5V
1mA
Rch
100µA ≅0A 100µA
62 mV
100µA
0.695 V
Q8
≅0A
0.623 V 17 mV
Q7
≅0A
Q5 Q6
33 µA
67 µA

5. Tracé de VS (t )
La simulation confirme les résultats obtenus.

6.0V
(124u, 5.00)
4.0V
2.0V
(24u, 300m)
(173u, 62m)
(73u ,-300m)
0V
fréquence 10 kHz
-2.0V
0s 50us 100us 150us 200us 250us 300us
V(S) V(in+)
Time
Le niveau du signal VS (t ) , issu du comparateur alimenté sous 5 V, est directement compatible avec
des technologies TTL et CMOS. Comme rien n’empêche de brancher le CI sous une tension
d’alimentation symétrique ( ± VCC ), la compatibilité demeure valable pour une technologie ECL.
6. Schéma du circuit représentatif des sources de courant
VCC
R1 R2
200 200
Q11
Q9 Q10
IC11
I1 I2
R3
19.8 k
Le choix se porte sur un répétiteur à sources de Widlar symétriques ( I1 = I 2 ) dont les équations de
circuit sont :
⎧VEB11 = VEB9 + R1 I E9 VEB9 R1 I E9 R1 I1 R2 I 2

⎪
⎨ VEB11 ⇒ I E11 ≅ α F I ES e UT e UT soit IC11 ≅ I1 e UT ≅ I 2 e UT ( α F ≅ 1 )
⎪I E ≅ α F I ES e UT
⎩ 11
VCC − VEB11
En prenant R1 = R2 = 200 Ω , IC11 ≅ 222 µA et R3 ≅ ≅ 19.8 kΩ ( ≤ 20 kΩ ).
IC11

Boucle à verrouillage de phase analogique (NE565 de Motorola)

L’étude porte sur le circuit intégré de la figure ci-dessous. Le but est de retrouver les performances du
circuit fournies par le constructeur.
Tous les transistors sont supposés identiques ou parfaitement complémentaires, de gain en courant
important ( β >> 1 ) et dont l’effet Early est négligé ( VA = ∞ ).
Un transistor présente VBE ≅ 0.6 V en mode actif direct, VBEsat ≅ 0.8 V et VCEsat ≅ 0.2 V en mode
saturé. La diode zener D10 présente une tension inverse VZ ≅ 2.7 V et les autres diodes VDi ≅ 0.6 V
en direct.
Une alimentation symétrique par rapport à la masse ( ± VCC ) est branchée entre les bornes 10 et 1.
Ce circuit se compose de deux parties, d’une part la fonction oscillateur contrôlé en tension (VCO),
comprise entre les bornes 7 (entrée) et 4 (sortie), dont la fréquence libre des oscillations est ajustée
par deux composants passifs extérieurs que sont la résistance R1 branchée entre les bornes 8 et 10
et le condensateur C1 branché entre les bornes 9 et 1, d’autre part la fonction comparateur de phase
(CDP), remarquable par ses deux entrées, borne 5 et bornes 2 et 3, avec la sortie sur la borne 7. La
sortie du CDP est directement reliée à l’entrée du VCO.
L’étude à entreprendre est en régime pseudo-continu. Les caractéristiques statiques à évaluer seront
- le facteur de sensibilité K D du CDP,
- la fréquence libre des oscillations fo et le facteur de sensibilité K 0 du VCO,
- la plage de maintien 2 ∆fM , centrée autour de fo , de la PLL.
- la plage de capture 2 ∆f A , centrée autour de fo , de la PLL associée à un filtre RC.

Fonction CDP
Le circuit du CDP est constitué d’un multiplicateur à quatre quadrants, suivi d’un amplificateur
différentiel asymétrique fonctionnant en régime linéaire.
+VCC
R14 R16 R18 R19 R24

3.3k 7.2k 7.2k 1.75k 3.6k
D12 Vref VC
D13
VM1
VM2
Q26 Q27
VS D11
Q18 Q19 Q22 Q23 R20 R23 R25
3.8k 1k 1k
R21
Q20 Q24
8.1k
VE
Q25
Q21 Q28
R15
5.7k
R22 R26 R27
200 200 205
-VCC
Fonction VCO
Le VCO du circuit NE 565 est un oscillateur à relaxation, constitué à partir d’une source de courant
commandée et d’un trigger de Schmitt.
+VCC
R1
D10
R5 R8 R10 R12
6.5k 4.7k 16k 4.3k
VF
Q1
Q2
Vo
R27
Q13
13.65k
Q3 Q4
VS
Q14 Q16
D2 D3 D8
VT Q9
Q15
D6 D9
Q5 Q12
C1 R11
D7
R7 5.8k
Q11
-VCC 8.4k
Q6 Q7 Vi
Q17
R2 R3 Q25
Q10
530 530
D4
Icom
D5
Q8
R4 R13 R6 R9 R17 R26

2.4k 2.6k 4.8k 200 200
-VCC

1. Donnez une description précise du schéma du constructeur.
Etude de la fonction CDP
2. Ecrivez l’expression de la tension différentielle de sortie VM = VM1 − VM 2 du multiplicateur en

fonction des tensions VE et VS d’entrée.
3. Si les tensions d’entrée sont des signaux carrés de même fréquence et d’amplitude importante
devant 2UT , décrivez le fonctionnement du multiplicateur.
4. En régime continu, évaluez les potentiels Vref et VCo . Concluez sur les résultats obtenus.
5. En régime dynamique aux faibles signaux, évaluez le gain en tension Ad de l’amplificateur
asymétrique ( β = 200 ). Précisez l’amplitude du signal v C (t ) .
6. Calculez le facteur de sensibilité K D du CDP.
Etude de la fonction VCO
7. Ecrivez l’expression du courant I1 , issu des émetteurs de Q3 et Q4 , en fonction du potentiel VF .

8. Ecrivez l’expression de la période du signal VT en fonction de ses variations ∆VT et du courant
I1 .
9. En négligeant la présence des diodes D6 à D9 et de la résistance R7 , évaluez Vi et Vo ,
respectivement potentiels d’entrée et de sortie du trigger dans les cas Q11 bloqué et Q12 saturé et
inversement. Déduisez les valeurs des potentiels VT+ , VT− et VS .
10. Expliquez précisément la commande de Q8 par le courant I com issu de l’étage différentiel.
Etude de la fonction PLL
Le système est bouclé en connectant les bornes 4 et 5. Un condensateur C2 est connecté entre les
bornes 7 et 10, introduisant ainsi un filtre passe-bas de constante de temps τ = R24 C2 .
11. Pour toute valeur des composants extérieurs R1 et C1 , écrivez les relations donnant la fréquence
libre fo du VCO, les gains de conversion K D et K 0 et les plages de maintien 2 ∆fM et
d’acquisition 2 ∆f A .

Corrigé
1. Description
Le schéma se compose d’un étage de polarisation, d’un comparateur de phase et d’un oscillateur
contrôlé en tension.
- Le circuit de polarisation, répétiteur de courant, est l’association de sources de type Widlar dont le
courant de référence est fourni par le transistor Q25 et les résistances R19 , R 20 , R21 et R 26 . Les
sorties collecteurs Q10 , Q17 , Q21 et Q28 , associées à leur résistance d’émetteur, polarisent
respectivement l’étage collecteur commun Q9 , la diode zener D10 qui fixe le potentiel de base de
Q16 , l’étage différentiel Q20 - Q24 , l’étage différentiel Q26 - Q27 .
Le circuit VCO est un oscillateur à relaxation comportant d’une source de courant commandée
chargeant et déchargeant un condensateur et d’un trigger de Schmitt basculant en fonction du niveau
aux bornes du condensateur.
- Les transistors Q1 à Q7 et les diodes D1 à D3 forment la source de courant. Le signal de
commande est appliqué sur la base de Q1 . Les transistors Q1 à Q4 constituent la source de
courant commandée par v F (t ) , Q1 et Q2 permettant d’appliquer indirectement v F (t ) aux bornes
de la résistance R1 (composant extérieur) et Q3 et Q4 imposant des courants pratiquement
égaux dans Q1 et Q2 pour que les jonctions base-émetteur de ces derniers soient polarisées de
façon identiques. La tension v F (t ) est donc transférée à la borne 8 et le courant I1 constitue le
courant de charge pour le VCO. Ce courant arrive sur les anodes des diodes D2 et D3 . Lorsque
le transistor Q8 , contrôlé par le trigger, est saturé, D3 est polarisée en inverse. Tout le courant
traverse D2 et commande le miroir de courant (type Wilson) constitué des transistors Q5 à Q7 et
des résistances R 2 et R3 . Il apparaît alors un courant de décharge du condensateur C1
(composant extérieur) sur le collecteur de Q5 égal à I1 . Lorsque Q8 est bloqué, la source de
courant de type Wilson n’est plus alimentée et le condensateur C1 est chargé par l’intermédiaire
de D3 . Le signal triangulaire est disponible sur la borne 9.
- Le trigger de Schmitt, formé par les transistors Q11 et Q12 , est piloté par le signal triangulaire issu
de l’armature positive du condensateur C1 par le biais de l’émetteur suiveur Q9 chargé par une
source de courant de type Widlar (étage buffer). Les diodes D6 à D9 évitent la saturation de Q11
et Q12 , ce qui permet d’améliorer la vitesse de commutation. La sortie du trigger est suivie d’un
transistor Q13 , monté en émetteur suiveur, permettant une sortie sous faible impédance. Un
signal carré est alors disponible sur la borne 4. Cette sortie est également connectée à un
amplificateur différentiel Q14 - Q16 qui génère un courant de commande vers la base de Q8 par le
biais de Q15 - R11 . Les diodes D4 et D5 évitent la saturation de Q8 pour améliorer la vitesse de
commutation.
Le circuit CDP est composé d’un multiplicateur à quatre quadrants et d’un amplificateur différentiel de
tension.
- Les transistors Q20 et Q24 forment un circuit différentiel à couplage par émetteurs, alimenté par le
courant issu du collecteur de Q21 et attaqué par le signal v E (t ) . Chacun des transistors Q20 et
Q24 constitue une source de courant pour les paires différentielles Q18 - Q19 et Q22 - Q23 . A ces
paires est appliquée la tension différentielle v S (t ) issue du VCO. La tension différentielle de sortie
du multiplicateur, issue des résistances de charges R16 et R18 , est limitée en amplitude par les
diodes D12 et D13 .

- La tension différentielle recueillie est appliquée à l’entrée d’un étage différentiel asymétrique Q26 -
Q27 (absence de charge sur le collecteur de Q26 ), présentant une contre-réaction locale
d’émetteurs due aux résistances R 23 et R 25 . Cette contre-réaction permet un fonctionnement
linéaire de l’amplificateur de tension, relativement à l’amplitude de l’attaque. La tension de sortie
du CDP est disponible sur la résistance R 24 (borne 7).
Le CDP étant directement connectée à l’entrée du VCO, le potentiel continu du collecteur de Q27 fixe
la fréquence libre du VCO réglé par le choix des composants extérieurs R1 et C1 . Seul, un filtre
passe-bas passif est utilisable puisqu’un filtre actif ne peut être intercalé entre CDP et VCO. La boucle
est refermée en reliant les bornes 4 et 5. Le signal à l’entrée de la PLL est appliqué entre les bornes 2
et 3 tel que sa valeur moyenne soit nulle (attaque centrée par rapport à la masse).
Etude de la fonction CDP
2. Expression de la tension différentielle de sortie VM du multiplicateur à quatre quadrants
Ce multiplieur analogique intégré à découpage est basé sur le fonctionnement du montage différentiel
travaillant en saturation.
+VCC
R14 R16 R18 R19

3.3k 7.2k 7.2k 1.75k
D12
D13
vM
D14
Q18 Q19 Q22 Q23 R20

3.8k
vS
R21
Q20 Q24
8.1k
vE
Ipol
IE
R15 Q21 Q25

5.7k
R22 R26
200 200
-VCC

Pour les transistors Q20 et Q24

⎧ VBE20
⎪IC ≅ β I BS e UT VE
⎪ 20 IC20
⎨ (technologie) VE = VBE20 − VBE 24 (circuit) ⇒ ≅ e UT
VBE24 IC24
⎪
IE IE
Le générateur de courant I E impose I E = I E 20 + I E24 ≅ IC20 + IC24 ⇒ IC20 ≅ VE
et IC24 ≅ VE
−
1+ e UT 1 + e UT
De la même façon, les expressions des courants collecteurs de Q18 , Q19 , Q22 et Q23 s’écrivent :
IC20 IC20 IC24 IC24

IC18 ≅ V
et IC19 ≅ VS
, IC22 ≅ VS
et IC23 ≅ VS
− S −
1 + e UT 1+ e UT 1+ e UT 1+ e UT
IE IE
d’où IC18 ≅ , IC19 ≅
⎛ VE ⎞⎛ VS ⎞ ⎛ VE ⎞⎛ VS ⎞
⎜1 + e − UT ⎟ ⎜1 + e − UT ⎟ ⎜1 + e − UT ⎟ ⎜1 + e UT ⎟
⎜ ⎟⎜ ⎟ ⎜ ⎟⎜ ⎟
⎝ ⎠⎝ ⎠ ⎝ ⎠⎝ ⎠
IE IE
et IC22 ≅ , IC23 ≅
⎛ VE ⎞⎛ VS ⎞ ⎛ VE ⎞⎛ VS ⎞
⎜1 + e UT ⎟ ⎜1 + e UT ⎟ ⎜1 + e UT ⎟ ⎜1 + e − UT ⎟
⎜ ⎟⎜ ⎟ ⎜ ⎟⎜ ⎟
⎝ ⎠⎝ ⎠ ⎝ ⎠⎝ ⎠
La tension différentielle de sortie du multiplicateur VM est telle que :

(
⎧⎪VM1 = VCC − R16 IC18 + IC22 )
⎨
( ) ( )
⇒ VM = VM1 − VM 2 = − IC18 + IC22 R16 + IC19 + IC23 R18 ( )
⎪⎩VM 2 = VCC − R18 IC19 + IC23
⎛ V ⎞ ⎛ VS ⎞ ⎛x⎞ e x − e −x
soit VM = − R I E th⎜⎜ E ⎟⎟ th⎜⎜ ⎟⎟ avec R = R16 = R18 (car th⎜ ⎟ = )
⎝ 2 UT ⎠ ⎝ 2 UT ⎠ ⎝ 2 ⎠ (1 + e x )(1 + e − x )
La tension de sortie VM est donc égale au produit des tangentes hyperboliques des tensions
différentielles d’entrée.
Dans un contexte général, selon les amplitudes des variations de v e (t ) et de v s (t ) devant 2UT , le
comportement du circuit peut être classé en trois catégories :
- Si v e et v s << 2UT , le circuit se comporte comme un multiplicateur linéaire générant une tension
R IE
de sortie v m (t ) = − v e (t ) v s (t ) .
4 UT2
- Si v e ou v s << 2UT , imposant un fonctionnement en commutation des transistors considérés, le
R IE
circuit fonctionne en modulateur générant une tension de sortie v m (t ) = ± v e (t ) ou
2 UT
R IE
v m (t ) = ± v s (t ) . On multiplie donc un signal de faible amplitude par un signal carré.
2 UT
- Si v e et v s >> 2UT , les six transistors fonctionnent comme un “ou exclusif”. Le circuit n’est
sensible qu’à la différence de phase entre v e (t ) et v s (t ) , signaux synchrones et de même
fréquence. C’est le fonctionnement en modulateur équilibré qui génère une tension de sortie
v m (t ) = ± R I E .

3. Description du fonctionnement du multiplicateur
Dans le cas présent, le circuit est sensé fonctionner en commutation, v m (t ) = ± R I E signal

rectangulaire de forte amplitude et de valeur moyenne nulle. Cependant, cette tension de sortie est
limitée par les tensions sur les diodes D12 et D13 et v M (t ) = VMo + v m (t ) avec v m (t ) ≅ ± 0.6 V et
VM o = 0 V .
4. Evaluation des potentiels Vcont et VCo
Amplificateur différentiel asymétrique
+VCC
R19 R24
1.75k 3.6k
Vref VC
VM
Q26 Q27
R20 R23 R25

3.8k 1k 1k
R21
8.1k
Ipol I0
Q25 Q28
R26 R27
200 205
-VCC
En régime continu, l’étage différentiel est polarisé par un quasi miroir de courant, car R26 ≅ R27 .
⎧⎪2VCC ≅ VBE25 + (R19 + R 20 + R21 + R26 )I pol 2VCC − VBE 25 R
⎨ ⇒ I pol = et I 0 ≅ 26 I pol .
⎪⎩ BE25
V + R I
26 pol ≅ VBE 26 + R I
27 0 R19 + R 20 + R 21 + R 26 R27
Les expressions des potentiels disponibles en sortie du CDP en régime continu s’écrivent :
I R R
Vref = Vcc − R19 I pol (borne 6) et VCo ≅ VCC − R24 0 ≅ VCC − 24 26 I pol (borne 7)
2 2 R27
R24 R26
Les coefficients de I pol étant du même ordre ( R19 ≅ ), ces deux bornes sont équipotentielles
2 R27
et permettent une attaque différentielle issue de la sortie du filtre. La tension continue VCo , qui est
appliquée à l’entrée du VCO, définit en partie sa fréquence libre d’oscillations (voir l’étude du VCO).

5. Evaluation du gain en tension Ad
L’amplificateur différentiel fonctionne en amplification linéaire de tension à cause de forte contre-

réaction locale d’émetteur R 23 et R 25 . Le calcul du gain de l’étage se fait en régime dynamique aux
faibles signaux. La méthode du demi schéma est employée ici.
R18 rbe
βi
i
R24 vc
vm / 2
R25
⎧ vm
⎪− = [R18 + rbe + (β + 1)R25 ]i v β R24
⎨ 2 ⇒ Ad = c =
⎪v = − R β i v m R18 + rbe + (β + 1)R25
⎩ c 24
UT 2UT R24
Or rbe = β ≅ β ⇒ Ad = ≅ 1.64 ( β = 200 ).
IC I0 ⎛ R18 2 UT ⎞
2 ⎜⎜ + + R25 ⎟⎟
⎝ β I0 ⎠
Le gain en tension Ad est fonction du courant I 0 , donc de la tension d’alimentation du circuit.

2 UT
Cependant, le terme étant négligeable devant la valeur de R25 , Ad est pratiquement constant.
I0
Le signal rectangulaire v M (t ) , de valeur moyenne nulle et d’amplitude crête ± 0.6 V est donc
amplifié. Le signal de sortie, image de v M (t ) est v C (t ) = VCo + v c (t ) = VCo + Ad v d (t ) , soit
v C (t ) = 4.56 ± 1V .
8.0V
5.56 V
VC(t)
4.56 V
Vref
4.0V
3.56 V
0.6 V
VM(t)
0V
- 0.6 V
-2.0V
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms 1.2ms
Time
Le comportement « ou exclusif » du multiplicateur produit un signal de sortie rectangulaire de

fréquence double par rapport à la fréquence des signaux d’entrée et de rapport cyclique fonction du
décalage temporel entre ces signaux.

6. Evaluation du facteur de sensibilité K D

T
1 T 2
Calcul de la valeur moyenne de v C (t ) ⇒ v C (t ) =
T ∫ 0
v C (t ) dt = VCo +
T ∫ 2v
0
c (t ) dt
400mV
VE(t)
0V T
-400mV
6.0V
∆t
4.0V VS(t)
2.0V
0V
-2.0V
6.0V
5.0V VC(t)
4.0V
3.0V
Time
Pour illustration, les signaux carrés v E (t ) = VEo + v e (t ) et v S (t ) = VSo + v s (t ) , d’amplitudes >> 50 mV ,

sont tels que v e (t ) = ± 0.25 V , valeur moyenne VEo = 0 V et v s (t ) = ± 3.08 V , VSo ≅ 2.32 V (voir la
simulation dans l’étude du VCO). Le décalage temporel entre les deux signaux est ∆t .
T 2⎡ ⎛T ⎞⎤ 4 ∆t
Pour 0 ≤ ∆t ≤ , v C (t ) = VCo + ⎢∆t − ⎜ − ∆t ⎟⎥ = VCo − 1 +
2 T⎣ ⎝2 ⎠⎦ T
2 ∆t
⇒ vC = ϕ d + 3.56 pour 0 ≤ ϕ d ≤ π ( ϕ d = 2 π )
π T
2⎡ ⎛ T⎞ ⎤ 4 ∆t
≤ ∆t ≤ T , v C (t ) = VCo + ⎢− ⎜ ∆t − ⎟ + (T − ∆t )⎥ = VCo + 3 −
T
Pour
2 T⎣ ⎝ 2⎠ ⎦ T
2 2
⇒ vC = − ϕ d + 7.56 pour π ≤ ϕ d ≤ 2 π ou encore v C = − ϕ d + 3.56 pour − π ≤ ϕ d ≤ 0 .
π π
Vc moyen 5.56 V
point stable 4.56 V

5.0
point instable
4.0
pente = 2 / π V / rad
3.56 V
ϕd
3.0
-π - π/2 0 π/2 π 2π
2
La sensibilité du CDP est donnée par la pente de la caractéristique , soit K D = ± ≅ ± 0.64 V / rad . Le
π
point stable retenu doit être tel que le produit K D K 0 > 0 (voir plus loin le signe de K 0 ).

Etude de la fonction VCO
Les courants de base sont négligés par rapport aux courants de collecteur ou d’émetteur. La borne 7
est directement reliée à l’entrée du VCO. En l’absence de filtre passe-bas, les potentiels sont
identiques v F (t ) = v C (t ) et donc v F (t ) = VFo + v f (t ) avec VFo = 4.56 V .
7. Expression du courant I1
Source de courant commandée
+VCC
R1
Q1 VEB2
VF VBE1
Q2
Q3 Q4
I1
Pour le miroir de courant

⎧ VBE3
⎪
Q3 ≡ Q4 → ⎨ 3 (technologie) VBE3 = VBE 4 (circuit) ⇒ IC3 ≅ IC4
VBE4
⎪
Pour les transistors Q1 et Q2

⎧ VBE1
⎪IC ≅ β I BS e UT ⎧⎪IC3 ≅ IC1
⎪ 1
⎨ (technologie) ⎨ (circuit) ⇒ VBE1 ≅ VEB2
⎪
VEB2
⎪⎩IC4 ≅ IC2
Pour le restant du circuit

⎧I1 = I E + I E
⎪⎪ 3 4
⎧I ≅ I1 V − VF
⎨ I = I C1 + I E2 ⇒ ⎨ ⇒ I1 ≅ CC
⎪ ⎩ CC
V ≅ R I
1 1 + VF R1
⎩⎪VCC = R1I + VEB2 − VBE1 + VF
Les potentiels de collecteur et de base de Q1 sont égaux ( VCB1 ≅ 0 ). Le potentiel d’entrée VF est
reconduit au point bas de la résistance R1 . Le choix de cette résistance définit le courant I1 .

8. Expression de la période du signal VT
Générateur d’onde triangulaire
I1
D2 D3
VT
Q5 C1
68n
-VCC
Q6 Q7
R2 R3
530 530
Icom
Q8
-VCC
Le transistor Q8 est commandé par le courant I com et fonctionne en commutation (voir plus loin
l’étude du trigger).
Supposons qu’au départ, le transistor soit bloqué ( I com ≅ 0 ). Le point commun des résistances R2 et
R3 n’est plus connecté, ce qui entraîne le blocage des transistors Q5 , Q6 , Q7 et de la diode D2 . Le
courant I1 , passant par la diode D3 , charge alors le condensateur C1 et le potentiel de l’armature
positive augmente jusqu’à atteindre le seuil de basculement VT+ du trigger. Ce dernier bascule et le
courant I com , de valeur relativement importante, rend le transistor Q8 saturé. Le circuit du miroir de
courant est alors connecté à l’alimentation. Le potentiel de l’anode de la diode D3 est alors de
VCC − VFo
VD2 + VBE5 + VBE7 + R3 I1 + VCE8 sat − VCC avec R3 I1 ≅ R3 soit légèrement > − 4 V .
R1
A l’instant du basculement, le potentiel de la cathode de la diode D2 étant égal à VT+ , valeur

supérieure au potentiel d’anode, la diode est bloquée. Le courant I1 passe par la diode D2 et le miroir
de courant permet la circulation de ce courant dans le transistor Q5 , ce qui va produire la décharge
du condensateur à travers ce dernier. La décharge prend fin lorsque le potentiel d’entrée VT− du
trigger est atteint, ce qui provoque le blocage de Q8 . La situation de départ est retrouvée et le cycle
recommence.
Sous le régime de polarisation, le potentiel d’entrée est constant ( VF = VFo ). Le condensateur C1 se

charge et se décharge à courant I1 constant. Le circuit génère un signal triangulaire à sa sortie dont
I1
l’évolution temporelle est VT = ± t.
C1

Pour une évolution positive du potentiel VT , la variation ∆VT = VT+ − VT− s’effectue durant une demi
2 C1 +
période ∆t = T 2 ⇒ T = (VT − VT− ) .
I1
9. Evaluation des potentiels du trigger
Trigger
+VCC
R5 R8
6.5k 4.7k
Vo
Q12
R7
Q11
8.4k
Vi
R6
2.6k
-VCC
Le signal triangulaire de variation d’amplitude ∆VT = VT+ − VT− , disponible sur la base du transistor Q9
(borne 9), subit une translation de tension d’environ 0.6 V par l’étage suiveur. La forte impédance
d’entrée de l’étage, chargé par une source de courant, impose que le courant I1 se dirige vers le
condensateur C1 . Le signal triangulaire décalé vers le bas, pilote le trigger de Schmitt, composé par
les transistors Q11 et Q12 . La sortie du trigger de Schmitt est suivie du transistor Q13 , monté en
émetteur suiveur, permettant de sortir sous faible impédance (borne 4). Le potentiel Vi est donc à
l’image du potentiel de l’armature positive du condensateur C1 à la translation près de VBE9 ≅ 0.6 V .
Pour une approche analytique plus directe, le courant dans la résistance R7 sera négligé par rapport
aux autres courants et les diodes D6 à D9 , qui permettent d’améliorer la vitesse de commutation, ne
seront pas représentées.
+VCC
Cas 1 : Q11 bloqué et Q12 saturé
⎧⎪2VCC = R5 I ' + VBEsat + R6 (I + I ' )

⎨
⎪⎩2VCC = R8 I + VCEsat + R6 (I + I ' ) R5 R8
6.5k 4.7k
⎧ 2VCC − VCEsat − (R6 + R8 )I I

⎪I ' = I’
⎪ R6
⎪⎪ Vo
⇒ ⎨
⎛ R ⎞
(
2VCC − VBEsat − ⎜⎜1 + 5 ⎟⎟ 2VCC − VCEsat ) Q12
⎪I = ⎝ R6 ⎠ I + I’
⎪ ⎛ R ⎞
⎪ R6 − ⎜⎜1 + 5 ⎟⎟ (R6 + R8 ) R6
⎪⎩ ⎝ R6 ⎠ 2.6k
-VCC

Le potentiel de sortie Vo est à l’état bas (Low) VoL = VCC − R8 I . Ce potentiel subit une translation de
tension continue par la présence de l’étage suiveur Q13 , la borne 4 du circuit intégré présente donc
VS = VoL − VBE13 . Au moment du basculement du trigger, le transistor Q11 est conducteur et le
potentiel d’entrée vaut Vi = VBE11 + R6 (I + I ' ) − VCC . Ce potentiel ayant subi une translation de tension
continue par la présence de l’étage suiveur Q9 , la borne 9 du circuit intégré présente donc :
2VCC − VBEsat −
R5 + R 6
R6
(
2VCC − VCEsat )
VT+ = VBE9 + VBE11 + 2VCC − VCEsat − R8 − VCC
R + R6
R6 − 5 (R6 + R8 )
R6
Cas 2 : Q11 saturé et Q12 bloqué

+VCC
⎧⎪2VCC ≅ VCEsat + (R5 + R6 )I R5

⎨ 6.5k
⎪⎩Vi = VBE11 + R6 I − VCC
2VCC − VCEsat Q11

⇒ Vi = VBE11 + R6 − VCC Vi I
R5 + R 6
R6
2.6k
-VCC
Le transistor Q12 étant bloqué, le potentiel de sortie Vo est à l’état haut (High) VoH ≅ VCC . La borne 4
présente alors un potentiel de sortie VS ≅ VoH − VBE13 . La borne 9 du circuit intégré présente le
potentiel Vi translaté
VT− = VBE9 + VBE11 +

R6
R5 + R 6
(
2VCC − VCEsat − VCC )
Ainsi, le signal sur la borne 4 est un signal carré v S (t ) de fréquence fs tel que v S (t ) = VSo + v s (t )
VoH + VoL
avec une valeur moyenne VSo = − VBE13 et une variation v s (t ) ≅ VoH − VoL autour de cette
2
valeur moyenne.
⎛ R ⎞
(
2VCC − VBEsat − ⎜⎜1 + 5 ⎟⎟ 2VCC − VCEsat )
VoH − VoL ≅ R8 ⎝ R6 ⎠
⎛ R ⎞
R6 − ⎜⎜1 + 5 ⎟⎟ (R6 + R8 )
⎝ R6 ⎠
Le signal sur la borne 9 est un signal triangulaire vT (t ) de même fréquence fs tel que
VT+ + VT−
v T (t ) = VTo + v t (t ) avec une valeur moyenne VTo ≅ et une variation v t (t ) ≅ VT+ − VT− autour de
2
cette valeur moyenne.
R5 + R 6
2VCC − VBEsat − (
2VCC − VCEsat )
VT+ − VT− = 2VCC − VCEsat − R8
R6
R5 + R 6
−
R6
R5 + R 6
(
2VCC − VCEsat )
R6 − (R6 + R8 )
R6

6.0V
5.40 V fs = 1413 Hz
VS(t)
4.0V
R1 = 3.3 Ω
C1 = 68 nF
∆VS = 6.16 V
2.0V
0.84 V
VT(t)
0V
∆VT = 2.27 V
- 0.76 V
- 1.43 V
-2.0V
Time
10. Explication de la commande de Q8
Amplificateur différentiel pour commande en courant
+VCC
D10
R10 R12
16k 4.3k
R27
13.65k
Q14 Q16
VS Q15
R11
5.8k
Icom
Q17 Q25
R17 R26
200 200
-VCC
La sortie de l’étage collecteur commun Q13 est connectée à un amplificateur différentiel ( Q14 et Q16 )
qui commande en courant le transistor Q8 par le biais de Q15 .

Le miroir de courant polarise la diode zener D10 qui fixe le potentiel de la base de Q16 à la valeur
VB16 = VCC − VZ ≅ 3.3 V . La différence de potentiel de l’attaque de l’étage différentiel est VS − VB16 .
Sur le front bas du signal carré ( VS = VoL − VBE13 ), le potentiel de base de Q14 est à un niveau très
inférieur à VB16 . Le potentiel commun des émetteurs étant plus bas que VB16 , Q16 est bloqué et Q14
saturé. Le courant traversant la résistance R11 étant négligeable, le transistor Q15 est bloqué et
I com ≅ 0 . Le transistor Q8 est bloqué lors de la charge du condensateur C1 .
Sur le front haut du signal carré ( VS ≅ VoH − VBE13 ), le point commun des émetteurs est supérieur à
VB16 . Q14 est bloqué et Q16 saturé. La majorité du courant de collecteur de Q16 traverse la résistance
R11 , produisant une tension telle que Q15 devient conducteur. Ainsi, le courant I com est suffisamment
important pour saturer Q8 lors de la décharge du condensateur C1 .
Etude de la fonction PLL
11. Ecriture des relations générales
En posant la tension d’alimentation totale appliquée au circuit VALIM = 2VCC , et en considérant que
VALIM >> VCEsat et VBEsat , les équations issues de l’étude du VCO s’écrivent :
⎛ R5
VT+ − VT− = ⎜⎜ −
(R5 + R6 )R8 ⎞⎟ 2V − V ( )
R 6 R8
( )
CE sat + 2VCC − VBEsat
⎝ 5
R + R 6 (R 5 + R 6 ) R 8 + R R ⎟
5 6 ⎠
CC
(R 5 + R 6 )R 8 + R 5 R 6
R5 R5 R8
⇒ VT+ − VT− ≅ k VALIM avec k = − ≅ 0.2023
R5 + R6 (R5 + R6 )R8 + R5 R6
R24 R26 R R 2VCC − VBE25

VCC − VFo ≅ I pol = 24 26
2 R27 2 R27 R19 + R20 + R21 + R26
R24 R26
⇒ VCC − VFo ≅ k 'VALIM avec k ' = ≅ 0.1268
2 R27 (R19 + R20 + R21 + R26 )
D’après l’expression de la période du signal carré v S (t ) issu du VCO (borne 4), la pulsation s’écrit
2π π I1
ω= = .
T C1 (VT+ − VT− )
Le courant I1 est obtenu à partir, d’une part de la résistance extérieure R1 et, d’autre part, de la
VCC − VFo ∆VF
tension d’entrée VF = VFo + ∆VF , d’où I1 ≅ − (composantes continue et variable).
R1 R1
ωs =
(
π VCC − VFo )
−
π
∆VF de la forme ωs = ωo + ∆ω = ωo + K 0 ∆VF
R1C1 (VT+ − VT− ) R1C1 (VT+ − VT− )
Par identification, les expressions de la pulsation libre et de la sensibilité du VCO s’écrivent :
ωo =
(
π VCC − VFo ) π k' −π −π
(
R1C1 VT+ − VT− )≅ R C k
1 1
et K 0 = ≅
R1C1 (VT+ − VT− ) R1C1 k VALIM
.

1
La PLL est associée à un filtre passif de la forme F ( p ) = avec τ = R24 C2 .
1+ τ p
Calcul de la plage de maintien

La variation maximale de la tension d’erreur générée à la sortie du CDP est ∆v c max = K D ϕ d max
.
π
En sortie du filtre, la tension est ∆v f max = F (0) ∆v c max = K D
puisque F (0) = 1.
2
En sortie du VCO, la variation de la pulsation du signal de sortie autour de la pulsation libre ωo est
π
∆ωs max = K 0 ∆v f max = K D K 0 .
2
KD K0
Par définition ∆ωs max = 2 π ∆fM , ce qui donne la plage de maintien 2 ∆fM = .
2
Calcul de la plage d’acquisition

π 1 1
∆ω A ≅ K D K 0 F ( j∆ω A ) pour une capture rapide, avec F ( j∆ω A ) = ≅ .
2 1 + ∆ω A2 τ 2 ∆ω A τ
En supposant que la demi-largeur de capture ∆ω A est, en pratique, très supérieure à la pulsation de
coupure du filtre 1 τ ,
π 1 2 ∆f M
∆ω A ≅ K D K 0 ⇒ 2 ∆f A ≅ .
2 ∆ω A τ πτ
Dans le cas général, les données de la PLL NE565 sont les suivantes :
1 50 fo 8 fo
K D ≅ − 0.64 V / rad , fo ≅ (Hz), K 0 ≅ − (rad/s/V), ∆fM ≅ (Hz),
3.19 R1C1 VALIM VALIM
1 5 fo
∆f A ≅ (Hz) avec τ = 3.6 10 3 × C2 (pour un réseau RC).
2 τ VALIM
Le gain de conversion K D du CDP est peu sensible à la valeur de la tension d’alimentation totale. Si
le multiplicateur fonctionne en commutation (modulateur équilibré), sa valeur est quasi constante et
négative car le gain K 0 du VCO est négatif. Sur la caractéristique triangulaire v C (ϕ d ) , le point de
π
repos stable est donc à l’abscisse ϕ d = − , centré entre - π et 0 (voir cours « technologie des
2
PLL »). Si le multiplicateur ne travaille pas en commutation, K D est fonction de l’amplitude des
signaux v E (t ) et v S (t ) .
La fréquence centrale libre des oscillations fo est ajustée par R1 et C1 . Les domaines de verrouillage
et de capture s’étendent respectivement de ∆fM et ∆f A de chaque côté de la fréquence centrale.

Applications de la PLL 565

Nous proposons deux applications de la PLL. L’étude précédente permet de présenter le composant
sous le schéma suivant.
+VCC
10
R24
2 7
Multiplicateur Amplificateur 3.6k
3 6
VCO
8 9 1
-VCC
R1 C1
+VCC -VCC
Application n°1 : Démodulation FSK

+6V
R1
C2
47n
CE 8 10
7
2
1u
565 6
5
vE (t) 3
4
9 1
Ra Ra
680 680
C1
6.8n
-6V
La boucle est fermée en reliant les bornes 4 et 5. La résistance R24 intégrée au sein du circuit et le
condensateur C2 compose le filtre passe-bas (FPB) du premier ordre. Les résistances Ra de
polarisation du multiplicateur ont une influence négligeable. Le composant CE est un condensateur
de liaison pour la source d’attaque v E (t ) d’amplitude >> 50 mV .
Caractérisation des paramètres statiques de la boucle
En l’absence du signal v E (t ) et du condensateur de filtrage C2 , la fréquence libre des oscillations est

ajustée à fo = 10 kHz à l’aide de la résistance R1 .
1. Déterminez les valeurs des paramètres K D , K 0 , 2 ∆fM de la PLL. Evaluez la résistance R1 qui
règle la fréquence fo à la valeur souhaitée.
2. Ecrivez la relation linéaire fs (VF ) du transfert du VCO.

Etude dynamique
Le filtre passe-bas est introduit dans la boucle en connectant C2 entre les bornes 7 et 10. Un signal
carré v E (t ) est appliqué à l’entrée, d’amplitude v e (t ) = ± 0.25 V et de valeur moyenne nulle, de
fréquence 9 kHz durant 3 ms , puis 11 kHz durant 3 ms et ceci périodiquement.
3. Evaluez la fréquence de coupure du filtre et la plage de capture correspondante.

4. La PLL étant verrouillée, tracez v F (t ) théorique. Discutez du type de démodulation.
Vf ( p )
5. Ecrivez la fonction de transfert en boucle fermée , puis écrivez les expressions de ω n et ζ,
Ωe ( p)
respectivement pulsation propre du système non amorti et coefficient d’amortissement.
6. En appliquant le théorème de la valeur finale, évaluez la variation d’amplitude de v f (t ) en régime
permanent relative au saut de pulsation en entrée, ainsi que la fréquence des oscillations amorties
et le dépassement pendant le régime transitoire.
7. Tracez v F (t ) réelle en respectant les échelles sur le régime transitoire.
8. Discutez de l’efficacité du filtre sur les résidus de porteuse et de la stabilité du système.
Application n°2 : Modem 300 bauds
+5V
R1
C2 C C C
3.94k
220n 22n 22n 22n
R R R
CE 8 10
7 +
2
10k 10k 10k
TL082
1u R'
565 6 -
30k
5
vE (t) 3
4
9 1
Ra Ra
680 680
C1
68n
-5V
La PLL 565 est destinée à démoduler un signal FSK (lignes téléphoniques pour transmission de
signaux binaires). Le signal v E (t ) qu’elle reçoit a une fréquence de 1270 Hz lorsque l’information
correspond à un 1 logique et une fréquence de 1070 Hz lorsque l’information correspond à un 0
logique. Le composant CE évite une composante continue indésirable.
La valeur du condensateur C2 du filtre de boucle est fixée par le choix du dépassement approprié sur
la tension démodulée v F (t ) .
Un filtre en échelle à trois étages RC est utilisé pour enlever les résidus de porteuse ( 2 fe ) et sa bande
passante doit se situer approximativement à mi-chemin entre la vitesse maximale du débit binaire (ici
300 bits/s ou 150 Hz) et deux fois la fréquence d’entrée (autour de 2340 Hz). La fréquence libre du
VCO est ajustée avec R1 pour que le potentiel continu à la sortie (signal à rapport cyclique de 50 %
sur la borne 7) soit le même que sur la borne 6.
Un comparateur de tension convertit le signal de sortie en logique compatible. La résistance R ' = 3 R
équilibre les entrées au niveau continu.
Développez le problème à l’image de l’application précédente.

Corrigé
Application n°1
1. Valeurs des paramètres
K D ≅ − 0.64 V / rad (pour le multiplicateur fonctionnant en commutation)

50 fo 8 fo
K0 ≅ − ≅ − 41667 rad / s / V , ∆fM ≅ ≅ 6667 Hz avec VALIM = 12 V
VALIM VALIM
1
R1 ≅ ≅ 4610 Ω
3.19 C1 fo
2. Relation du transfert du VCO
ωs = aVF + b avec a = K 0 , b = ωo − K 0 VF0 et VFo ≅ 4.56 V

⇒ ωs ≅ − 41700 VF + 252833 rad / s ou encore fs ≅ − 6632 VF + 40240 Hz
30K
fS (Hz)
K0 ≅ - 6632 Hz / V
20K (4.0, 13.71K)
(4.56, 10K)
(5.0, 7.08K)
10K
0
2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0
VF (V)
Etude dynamique
3. Evaluation de la fréquence de coupure du filtre et de la plage de capture
1 1
F ( p) = avec τ = R24 C2 ⇒ ffpb = ≅ 941 Hz
1+ τ p 2π τ
1 5 fo
∆f A ≅ ≅ 2.48 kHz valeur majorée par l’hypothèse ∆ω A2 τ 2 >> 1 .
2 τ VALIM
4. Tracé de v F (t ) théorique
Pour fs = 9 kHz , VF ≅ 4.71V et pour fs = 11 kHz , VF ≅ 4.41V , ce qui donne un écart de tension
∆VF ≅ 0.3 V associé à une valeur moyenne VFo = 4.56 V .

4.71 V
4.7V
9 kHz vF (t)
∆VF = 0.3 V
4.6V
VF moyen = 4.56 V
4.5V
11 kHz
4.4V
4.41 V
0s 3.0ms 6.0ms 9.0ms
Time
Le signal démodulé v F (t ) est à l’image du signal modulant de forme carré de fréquence d’environ
167 Hz, de valeur moyenne nulle et dont l’amplitude est réglée pour produire un saut de
fréquence de 2 kHz centré sur la fréquence de 10 kHz de la porteuse. Le signal v E (t ) modulé à
l’entrée de la PLL subit un décalage en fréquence. Le circuit effectue une démodulation FSK.
5. Ecriture de la fonction de transfert en boucle fermée
G( p ) K K F ( p) Ω ( p) K D K 0 F ( p)
H ( p) = avec G( p ) = D 0 et B( p ) = 1 (retour unitaire ) ⇒ s =
1 + G( p ) p Ωe ( p) p + K D K 0 F ( p)
Vf ( p ) K D F ( p) 1
Ω s ( p ) = K 0 Vf ( p ) ⇒ = avec F ( p ) =
Ω e ( p) p + K D K 0 F ( p) 1+ τ p
Vf ( p ) 1 1
⇒ =
Ω e ( p) K 0 1 τ
1+ p+ p2
KD K0 KD K0
1 1 KD K0 1
de la forme avec ωn = et ζ =
K0 2ζ p2 τ 2 τ KD K0
1+ p+
ωn ωn2
6. Paramètres de v f (t )
En régime permanent, la variation de l’amplitude de la tension v F (t ) est obtenue par l’application

du théorème de la valeur finale
∆ω e ∆ω e
lim v f (t ) = lim pVf ( p ) avec Ω e (p ) = ⇒ v f (∞ ) = , soit ∆VF ≅ 0.3 V pour ∆fe = 2 kHz .
t →∞ p→0 p K0
1 KD K0
En régime transitoire, les paramètres ζ ≅ 0.235 , fn = ≅ 2 kHz du domaine fréquentiel
2π τ
πζ
−
se traduisent par les paramètres fosc = fn 1 − ζ 2 ≅ 1942 Hz , D = e 1−ζ 2 ≅ 46.8 % (valeur
normalisée du premier dépassement) dans le domaine temporel.

7. Tracé de v F (t ) réelle
fréquence des oscillations ≅ 1942 Hz

4.85 V
dépassement ≅ 46.8 %
4.8V
4.71 V
vF (t)
4.6V
∆V = 0.3 V
4.4V
4.41 V
4.27 V
4.2V
0s 2ms 4ms 6ms 8ms 10ms
Time
Les valeurs crête valent 4.41 + 0.3 × 1.468 ≅ 4.85 V et 4.71 − 0.3 × 1.468 ≅ 4.27 V .
8. Discussion sur le filtrage et la stabilité
1
Le filtre atténue ces fréquences suivant la relation F ( jω ) = . Son rôle est d’éliminer les
ω2
1+
ωc2
résidus de porteuse issus du doublage de fréquence du CDP à comportement « ou exclusif ». Le
signal démodulé v F (t ) supporte sur ses fronts des résidus aux fréquences 18 kHz ( 2 × 9 kHz ) et
22 kHz ( 2 × 11 kHz ).
Dans le cas présent ffpb ≅ 941 Hz pour C2 = 47 nF , les atténuations à 18 kHz et 22 kHz valent
respectivement 0.052 et 0.043 (contexte sinusoïdal), soit des résidus d’amplitude 104 mV et 85
mV issus du signal rectangulaire d’amplitude d’environ 2 V ( v C (t ) = 4.56 ± 1V ).
5.7V
sans C2
signaux à la
fréquence
5.0V de 22 kHz
(fe = 11 kHz)
C2 = 4.7 nF
C2 = 47 nF
4.0V
C2 = 470 nF
3.6V
440us 460us 480us 500us 520us 540us 560us 580us 600us
VF (t) Time
Sur cette simulation, nous pouvons observer l’efficacité du filtrage lorsque la valeur du
condensateur C2 augmente. Le choix de C2 = 47 nF apparaît relativement acceptable.

La stabilité du système laisse à désirer au regard des valeurs des paramètres ζ = 0.235 ou
D ≅ 46.8 % . Ce type de filtre est incapable de satisfaire stabilité et filtrage simultanément.
Cependant, pour la variation maximale ∆VF ≅ ± 0.29 V de la tension à l’entrée du VCO autour de
la valeur moyenne VFo = 4.56 V correspond une variation dynamique de fréquence
K 0 ∆VF
∆fdyn = ≅ 1923 Hz autour de la fréquence libre fo = 10 kHz . La demi plage de maintien,
2π
centrée autour de fo , valant ∆fM ≅ 6.67 kHz pour ce type de filtre, la PLL est bien verrouillée.
excursion maximale
de la fréquence
3.3 7.5 8.1 10 11.9 12.5 16.7
fo-∆fM fo-∆fA fo-∆fdyn fo fo+∆fdyn fo+∆fA fo+∆fM f (kHz)
plage de verrouillage
5.0V
fréquence amortie = 1942 Hz
résidu issu du signal carré à fe = 9 kHz
dépassement = 46.8 %
fréquence ≅ 18 kHz
VF (t) niveaux différents

des amplitudes
des résidus
4.5V
amplitude ≅ 85 mV
fréquence = 22 kHz
fréquence du signal modulant = 167 Hz résidu issu du signal carré à fe = 11 kHz

4.0V
0s 2ms 4ms 6ms 8ms 10ms 12ms
Time
Simulation de la PLL 565 en démodulation FSK : le signal d’attaque est un signal v e (t ) = ± 0.25 V
de valeur moyenne nulle et modulé par un signal carré de fréquence 167 Hz dont l’amplitude est
réglée de façon à obtenir un saut de fréquence de 2 kHz.

Application n°2
1
La fréquence libre du VCO a pour valeur fo ≅ ≅ 1170 Hz , centrée par rapport au saut
3.19 R1C1
de fréquence de 200Hz.
K D ≅ − 0.64 V / rad (pour le multiplicateur fonctionnant en commutation)
50 fo 8 fo
K0 ≅ − ≅ − 5850 rad / s / V , ∆fM ≅ ≅ 936 Hz avec VALIM = 10 V
VALIM VALIM
Evaluation de la fréquence de coupure du filtre de boucle et de la plage de capture
1 1
F ( p) = avec τ = R24 C2 ⇒ ffpb = ≅ 201 Hz
1+ τ p 2π τ
1 5 fo
∆f A ≅ ≅ 430 Hz valeur majorée par l’hypothèse ∆ω A2 τ 2 >> 1 .
2 τ VALIM
Paramètres de v F (t )
1 KD K0
fn = ≅ 346 Hz ⇒ fosc = fn 1 − ζ 2 ≅ 331 Hz ,
2π τ
πζ
1 −
ζ = ≅ 0.29 , D = e 1−ζ 2 ≅ 38.6 %
2 τ KD K0
Variation en régime permanent de v F (t ) autour de VFo = 3.81V (car VALIM = 10 V ) relative à une
∆ω e
variation ∆fe = 200 Hz ⇒ ∆v f (∞ ) = ≅ 215 mV .
K0
Filtres de lissage et comparateur de tension
Ce filtre du troisième ordre doit lisser les résidus de porteuse du signal v F (t ) . Par une approche
ne tenant pas compte de l’interaction entre cellules, y compris celle du FPB (adaptation en tension
1
réalisée), la fréquence de coupure est de l’ordre de flissage = ≅ 723 Hz avec une descente
2 π RC
de – 60 dB par décade.
Les résidus de porteuse de v F (t ) étant éliminés à l’arrivée d’une entrée du comparateur, ce

dernier bascule lorsque v + = v − , soit pour v F (t ) = Vref avec Vref ≅ 3.81V . Les variations de
v f (t ) sont centrées par rapport à la masse (si ce n’est pas le cas, retouchez la fréquence libre à
l’aide de la résistance R1 ).
⎧⎪v + > v − → v s = + Vsat
⎨ + avec ± Vsat en accord avec la logique compatible.
⎪⎩v < v − → v s = −Vsat
fosc
La vitesse maximale de transmission est de l’ordre de < ≅ 165 Hz .
2

Simulation
4.2V
4.0V vF(t)
3.6V
3.4V
fe = 1270 Hz fe = 1070 Hz
500mV
vE(t)
0V
-500mV
0s 5ms 10ms 15ms 20ms 25ms 30ms 35ms 40ms
Time
La porteuse est un signal sinusoïdal d’amplitude 1 Vpp et de valeur moyenne nulle changeant de
fréquence toutes les 10 ms de manière périodique. Le signal démodulé v F (t ) , image du signal
modulant (information), présente d’importants résidus de porteuse (2 fe).
4.0V
Vfiltre1(t)
Vref Vfiltre2(t)
3.8V
basculement
Vfiltre3(t)
3.6V
5.0V
Vlogic(t)
démodulation FSK
100 bits / s
0V
(f = 50 Hz)
-5.0V
0s 5ms 10ms 15ms 20ms 25ms 30ms 35ms 40ms
Time
Le signal démodulé v F (t ) , en sortie de filtre de boucle, subit un triple filtrage et le signal résultant
v filtre3 (t ) est comparé au potentiel Vref . A l’instant de basculement, la tension de sortie du
comparateur change de niveau de saturation. La vitesse de transmission est de 100 bauds (100 bits
par seconde).
Si le signal démodulé n’est pas centré par rapport à Vref , le rapport cyclique de v logic (t ) est différent
de 50 % et le temps de bit n’est pas respecté (10 ms).

4.2V
vF(t) Vfiltre1(t)
4.0V Vref Vfiltre2(t)
3.6V Vfiltre3(t)
3.4V
5.0V
Vlogic(t) démodulation FSK

200 bits / s
0V
(f = 100 Hz)
-5.0V
0s 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms 20ms
Time
La vitesse de transmission est ici de 200 bauds.
4.2V
vF(t)
4.0V
Vref
3.6V
3.4V
5.0V
Vlogic(t)
0V
-5.0V
0s 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms 20ms
Time
La nécessité de filtrer les résidus apparaît de façon évidente en reprenant le cas de la transmission
est à 200 bauds où le triple réseau RC n’est pas utilisé. L’information binaire est alors erronée.

Université Paul Sabatier Electronique analogique - Cours
Modèles de composants associés aux différents régimes
La diode
⎧v D (t ) = VD + v d (t )
iD(t)
vD(t) avec ⎨
⎩i D (t ) = ID + i d (t )
Régime continu
Modèle mathématique non linéaire
⎛ UVD ⎞ VD
I D = I S ⎜ e T − 1⎟ en direct I D ≅ IS e
UT
en inverse ID ≅ −IS ≅ 0
⎜ ⎟
⎝ ⎠
Modèle linéarisé ID
RD
ID
en direct en inverse
VD
VD = RD I D + Vγ Vγ VD ∞
Modèle linéarisé
⎧ UT
⎪rd = I
⎪ D0
en direct ⎨ en inverse ∞
⎪C = τ
rd
Cd Ct
⎪ d rd
⎩
Données du constructeur : Vγ (tension dépendante du matériau), τ (durée de vie moyenne des

porteurs ou temps de recombinaison des porteurs minoritaires en « excès »), Ct (capacité de
kT
transition), UT = ≅ 26 mV à 27 °C (tension thermique).
q
Le transistor à effet de champ (JFET)
canal N D iD(t)
⎧v GS (t ) = VGS + v gs (t )
0 avec ⎨
⎩i D (t ) = ID + i d (t )
G
vGS(t)
S
Sylvain Géronimi Page 338 Annexes

Régime continu
Modèle mathématique non linéaire
2
⎛ V ⎞
ID = IDSS ⎜⎜1 − GS ⎟⎟ pour canal N : VGS et VP < 0
⎝ VP ⎠
avec 0 ≤ VGS ≤ VP pour canal P : VGS et VP > 0
Transistors technologiquement identiques : mêmes I DSS et VP .

Cgd
Modèle linéarisé
id
(pour VDS > VP : zone de saturation)
G ∞ D
Cgs rds
vgs ∞ vds
2
gm =± I D0 I DSS en A/V g m vgs
VP
(paramètre g m toujours >0) S
Données du constructeur : I DSS (courant de saturation de drain pour VGS = 0 ), VP (tension de

pincement), C gs , C gd (capacités de transition), rds (résistance dynamique de sortie).
Le transistor bipolaire à jonction (JBT)
IC IC
IB
VCE
IB
VEC ⎧v BE (t ) = VBE + v be (t )
en mode actif avec ⎨
⎩i B (t ) = I B + i b (t )
VBE VEB
IE IE
NPN PNP
Régime continu
Modèle mathématique non linéaire (équations d’Ebers-Molls en mode actif)
VBE VEB
⎛ V ⎞ ⎛ V ⎞
IC = β I B = β I BS e UT ⎜⎜1 + CE ⎟⎟ (NPN) IC = β I B = β I BS e UT ⎜⎜1 + EC ⎟⎟ (PNP)
⎝ VA ⎠ ⎝ VA ⎠
VBE VEB
IC = β I B = β I BS e UT (NPN) IC = β I B = β I BS e UT (PNP) (effet Early négligé)
Transistors technologiquement identiques : mêmes β et I BS .

IB IC
Modèle linéarisé B C
+
Vγ
β IB
⎧I E = I B + IC
RD ≅ 0
⎪ VBE
⎨IC = β I B
⎪
⎩ VBE ≅ 0.6 à 0.7 V IE
E

Cbc
Modèle linéarisé
ib ic
B ∞ C
⎧ UT UT ⎧ β ib1
⎪rbe = I = I β
β ib1
⎪g m = r vbe rbe rce
⎪ B0 C0 ⎪ be Cbe
⎨ et ⎨ gm vbe
⎪r = A V + V CE 0 V ⎪C + C = IC0
≅ A
⎪ ce ⎪ be bc
2π UT ft
⎩ IC 0 IC 0 ⎩ E
Données du constructeur : β (valeur typique acceptable en régimes statique et dynamique), Cbc

(capacité de transition), ft (fréquence de transition), VA (tension d’Early supposée grande devant
VCE 0 ).
Tableau récapitulatif sur le choix du modèle du composant en fonction du régime étudié
diode JFET JBT

modèle
linéaire par VD = RD I D + Vγ VBE ≅ 0.6 V , IC = β IB
Régime morceaux
continu ⎛ VD ⎞ 2 VBE
modèle ⎜ ⎟ ⎛ V ⎞
I D ≅IS ⎜ e UT − 1⎟ ID = IDSS ⎜1 − GS ⎟ IC ≅ β I BS e UT
mathématique ⎜ ⎟ ⎜ VP ⎟
⎝ ⎠ ⎝ ⎠ (mode actif direct)
modèle faibles β
2 gm =
signaux aux U gm = ± I D I DSS rbe
fréquences rd = T , ri = ∞ VP
ID0 UT V
Régime basses et rds rbe = β , rce ≅ A
dynamique moyennes IC 0 IC0
aux IC0
fréquences Cd , Ct Cgs , Cgd Cbe ≅ − Cbc
hautes 2π UT ft
Données Rd , Vγ , Cd , Ct I DSS , VP , rds , Cgs , Cgd β , VA , Cbc , ft
constructeur
Hypothèses VD ≅ −VZ pour VBE ≅ Vγ , RD = 0
simplificatrices zener (R Z = 0) VA >> VCE0
( Transistors technologiquement identiques : mêmes β , IBS pour les JBT ou mêmes I DSS , VP pour
les JFET au sein du modèle non linéaire en régime continu ; pour le JBT en mode actif direct du
modèle Ebers-Moll, l’expression du transfert est simplifiée
VBE
⎛ VCE0 ⎞⎟
VBE
UT ⎜
IC = β I BS e ⎜⎜1 + V ⎟⎟ ≅ β I BS e
UT
avec VCE0 << VA (tension d’Early).
⎝ A
⎠

Modèle de Giacoletto
En régime dynamique faibles signaux, le transistor bipolaire se comporte comme un quadripôle
linéaire en hautes fréquences. Le schéma équivalent en montage émetteur commun, appelé encore
schéma de Giacoletto, est représenté sur la figure suivante.
rb'c
rbb' B'
ib ic
B C
Cb'c
ib1
β ib1
vb'e rb'e rce Cce vce
vbe Cb'e
gm vb'e
E E
En premier lieu, on remarque l’introduction du point B’ constituant le niveau de base vraie. On définit
ainsi :
- rbb ' comme étant la résistance extrinsèque de base située entre le foyer actif des porteurs B’ et la
connexion de base B ; sa valeur n’est pratiquement pas influencée par la température, ni par une
variation de courant.
- rcc ' et ree ' représentation semblable au niveau des autres électrodes.
Les jonctions du transistor sont représentées sous la forme d’un schéma R-C parallèle. Une capacité
de jonction est la résultante de
- une capacité de transition dominante dans une polarisation inverse telle que sa valeur est d’autant
plus faible que la tension aux bornes est plus grande,
- une capacité de diffusion, représentant le phénomène de diffusion des porteurs à l’intérieur de la
jonction, caractérisé d’une part, par le temps de transit (ou temps moyen mis par un porteur
« commandé » pour aller de l’entrée à la sortie, et d’autre part, par la dispersion du flux des
porteurs, dépendante du phénomène de recombinaison et des répulsions mutuelles qui conduit,
tout compte fait, à une dispersion sur le temps de transit moyen (il faut souligner ici que
l’assimilation du mécanisme de diffusion à une capacité n’est admissible que pour des fréquences
beaucoup plus faibles que l’inverse du temps moyen).
Ainsi, la jonction base vraie - émetteur est une jonction polarisée dans le sens passant et sa
modélisation est la suivante :
- rb'e est la résistance dynamique de la jonction vue de la base vraie ; sa valeur est inversement
proportionnelle au courant de polarisation, donc dépendante du point de repos choisi, et varie
U U
avec la température rb 'e = T = T β avec UT ≅ 25 mV ,
I B0 IC 0
- Cb'e est la capacité de la jonction modélisant le phénomène de diffusion; sa valeur est
proportionnelle au courant de polarisation, donc dépendante du point de repos choisi, et varie
IC 0
avec la température Cb 'e ≅ − C b 'c .
2π f U t T
La jonction base vraie - collecteur est une jonction polarisée dans le sens bloquant et sa modélisation
est la suivante :
- rb 'c est la résistance dynamique de la jonction polarisée en inverse (valeur très importante),
- Cb'c est la capacité de la jonction modélisant le phénomène de transition.
Il est intéressant de noter que ces éléments constituent le circuit de couplage entre l’entrée et la sortie
du transistor.

Il ne reste plus qu’à considérer ce qui se passe entre les électrodes du collecteur et de l’émetteur.
Ceci est plus délicat à modéliser puisqu’il n’y a pas de jonction :
- rce est la résistance dynamique qui définit grossièrement la résistance de sortie du transistor ; sa
valeur peut être approchée par la tension d’Early VA telle que rce ≅ VA IC0 si VA >> VCE0 ,
- Cce est une capacité extrinsèque que l’on peut caractériser de type électrostatique (très faible).
La source de courant dépendante est liée aux variables de la branche supportant rb 'e illustre l’effet
amplificateur du transistor. Dans cette représentation, le courant commandé est proportionnel à la
tension vb’e par le facteur g m (pente interne du transistor) ou au courant traversant la résistance de
jonction par le facteur β (gain en courant). Le relation liant les deux facteurs est g m = β rb 'e .
De façon pratique, cette modélisation du transistor n’est valable que pour des fréquences inférieures à
la fréquence de transition, ceci à cause de la représentation du mécanisme de diffusion sous la forme
d’une simple capacité. D’autre part, on considère que l’on peut négliger les influences de rb'c et Cce
qu’on assimile à des circuits ouverts et l’influence de rbb ' qu’on assimile à un court-circuit. Les points
B et B’ étant confondus, les paramètres rb'e , Cb'e , Cb'c s’identifient à rbe , Cbe , Cbc . L’influence de la
résistance rce peut être négligée qu’à condition que la charge soit faible.
Evaluation du paramètre Cbe du modèle
Soit le montage émetteur commun excité en courant et chargé par un court-circuit ( Rch << rce ).
Cbc
ic
v rbe vs =0
Cbe
ib
gm v
Il est nécessaire d’écrire l’expression du paramètre hybride h21e (p ) = = β (p )

ic
ib
⎧ ⎛ 1 ⎞
⎪i b = v ⎜⎜ + Cbe p + Cbc p ⎟⎟
Equations de nœuds → ⎨ ⎝ r b 'e ⎠
⎪
⎩i c = v (g m − Cbc p )
p
1−
ωz
β (p ) = β 0
gm 1
avec ω z = et ω β = ( ω β << ω z )
p Cbc rbe (Cbe + Cbc )
1+
ωβ
La fréquence de transition ft est la fréquence à laquelle le gain en courant en court-circuit d’un

émetteur commun a une amplitude unité :
β0 β0 ωβ
β (p ) ≅ pour ω ≤ ωt ⇒ β ( jωt ) ≅ ⇒ 1 ≅ β0 car ω β << ωt
1+
p 2 ωt
⎛ω ⎞
ωβ 1+ ⎜ t ⎟
⎜ ωβ ⎟
⎝ ⎠
soit 1⋅ ft ≅ β 0 f β (produit gain en courant x fréquence de coupure haute constant pour un système
passe-bas du premier ordre), d’où l’expression de la capacité de diffusion :
g
Cbe ≅ m − Cbc ( β , ft , Cbc données constructeur).
2π ft

Méthode de travail pour la caractérisation linéaire d’un étage différentiel

Cette méthode de travail est valable pour un étage différentiel à structure symétrique (charges
identiques). Si les charges sont différentes (résistances ou miroir de courant), la méthode reste
valable à condition que les transistors attaquent les charges en courant ( rce = ∞ ).
Les sources de tension à l’entrée de l’étage se décomposent chacune en deux sources mises en
série, faisant apparaître des composantes propres à un régime différentiel et à un régime de mode
v − v 2 v1 + v 2 v d v − v 2 v1 + v 2 v
commun : v 1 = 1 + = + vc , v2 = − 1 + = − d + vc .
2 2 2 2 2 2
Le circuit étant linéaire, ces deux régimes sont étudiés séparément par application du théorème de
superposition en effectuant deux étapes :
c l’étude du régime différentiel issu d’une attaque symétrique ( ± v d 2 ), les sources de mode
commun étant éteintes ( v c = 0 ), permettant de caractériser les performances Ad , Zd , Zs ,
d l’étude du régime de mode commun issu d’une attaque parallèle ( +v c ), les sources différentielles
étant éteintes ( v d = 0 ), permettant de caractériser les performances Ac , Zc .
( Exemple d’un amplificateur différentiel classique (résistances de charge identiques)
vs1 vs2
RC RC
ib1 ib2
Q1 Q2
+ +
vd /2 - vd /2
+ ie1+ ie2 +
vc vc
z0
Les transistors Q1 , Q2 étant supposés technologiquement identiques, les courants d’entrées se

retrouvent, à une même proportionnalité près, sommés dans la résistance commune d’émetteur
z0 . Si les courants sont issus d’une attaque en tension symétrique ( i b1 = −i b2 ), il ne passe aucun
courant dans z0 et les émetteurs des transistors sont à la masse. Si les courants sont issus d’une
attaque en tension parallèle ( i b1 = i b2 ), le courant dans z0 est égal à 2 i e , en posant i e1 = i e2 = i e ,
et la résistance vue par le courant d’émetteur de Q1 ou Q2 est 2 z0 .
Cela fait apparaître deux demi-schémas dans chacun des régimes.
vs1 vs2 vs1 vs2

RC RC RC RC
ib1 ib2
Q1 Q2 + Q1 Q2
+ + +
vd /2 - vd /2 vc vc
2 z0 2 z0

De façon générale, pour chacune des études, le choix du demi-schéma s’imposera selon la sortie
envisagée (sortie vers l’étage suivant par exemple). Dans le cas présent où les charges de
collecteurs sont égales, il n’apparaît qu’une différence dans les performances, à savoir le signe du
gain en tension sur le schéma de gauche.
La représentation de l’amplificateur dans son régime purement différentiel est une source de
tension contrôlée par la tension différentielle appliquée sur la branche contrôlante supportant Z d .
B1
(+)
Zs
Zd Rch
vd v’s
Ad v d
(-)
B2
De même, la représentation de l’amplificateur dans son régime de mode commun est une source
de tension contrôlée par la tension de mode commun appliquée sur la branche contrôlante
supportant Z c , schéma vu des bases de Q1 ou Q2 .
B1 ou B2
Zs
Zc Rch
vc v’’s
Ac v c
Méthode de travail pour la caractérisation linéaire d’un circuit complexe

Dans le cadre d’étude en régime dynamique (faibles signaux), la méthode consiste à découper le
circuit en étages élémentaires. Pour chaque étage en cascade, le dipôle de sortie, représenté par son
schéma équivalent de Thévenin ou Norton à vide, est à l’image d’un générateur d’attaque pour l’étage
suivant et ainsi de suite.
Deux étapes sont nécessaires :
c La première étape permet l’évaluation du transfert en tension à vide, ou du courant de court-circuit

selon le cas, et la résistance de sortie du circuit, fournissant ainsi un dipôle équivalent sous la
forme Thévenin ou Norton. La procédure commence par l’obtention du dipôle équivalent relatif au
premier étage attaqué par l’équivalent de Thévenin ou Norton, l’étage suivant étant non connecté.
Le dipôle obtenu attaque l’étage suivant dans les mêmes conditions de charge et la procédure se
poursuit jusqu’au dernier étage non chargé.
d La deuxième étape permet l’évaluation de la résistance d’entrée du circuit. La procédure de calcul

considère le dernier étage chargé dont on évalue la résistance d’entrée (résistance de Thévenin
ou Norton du dipôle). La résistance obtenue servira de charge pour l’étage précédent dont on
évalue la résistance d’entrée et la procédure se poursuit jusqu’au premier étage.
Ainsi, la résistance d’entrée du premier étage est la résistance d’entrée du circuit, la résistance de
sortie du dernier étage est la résistance de sortie du circuit non chargé et le transfert à vide ou en
court-circuit en sortie du montage est le produit des gains élémentaires puisque l’atténuation inter-
étages a été prise en compte par la présence de la résistance du dipôle d’attaque.

( Exemple d’un amplificateur de tension à cinq étages en cascade
RG Zs5
Zs1 Zs2
ve Ze1 Ze2 Ze5 vs Rch
vg vs1 = vs2 = vs5 =

A1 vg A2 vs1 A5 vs4
Le circuit d’attaque est représenté sous la forme d’un dipôle de Thévenin ( RG , v g ) et la résistance
Rch est la charge terminale.
Nous aboutissons au schéma suivant produisant une résistance d’entrée fermant la maille du
circuit d’attaque et un dipôle de Thévenin branché sur la charge.
RG Zs5
Ze1 Rch
ve vs
vg vs5 =
A0 vg
Les impédances d’entrée et de sortie de l’amplificateur sont respectivement Z e = Z e1 et Z s = Z s5 .

5
v s5
∏A
Rch
Le gain en tension est A 0 = = i à vide et v s = A 0 v g en charge.
vg i =1
Rch + Z s
La représentation d’un amplificateur à transfert quelconque (tension, courant, résistance de transfert,

conductance de transfert) fait apparaître un modèle utilisant une source contrôlée de tension ou de
courant, associée à une branche contrôlante supportant une impédance.
( Exemple de l’amplificateur de tension précédent
Dans ce cas, la source liée de tension est commandée par v e , tension aux bornes de la branche
contrôlante supportant la résistance d’entrée Z e du quadripôle.
RG Zs
Ze Rch
ve vs
vg
Av ve
Le transfert en tension doit être calculé à nouveau en tenant compte du pont résistif en entrée.
Z e + RG ⎛ R ⎞
A0 v g = A0 v e ⇒ A v = A 0 ⎜⎜1 + G ⎟ (non chargé)
⎟
Ze ⎝ Ze ⎠

Méthode de travail pour la réponse en fréquence (approximation du pôle

dominant)
La méthode, dite par « approximation du pôle dominant » proposée ici, permet une détermination plus
directe de la bande passante d’un amplificateur à large bande dans le cadre d’une étude en régime
dynamique aux faibles signaux. La stabilité du système peut aussi être discutée dans le cadre de la
réponse aux fréquences hautes (marge de phase).
Considérons un circuit linéaire constitué de résistances, de condensateurs et de sources liées. Le

nombre de pôles de la fonction de transfert associée au circuit égale le nombre de condensateurs
indépendants (ordre du système). Dans le cas d’une fonction de transfert à pôles réels, celle-ci s’écrit
pour un ordre n :
H (p ) = H 0
N( p) N( p)
= H0
⎛ p ⎞⎛ p ⎞⎛ p ⎞ 1 + a1p + a2 p 2 + a3 p 3 + ...
⎜⎜1 + ⎟⎟⎜⎜1 + ⎟⎟⎜⎜1 + ⎟⎟ ...
⎝ ω1 ⎠⎝ ω2 ⎠⎝ ω3 ⎠
1 1 1 1 1
avec a1 = + + ... , a2 = + + + ... , etc et N (p ) polynôme d’ordre ≤ n.
ω1 ω2 ω1ω2 ω1ω3 ω2ω3
Nous ne nous intéressons qu’aux coefficients a1 et a2 en vue de l’application de la méthode dite de

l’ « approximation du pôle dominant » détaillée plus bas. La forme analytique ci-dessus montre que
ces coefficients sont égaux respectivement à une somme et à un produit de constantes de temps qui
peuvent s’écrire de la manière suivante :
a1 =
∑R C
i =1
0
i i : somme de toutes les constantes de temps à vide du circuit, avec k le nombre de tous
les condensateurs du schéma et Ri0 la résistance vue par Ci à fréquence nulle. La notation adoptée
pour les résistances Ri0 est la suivante : l’indice donne la référence de la capacité Ci aux bornes de
laquelle la résistance est calculée et l’exposant indique que le calcul est effectué à fréquence nulle,
tous autres les condensateurs étant assimilés à des circuits ouverts.
a2 =
∑R C ⋅ R C
0
i i
i
j j avec Ri0Ci ⋅ R ij C j = R 0j C j ⋅ Rij Ci : somme pour toutes les paires possibles de
capacités avec R ij la résistance vue par C j lorsque Ci est court-circuitée, les autres condensateurs
étant assimilés à des circuits ouverts. La notation adoptée pour les résistances R ij est la suivante :
l’indice donne la référence de la capacité C j aux bornes de laquelle la résistance est calculée et
l’exposant indique que le calcul est effectué à fréquence nulle, tous les autres condensateurs étant
assimilés à des circuits ouverts à l’exception du condensateur C j assimilé à un court-circuit. Quant au
choix de la constante de temps à vide R 0j C j ou en court-circuit R ij C j , il résulte de la topologie du
circuit présentant le calcul le plus commode.
Notons enfin que les expressions analytiques de ces coefficients correspondent exactement à celles
obtenues par la méthode traditionnelle de mise en équations. Ainsi, l’écriture d’une fonction de
transfert du second ordre est plus rapide par cette méthode des constantes de temps.
Approximation du pôle dominant
Hypothèse : la fonction de transfert est supposée à pôles réels et présente une pulsation ω1 , issue du
pôle provoquant la coupure à – 3 dB, nettement éloignée des pulsations issues des autres pôles et
zéros.
( Exemple d’un système passe-bas du second ordre (réponse aux fréquences hautes)

La fonction de transfert est de la forme

H (p ) =
H0 H0 1 1 1
= avec a1 = + et a2 = .
⎛ p ⎞⎛ p ⎞ 1 + a p + a p 2 ω ω ω1ω 2
⎜⎜1 + ⎟⎟⎜⎜1 + ⎟⎟ 1 2 1 2
⎝ ω1 ⎠⎝ ω 2 ⎠
⎧ 1 ⎧ 1
⎪a1 = ω (1 + ε ) ⎪ω1 ≅ a
ω ⎪ ⎪
Posons ε = 1 ⇒ ⎨ , si ω1 << ω 2 (ε << 1) ⇒
1 1
⎨ .
ω2 ⎪a = a1 ⎪ω ≅ 1a
⎪⎩ 2 ω2 (1 + ε ) ⎪⎩ 2 a2
Notons que l’hypothèse ω1 << ω 2 sous-estime la valeur du pôle dominant ω1 et surestime la

valeur de ω2 . L’approximation sera d’autant plus précise que ω1 est distant des autres pôles et
zéros (les zéros étant au-delà de deux décades du pôle dominant).
Dans le cas présent où le circuit présente deux condensateurs indépendants C1 et C2 , les

coefficients s’écrivent a1 = R10C1 + R20C2 et a2 = R10C1 R21C2 = R12C1 R20C2 .
1 1 R10C1 + R 20C2 1 R10C1 + R20C2 1 1
f1 ≅ ( fh ≅ f1 ) et f2 ≅ = = + .
2π (R10C1 + R20C2 ) 2π R1 C1R2C2
0 1 2π R1 C1R2 C2
2 0
2π R2C2 2π R12C1
1
L’inverse de la fréquence de coupure haute fh à 3 dB est approché par la somme des inverses
des fréquences de coupure produites par chaque capacité, les autres étant assimilées à un circuit
ouvert.
( Exemple d’un système passe-haut du second ordre (réponse aux fréquences basses)
La fonction de transfert est de la forme

⎛ p ⎞ p ⎛ p ⎞ p
⎜⎜1 + ⎟⎟ ⎜⎜1 + ⎟⎟
⎝ ω 3 ⎠ 4ω ⎝ ω 3 ⎠ ω4
H (p ) = H 0
1 1 1
= H0 avec a1 = + , a2 = , ω1ω 2 = ω 3ω 4 .
⎛ p ⎞⎛ p ⎞ 1 + a1p + a2 p 2 ω1 ω 2 ω1ω2
⎜⎜1 + ⎟⎜1 + ⎟
⎝ ω1 ⎟⎠⎜⎝ ω 2 ⎟⎠
a 1
si ω1 >> ω2 ⇒ ω1 ≅ 1 (surestimé), ω2 ≅ (sous-estimé)
a2 a1
Nous obtenons les expressions duales du cas précédent :

1 R10C1 + R20C2 1 1 1
f1 ≅ = + ( fb ≅ f1 ) et f2 ≅
2π R1 C1R2C2
0 1
2π R2C2 2π R1 C1
1 2
2π (R1 C1 + R20C2 )
0
La fréquence de coupure basse fb à 3 dB est approchée par la somme des fréquences de

coupure associées à chaque condensateur, l’autre étant assimilé à un court-circuit. En
généralisant à plus de deux condensateurs, nous pouvons écrire l’équation suivante :
n n
∑ 2π R ∑f
1
fb ≅ ∞
= bi
i =1 i Ci i =1
où Ri∞ est la résistance vue par Ci lorsque les autres condensateurs sont court-circuités (calcul
effectué à fréquence infinie). La fréquence de coupure à 3 dB est approchée par simple addition
des fréquences de coupure à 3 dB produites indépendamment par chaque condensateur du
circuit.

Transformation de schéma par application du théorème de Miller

Le théorème de Miller s’applique sur une topologie très spécifique reconnaissable par une impédance
branchée entre l’entrée et la sortie d’un amplificateur attaqué en tension. L’application du théorème
transforme le schéma original en un schéma plus simple à traiter analytiquement grâce à la disparition
de la contre-réaction. La mise en équations du circuit sera alors plus directe pour le calcul du transfert
et de l’impédance d’entrée du circuit considéré.
Z
i
i
i
ve Amplificateur vs ve Z1 Amplificateur Z2 vs
⎧Ve ( p ) − Vs ( p ) = Z ( p ) I ( p )
⎪
⎨
a ( p ) =
Vs ( p ) [ ] V ( p)
Ve ( p ) 1 − a v ( p ) = Z ( p ) I ( p ) ⇒ Z1( p ) = e
I ( p )
=
1 −
Z( p)
a v ( p)
⎪ v
⎩ Ve ( p )
⎡ 1 ⎤ V ( p) Z( p)
− Vs ( p ) ⎢1 − ⎥ = Z( p) I( p) ⇒ Z2 ( p) = s =
⎣⎢ a ( p ) ⎦⎥ − I ( p ) 1
v 1−
a v ( p)
L’attaque en tension ne peut correspondre qu’à un amplificateur de tension ou un amplificateur à

admittance de transfert.
Si l’amplificateur est caractérisé par ses paramètres d’admittance de transfert ( Z e , Z s , Yt ), nous

obtenons (en allégeant la notation de Laplace ne faisant pas apparaître le terme (p) des variables) :
Zs Z2
ve Z1 Ze Zs Z2 vs Vs = − Yt Ve
Yt ve Zs + Z 2
Vs Zs Z − Yt Z s Z + Z s Z Z Zs
av = = − Yt ⇒ av = et Z1 = = +
Ve ⎛ ⎞ Z + Z − Y Z Z + Z 1 + Y Z 1 + Yt Z s
⎜1 − 1 ⎟ Z s + Z s 1− t s s t s
⎜ av ⎟ Z s + Z
⎝ ⎠
L’impédance ramenée à l’entrée est l’association en série de deux impédances. Il est important de
constater que Z 2 , impédance de la branche ramenée en sortie, n’a d’utilité que pour définir le
transfert en tension a v . Le schéma transformé par le théorème de Miller ne conduit donc qu’aux
expressions du transfert en tension a v et de l’impédance d’entrée Z1 // Z e . L’impédance de sortie du
circuit ne peut être calculée qu’à partir du circuit original.
( Exemple d’un émetteur commun en H.F.
1 1
Identification : Z = , Yt = g m , Z s = rce // RC ≅ RC et Z e = rbe //
C bc p Cbe p

Cbc
ve rbe rce RC vs
Cbe
gm ve
En régime sinusoïdal ( p = jω ),
ω
1− j
ω2
a v ( jω ) = − g m RC
1 g
avec ω1 = (pôle), ω2 = m (zéro) et ω1 < ω2
ω RC C bc Cbc
1+ j
ω1
d’où Z1 ( jω ) = , association série d’une capacité C1 = Cbc (1 + g m RC ) et

1 RC
+
jωCbc (1 + g m RC ) 1 + g m RC
, branche en parallèle sur Z e ( jω ) .

RC
d’une résistance R1 =
1 + g m RC
Pour des fréquences telles que f < f1 , a v = − g m RC (gain réel) et Z1 ( jω ) ≅

1
, c’est-à-
jωCbc (1 + g m RC )
dire que la capacité C1 = Cbc (1 + g m RC ) est uniquement ramenée en entrée.
Si l’amplificateur est caractérisé par ses paramètres de tension ( Z e , Z s , A v ), nous obtenons
Z2
Zs Vs = A v Ve avec A v = − Yt Z s
ve
Z1 Ze Z2
vs
Zs + Z 2
A v ve (transformation Thévenin/Norton).
Cette même expression de départ conduit évidemment aux mêmes résultats qui s’écrivent
Av Z + Zs Z + Zs
av = et Z1 = .
Zs + Z 1 − Av
Ce dernier cas est plus explicite puisqu’il montre que l’impédance ramenée en entrée est l’impédance
de sortie Z s du quadripôle en série avec Z, divisée chacune par le terme ( 1 − A v ) où A v est le gain
en tension à vide du quadripôle non contre-réactionné.
( Exemple d’un amplificateur différentiel de tension
ve
+
vs
Identification : Z = R , A v = − Ad , Z s = Rs avec Rs << R et Ad >> 1
− Ad R + Rs R + Rs R R R
av = ≅ − Ad , R1 = ≅ et faible résistance d’entrée // Rd ≅
Rs + R 1+ Ad Ad Ad Ad

Ouvrages spécialisés
« Microélectronique », Tome 3 et 4, par J. Millman et A. Grabel (Mc Graw-Hill)
« Principes et pratique de l’électronique », Tome 1, par F. de Dieuleveult et H. Fanet (Dunod)
« Composants actifs discrets », Tomes 1 et 2, par M. Girard (Mc Graw-Hill)
« Amplificateurs opérationnels », Tomes 1 et 2, par M. Girard (Mc Graw-Hill)
« Amplificateurs de puissance », par M. Girard (Mc Graw-Hill)
« Filtres actifs », par P. Bildstein (Editions Radio)
Principaux symboles utilisés
Av gain d’un amplificateur de tension

Ai gain d’un amplificateur de courant
Zt gain d’un amplificateur à résistance (impédance) de transfert
Yt gain d’un amplificateur à conductance (admittance) de transfert
Ze résistance (impédance) d’entrée d’un amplificateur
Zs résistance (impédance) de sortie d’un amplificateur
ζ coefficient d’amortissement
τ constante de temps de filtre
ωn pulsation naturelle (pulsation propre non amortie)
ωc pulsation de coupure à – 3 dB
ω rip pulsation définissant la bande d’ondulation d’un filtre passe-bas
B(p ) fonction de transfert de la chaîne de retour

G(p ) fonction de transfert de la chaîne directe
H (p ) fonction de transfert en boucle fermée
RG résistance de générateur
v G (t ) , i G (t ) tension, courant du générateur
v E (t ) , i E (t ) tension , courant d’entrée du montage
v S (t ) , i S (t ) tension, courant de sortie du montage
Notations de variables
Superposition des régimes continu et dynamique aux faibles signaux : i E (t ) = I E 0 + i e (t ) ,

v E (t ) = VE0 + v e (t ) , …. avec I E0 , VE0 , … valeurs des variables en régime continu (polarisation),
i e (t ), v e (t ) , … variations (faibles signaux) des variables en régime dynamique.
Etude du régime pseudo-continu : I E , VE , VD , … variations non linéaires des variables en régime

continu (forts signaux)
Etude fréquentielle dans le plan de Bode ( p = jω ) : I E ( p ), VE ( p ) , … Z1( p ), Y1( p ) , … variables

complexes et G( p ), B( p ), H ( p ) fonctions de transfert.

Circuits Analogiques - Problemes Et Corriges

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Circuits Analogiques - Problemes Et Corriges

Transféré par

Droits d'auteur :

Formats disponibles

Enseignements E.E.A.

par Sylvain Géronimi

TABLE DES PROBLEMES

Rappel sur la théorie des circuits

Polarisation d’un transistor

Caractérisation d’un étage

Eléments de circuits intégrés

Sylvain Géronimi Page 1 Tables des problèmes

Sylvain Géronimi Page 2 Tables des problèmes

Mise en équations et théorèmes fondamentaux

Exprimez la tension VS en fonction de VE , R1, R2 , R3 .

Exprimez le courant I 2 en fonction de I, R1, R 2 , R3 .

Application du théorème de Millman

Application du théorème de Thévenin et de superposition

Donnez le générateur de Thévenin équivalent au dipôle.

Sylvain Géronimi Page 3 Rappel sur la théorie des circuits

Application du théorème de Millman

Application du théorème de Thévenin et de superposition

La présence des deux sources indépendantes V et I invite à utiliser le théorème de superposition

Sylvain Géronimi Page 4 Rappel sur la théorie des circuits

Réponse temporelle d’un circuit RL

Soit le circuit RL avec condition initiale nulle.

Réponse temporelle (variable t)

1. Ecrivez l’expression analytique du courant.

Régime sinusoïdal établi (variable jω)

4. Ecrivez les expressions du module et de l’argument du courant et de la tension.

Transformées de Laplace (variable p)

6. Ecrivez la fonction de transfert en tension VL ( p) VE ( p) .

1. Expression analytique du courant

Sylvain Géronimi Page 5 Rappel sur la théorie des circuits

e solution particulière de l’équation complète

Le premier terme correspond au régime transitoire et le second terme au régime établi ou

2. Expression analytique de la tension

Régime transitoire (VE =1 V et f = 1 kHz)

0s 0.5ms 1.0ms 1.5ms 2.0ms 2.5ms 3.0ms 3.5ms 4.0ms

Sylvain Géronimi Page 6 Rappel sur la théorie des circuits

Régime sinusoïdal établi

⎧⎪VE = (R + jLω ) I VE jLω

5. Comparaison du régime établi

v L (t ) = VE sin α sin(ω t + ϕ L ) avec sin α = ω =

Sylvain Géronimi Page 7 Rappel sur la théorie des circuits

7. Expression de la tension aux bornes de l’inductance

Sylvain Géronimi Page 8 Rappel sur la théorie des circuits

Corrélation entre temps de montée et fréquence de coupure d’un circuit RC

Soit le circuit RC avec condition initiale nulle.

1. Ecrivez la fonction de transfert en tension VC ( p ) VE ( p ) et tracez les courbes de réponse dans le

A partir de l’équation dans le domaine temporel, on écrit

⇒ H dB = −20 log 1 + (ωτ ) , ϕ = − arctg (ωτ )

-30 filtre du premier ordre

Sylvain Géronimi Page 9 Rappel sur la théorie des circuits

2. Réponse à l’échelon de tension

L’application des théorèmes de la valeur initiale et de la valeur finale donne immédiatement la

L’échelon est la combinaison de la variation de la tension la plus abrupte et de la plus lente

Sylvain Géronimi Page 10 Rappel sur la théorie des circuits

Sonde passive d’oscilloscope

Soit le schéma de principe d’une sonde passive atténuatrice.

câble de mesure entrée de l'oscilloscope

1. Ecrivez la fonction de transfert V0 ( p) VE ( p) .

Posons C0 = CC + CP = 113 pF , τ 0 = R0C0 et τ S = RSCS .

2. Condition pour un régime apériodique

Sylvain Géronimi Page 11 Rappel sur la théorie des circuits

3. Impédance d’entrée de la sonde

Trois cas de réglage de la sonde apparaissent au sein de la simulation ci-dessous, à savoir la