La logique séquentielle

Analyse d’un circuit séquentiel

Maintenant que nous connaissons la capacité de méomorisation des bascules, nous allons proceder à l’analyse d’un circuit
séquentiel comportant un elogique combonatoire et des bascules.
Le comportement d’un circuit séquentiel est determine par ses entrées, ses sorties et l’état des bascules.
Analyser un circuit sequential consiste à trouver les équations d’état des entrées, les équations d’état des sorties, la table d’état
et le diagramme d’état
Il s’agit de trouver au prochain clock, comment le circuit va se compter en function de l’état de ses entrées et de ses sorties
Laprocedure à suivre est la suivantes :
1. Écrire les equation des entrées
2. Ecrire les équations des sorties
3. Dresser la table d’état
4. Faire le diagramme d’état.

A noter que les equation d’état des entrées peuvent être appelées équations d’excitation
et la table d’état est souvent appellee table de transition.
Un circuit qui contient n bascules a 2n états.
 La logique séquentielle
Analyse d’un circuit séquentiel synchrone

Les circuits séquentiels peuvet être classé en deux categories en

function de l’equation de la sortie.
Si l’equation d’état de la sortie depend uniquement de l’état
courant, nous avons une machine de Moore.

Si l’equation d’état de la sortie depend de l’état courant et de l’état

des entrées nous avons une machine de Mealy
 La logique séquentielle
Analyse d’un circuit séquentiel synchrone utilisant une bascule D

Equations d’état
Equations d’état des entrées
DA = XQA + QB DB = QA QB
Equation d’état de la sortie
Y = XQA + XQB
Comme il s'agit de bascules D, nous avons
D=Q+, ce qui nous donne DA=QA+ et DB=QB+

Table d’état Diagramme d’état

États Présents Entrée États futurs Sortie
QA QB X QA+ QB+ Y 0/1

0 0 0 0 0 1 1/0 S0=00

0 0 1 0 0 0
0 1 0 1 1 0
0/0 S1=01
S3=11 0/1 1/0
0 1 1 1 1 0
1 0 0 0 0 1 0/0 S2=10 1/1
1 0 1 1 0 1 1/1

1 1 0 1 0 0
1 1 1 1 0 1
 La logique séquentielle
Analyse d’un circuit séquentiel synchrone utilisant des bascules D

Equations d’état
Equations d’état des entrées
Q+1 = D1 = X’ + Q1 Q+2 = D2 = X’ Q’1+X Q’2
Equation d’état de la sortie
Y = XQ1

Table d’état Diagramme d’état

États Présents Entrée États futurs Sortie

Q1 Q2 x Q1+ Q2+ Y
0 0 0 1 1 0
0 0 1 0 1 0
0 1 0 1 1 0
0 1 1 0 0 0
1 0 0 1 0 0
1 0 1 1 1 1
1 1 0 1 0 0
1 1 1 1 0 1
 La logique séquentielle
Analyse d’un circuit séquentiel synchrone utilisant des bascules JK

Equations d’état
Equations d’état des entrées
JA=QB KA=QBX’
JB=X’ KB=X xor QA

Equation d’état de la sortie : Pas de sortie

Table d’état Diagramme d’état

États Présents Entrée États futurs
1
QA QB X JA KA JB KB QA+ QB+
0 0 0 0 0 1 0 0 1 S0=00 0
0 0 1 0 0 0 1 0 0 0
0 1 0 1 1 1 0 1 1 0 S1=01

0 1 1 1 0 0 1 1 0 S3=11 1

1 0 0 0 0 1 1 1 1
1 0 S2=10
1 0 1 0 0 0 0 1 0
1 1 0 1 1 1 1 0 0 1
1 1 1 1 0 0 0 1 1
 La logique séquentielle
Analyse d’un circuit séquentiel synchrone utilisant des bascules T

Equations d’état

Equations d’état des entrées

TA=X TB=XQA
Equation d’état de la sortie : Y=QAQB

Table d’état Diagramme d’état

États Présents Entrée États futurs Sortie

QA QB X TA TB QA+ QB+ Y
0 0 0 0 0 0 0 0 0/0
0 0 1 1 0 1 0 0 S0=00 0/0
0 1 0 0 0 0 1 0 1/1
0 1 1 1 0 1 1 0 1/0 1/0 S1=01
1 0 0 0 0 1 0 0 0/1 S3=11
1 0 1 1 1 0 1 0 1/0
1 1 0 0 0 1 1 1 S2=10 0/0
1 1 1 1 1 0 0 1
 La logique séquentielle
Analyse d’un circuit séquentiel synchrone utilisant des bascules JK et T

Equations d’état des entrées : J = AB K= 𝐀. 𝐁 T = A⊕B⊕Q0⊕Q1 Equation de la sortie : Z=Q1

Table d’état Diagramme d’état

Q0 Q1 A B J= K= 𝐀. 𝐁 T= Q0 Q1 Z=
AB A⊕B⊕ + + Q1
Q0⊕Q1

0 0 0 0 0 1 0 0 0 0
0 0 0 1 0 0 1 0 1 0
0 0 1 0 0 0 1 0 1 0
0 0 1 1 1 0 0 1 0 0
0 1 0 0 0 1 1 0 0 1
0 1 0 1 0 0 0 0 1 1
0 1 1 0 0 0 0 0 1 1
0 1 1 1 1 0 1 1 0 1
1 0 0 0 0 1 1 0 1 0
1 0 0 1 0 0 0 1 0 0
1 0 1 0 0 0 0 1 0 0
1 0 1 1 1 0 1 1 1 0
1 1 0 0 0 1 0 0 1 1
1 1 0 1 0 0 1 1 0 1
1 1 1 0 0 0 1 1 0 1
1 1 1 1 1 0 0 1 1 1