Elecseq 1

LOGIQUE SEQUENTIELLE
1
Logique séquentielle
Circuits séquentiels
Dans les circuits combinatoires, les signaux de sortie ne dépendent

que des signaux d ’entrée présents au même instant.
Dans les circuits séquentiels, il y a de la rétroaction : les signaux de

sortie ne dépendant pas uniquement des entrées, mais aussi de
leur séquence. Le circuit se rappelle des entrées et des états
antérieurs : il a une mémoire du passé.
L’étude des circuits combinatoires repose sur l’algèbre de Boole.

Celle des circuits séquentiels repose sur la théorie des automates
finis.
2
Concept d’automate fini
Un automate fini possède un nombre fini d’éléments et de mémoires.
Un automate fini ne peut prendre que 2n états appelés états internes,

où n est le nombre de bits de mémoire.
On peut caractériser un automate par :

Sa fonction de transfert
Sa table de transition
Son diagramme d’états ou de transition
3
Concept d’automate fini
Exemple :
Diagramme d’état ou de transition
entrée / sortie Table de transition
1/0
q(t) e(t) 0 1
0/0 q=0 q=1 1/1 0 0 1
1 0 1 q(t+1)
0/1
état état q(t) e(t) 0 1
0 0 0
1 1 1 s(t)
Fonction de transfert :
q(t+1) = e(t)
s(t) = q(t)
4
Circuits asynchrones et synchrones
• Dans les circuits asynchrones, la sortie est modifiée dès qu’il y a un
changement de l’état des entrées.
• Dans les circuits synchrones, la sortie ne change qu’après un signal
d’horloge. Les circuits synchrones sont plus simples à synthétiser et
à analyser.
Bistables
L’élément de base de tout circuit séquentiel est le bistable (bascule,
flip-flop), qui est un circuit, lui-même asynchrone, qui servira d’élément
de mémoire pour les circuits synchrones ou asynchrones.
5
Bistables
Bistable RS S
Q2
On observe que si S = 0 et R = 0, le circuit
est dans l’un de deux états stables : Q1 =
0 et Q2 = 1 ou Q1 = 1 et Q2 = 0. Q1
R
0 0
1 0
0 1
1 0
0 1
0 0
6
Bistables
S
Bistable RS Q2
Si S = 1 et R = 0, alors Q1= 1 et Q2 = 0.
C’est la transition «SET». Q1
R
Si S = 0 et R = 1, alors Q1 = 0 et Q2 = 1.
C ’est la transition «RESET».
1 0
0 1
1 0
0 1
1 0
0 1
7
Bistables
S
Bistable RS Q2
Si S = 1 et R = 1, alors Q1= 0 et Q2 = 0.
Mais cette combinaison n’est pas désirable, R
Q1
car si on remet nos entrées simultanément à
0, on ne peut pas prévoir l’état final du circuit. 1
0
0
On remarque que dans les trois autres cas,
0
Q2 = Q’1. 0
1
8
Bistables
Bistable RS
On résume ce comportement dans le tableau suivant :
Sn Rn Q1n+1 Q2n+1
S
Q
0 0 Q1n Q1n stable
1 0 1 0 set
0 1 0 1 reset
Q
1 1 0 0 interdit R
Ou encore :
Q1n+1 = Sn + Rn.Q1n
9
Bistables
Bistable RS avec horloge
S
Q
Qn+1 = Sn + Rn.Qn
C ou
Qn+1 = Cn.Qn + Cn(Sn+Rn.Qn)
Q
R
S Q
C
R Q
10
Bistables
Bistable D asynchrone
Nous voyons que la sortie Q suit l’entrée D tant que EN=1.

Si EN=0, la sortie Q maintient l’état précédent
11
Bistables C Dn Qn+1
Bistable D avec horloge 0 0 Qn
0 1 Qn
1 0 0
D 1 1 1
Q
D Q
C Qn+1 = Dn
C Q ou
Q Qn+1 = DnC + QnC
L’inverseur élimine complètement la possibilité

d’avoir la combinaison 1-1 à l’entrée des NOR.
12
Configuration maitre esclave
• La bascule D est à déclenchement sur niveau haut ou bas c’est-à-
dire qu’elle fonctionne lorsque le signal déclencheur est égal à 1 ou
0. Il est quelque fois plus simple de concevoir un circuit séquentiel
dont les sorties sont déclenchées sur front montant (de 0 à 1) ou
sur front descendant (de 1 à 0) du signal d’horloge.
• Nous pouvons obtenir un tel fonctionnement en associant deux
bascules D dans la configuration dite ‘maitre esclave’.
13
Bascules D en maitre esclave
Pour analyser le fonctionnement, on utilise un diagramme

temporelle.
14
Bascules D en maitre esclave
On voit que Q change sur front

montant de l’horloge
On pourra noter que les délais de propagation sont négligés dans le

diagramme
15
Bistables
Bistable T asynchrone
Bistable T synchrone
16
Bistable JK
• La bascule JK fonctionne comme une bascule JK synchrone dont l’état
illégal est remplacé par un état ‘toggle’ dont les sorties sont
complémentées.
Q’ est l’état suivant et Q est l’état courant

17
Bistables
Application : registre D de 4 bits
18
Bistables
Application : décaleur à droite
19
Bistables
Application : compteur binaire asynchrone modulo-16
20

Elecseq 1

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Elecseq 1

Transféré par

Droits d'auteur :

Formats disponibles

LOGIQUE SEQUENTIELLE

Dans les circuits combinatoires, les signaux de sortie ne dépendent

Dans les circuits séquentiels, il y a de la rétroaction : les signaux de

L’étude des circuits combinatoires repose sur l’algèbre de Boole.

Un automate fini ne peut prendre que 2n états appelés états internes,

On peut caractériser un automate par :

Nous voyons que la sortie Q suit l’entrée D tant que EN=1.

L’inverseur élimine complètement la possibilité

Pour analyser le fonctionnement, on utilise un diagramme

On voit que Q change sur front

On pourra noter que les délais de propagation sont négligés dans le

Q’ est l’état suivant et Q est l’état courant

Vous aimerez peut-être aussi