ère

1 année

Cycle d’ingénieur
GE/GI/GRT

4 ETUDE DES BASCULES ET

DES COMPTEURS

LOGIQUE

Pr. A. TAJER
 ETUDE DES BASCULES
ETUDE DES COMPTEURS ASYNCHRONES ET
SYNCHRONES

I) ETUDE DES BASCULES OU BISTABLES :

Une bascule est un dispositif à deux états de sorties stables. Le passage d'un
état à l'autre se fait par une sélection des combinaisons à l'entrée. C'est un circuit
séquentiel, puisque l'état de sortie dépend de la séquence de changement des
entrées et non pas de l'état de celle-ci.
Un tel système obéit toujours au principe décrit à la figure1.

SYSTEME COMBINATOIRE
A
SYSTEME COMBINATOIRE S

B
s

S = f(A,B,s) RETARD

Figure 1

Dans le cas des bistables, le retard qui figure sur le schéma est dû aux délais
de propagation des opérateurs logiques qui constituent le système combinatoire.

A) Bascules asynchrones :
1) Rappels théoriques :

L'élément de base des circuits bascules, constitué par deux

portes NAND rétrocouplés et par deux inverseurs, est donné à la figure 2.
RA0

S Q

R Q

RA1

Figure 2

Si RA0 = 0 et RA1 = 1 alors Q = 1

1
 _
Si RA0 = 1 et RA1 = 0 alors Q = 1
La condition RA0 = RA1 = 0 est INTERDITE. Afin d'éviter
cette condition, on relie souvent RA0 à RA1 par l'intermédiaire d'un inverseur et on
ne dispose ainsi que d'une seule entrée " Validation ".

Lorsque la condition RA0=RA1=1 est réalisée, l'équation

caractéristique, encore appelée équation de transition de la bascule, s'écrit:
_
Qn+ = S + R .Qn

Qn est un état stable quelconque de la bascule et Qn+ le

nouvel état stable obtenu après variation de R et S. La table de vérité s'écrit donc :

RS
QN 00 01 11 10 S R Q N+
0 2 3 1
0 0 1 0 0 0 0 QN
4 6 7 5
1 1 1 0 0 0 1 0

Fonction Q +N
1 0 1
1 1 0

B) Bascules RS à verrou - Bascule D :

Les entrées R et S de la bascule précédente sont reliées à une horloge

H (figure 3).
RA0

S
Q

Q
R

RA1

Figure 3

1) Montrer que pour H = 1, l'équation caractéristique de la bascule est

la même que pour la bascule asynchrone de la figure 2.

2) Montrer que pour H = 0, la bascule est en position de

mémorisation et ne voit pas ainsi les variations des entrées R et S. Montrer que le
système bascule sur le front montant de l'horloge.

2
 3) Par l'intermédiaire d'un inverseur, on relie l'entrée S à R (figure 4)
que l'on dénomme alors bascule D.
RA0

D
Q

RA1

Figure 4

Montrer et vérifier expérimentalement que lorsque H = 1, l'équation

de transition de la bascule est : Qn+ = D et que pour H = 0 la bascule se trouve en
position mémoire.

C) Bascule JK - Bascule Maître-Esclave :

La bascule JK maître-esclave est une bascule RS synchrone dont les

entrées R et S sont la combinaison, par l'intermédiaire de portes ET, de Q avec K et
_
de Q avec J (figure 5).

J Bascule RS Q
S
H
Maître - Esclave
K R Q

Figure 5

L'équation caractéristique de cette bascule s'écrit :

_ _
Qn+ = J. Q n + K .Qn

Le schéma complet de la bascule est donné en figure 6. Il représente

en fait le fonctionnement du circuit spécifique 7473. Le basculement se fait sur le
front descendant de l'horloge.

3
 J
Q
H

Q
K

Figure 6

1) Vérifier, en utilisant le circuit 7473, la table de vérité de la

bascule JK :

J K Q N+
0 0 QN
0 1 0
1 0 1
1 1 QN

Vérifier ainsi que pour H = 0, la bascule ne voit pas les

variations des entrées (effet de mémorisation).

2) Montrer et vérifier expérimentalement que lorsque

J = K = 1, la sortie Q s'inverse à chaque impulsion d'horloge ( front descendant )
et ainsi le montage se comporte comme un diviseur par 2. Utiliser un générateur
d'impulsion et visualiser le résultat sur une LED.

II) ETUDE DES COMPTEURS ASYNCHRONES ET SYNCHRONES :

A) Compteurs asynchrones :
1) Rappels théoriques :

La façon la plus simple de faire une échelle de comptage

binaire naturel est d'utiliser des bascules JK et de relier la sortie de la bascule n à
l'horloge de la bascule n+1 en faisant J = K = 1. Dans ce cas la sortie de la bascule
change d'état chaque fois que son entrée horloge transite de "1" à "0" ( basculement
sur le front descendant de l'horloge ). Donc, si n bascules sont ainsi connectées, la
sortie de la dernière délivre, pendant un intervalle de temps donné, 2n fois moins
d'impulsions que n'en soit appliquées sur l'entrée "horloge" de la première bascule.
L'ensemble constitue un diviseur par 2n.

En considérant simultanément la sortie de chaque bascule,

l'état de l'ensemble présente un nombre binaire de n bits qui change à chaque

4
impulsion d'horloge : l'ensemble constitue donc également un compteur binaire. Il
s'agit d'un compteur asynchrone car le basculement de chaque flip-flop (bascule)
est commandé par celui qui le précède. Si maintenant nous voulons réaliser un
compteur qui sélectionne le nombre des états à compter (par exemple de 0 à 5 ou de
3 à 9) il faut choisir les entrées Ji et Ki des bascules et les entrées "horloge" en se
souvenant des règles suivantes :

 une sortie A peut être utilisée comme horloge d'une

autre bascule B si à chaque transition de B correspond un front descendant de A.

 une bascule JK est aveugle si le niveau de son

horloge est zéro.
 une bascule JK maître-esclave ne bascule au
maximum qu'une seule fois si pour H = 1 il y a variation des entrées J et K.

Un compteur binaire destiné à compter jusqu'à un nombre

spécifique (N-1), puis stopper ou destiné à compter jusqu'à N-1, se mettre à zéro,
recommencer sa séquence de comptage et ainsi de suite, est appelé compteur
modulo N. Il peut être d'ailleurs asynchrone ou synchrone. Quand il stoppe après la
séquence de comptage, en attendant un signal extérieur de remise à zéro pour
repartir, il est dit "non récurrent" (self stopping) ; dans le cas contraire, il est dit "à
recyclage" (recycling).

2) Manipulation :
a) Réaliser le compteur asynchrone de la figure 7.
"1"

Ja Qa Jb Qb Jc Qc Jd Qd

Horloge H H H H

Ka Qa Kb Qb Kc Qc Kd Qd

Reset

Figure 7

On connectera l'entrée horloge à un bouton poussoir et on

appliquera la sortie de chaque bascule à une diode LED. Quel est le rôle de l'entrée
"Reset" ?

b) Etablir la table de comptage du système. Dans quel code le

comptage s'effectue-t-il ?

5
 c) En connectant l'entrée d'horloge de la première bascule à un
générateur de très basse fréquence ( quelques hertz ) et la sortie de chaque bascule à
une diode LED, montrer que le système de la figure 8 peut compter de 0 à 9.

1 Ja Qa Jb Qb 1 Jc Qc Jd Qd

Horloge H H H H
1 Ka Qa 1 Kb Qb 1 Kc Qc 1 Kd Qd

Reset

Figure 8

d) En connectant l'entrée horloge de la première bascule à un

générateur de signaux carrés 5V, 1 Khz, visualiser sur un oscilloscope que la sortie
D donne un signal de fréquence f(horloge)/10 (diviseur par 10).

e) En appliquant le signal du générateur sur l'entrée d'horloge

de la deuxième bascule (en déconnectant la sortie A), montrer que la sortie D donne
un signal de fréquence f(horloge)/5. Visualiser le résultat sur l'oscilloscope.

B) Compteurs synchrones :
1) Rappels théoriques :

Un compteur asynchrone doit, à chaque impulsion

d'horloge, propager l'information du bit de plus faible poids au bit de plus fort
poids avant de se fixer dans un état stable. Il y a une perte de temps, et le non
synchronisme de transition pour les divers bits peut être gênant. On évite cet
inconvénient avec des compteurs synchrones où tous les changements d'état se font
simultanément. Par exemple, lors du passage de 0111 à 1000, tous les bits se
complémenteront en même temps si le compteur est synchrone.

Tous les compteurs synchrones possèdent les points

communs suivants :
 chaque bit est donné par l'état de sortie d'une bascule JK.

 les impulsions d'horloge à compter sont appliquées

simultanément à l'entrée H de toutes les bascules JK.

6
  les entrées J et K sont reliées aux sorties précédentes par un
circuit plus ou moins complexe, dépendant du code choisi et du cycle de comptage.

2) Manipulation:

a) Construire le compteur binaire synchrone à 4 bits de la

figure 9.

1 Ja Qa Jb Qb Jc Qc Jd Qd
H H H H
1 Ka Qa Kb Qb Kc Qc Kd Qd

Reset

Horloge

Figure 9

b) Etablir la table de comptage. Des impulsions sont envoyées

aux entrées horloge par un générateur de très basse fréquence (quelques hertz) et
l'état de sortie de chaque bascule est visualisé à l'aide de diodes LEDS.

c) Dans quel code le comptage s'effectue-t-il ? Expliquer le

fonctionnement du système.

Ja Qa 1 Jb Qb Jc Qc

H H H

Ka Qa Kb Qb Kc Qc

Reset

Horloge

Figure 10
d) Visualiser le résultat du montage de la figure 10 à l'aide de
diodes LEDS. Que représente ce montage ?

C) Compteur - Décompteur Synchrone :

7
 Pour certaines applications, il est nécessaire de pouvoir effectuer soit
un comptage, soit un décomptage. On fait alors appel à un compteur-décompteur
qui possédera deux entrées supplémentaires : une commande de comptage ("up
enable") et une commande de décomptage ("down enable").

a) Construire le compteur-décompteur de la figure 11.

b) Quels niveaux logiques doivent être appliqués sur les

commandes "up enable" et "down enable" pour permettre respectivement le
comptage et le décomptage ?

c) Vérifier le fonctionnement du système.

Up enable

1 Ja Qa Jb Qb Jc Qc
H H H
Ka Qa Kb Qb Kc Qc

Reset

Horloge

Down enable

Figure 11