THÈME 3 : LOGIQUE SEQUENTIELLE

COMPTEURS/DECOMPTEURS INTEGRES SYNCHRONES

Compteurs intégrés 74162 - 74163 :
1- Présentation :
- 74162 : compteur synchrone BCD.
- 74163 : compteur synchrone binaire modulo 16.

- CLK : entrée d’horloge, active sur front montant.

- ENP et ENT : entrée de validation ou autorisation du
compteur :
 Compteur validé : si ENT = 1 et ENP = 1.
 Compteur bloqué : si ENT ou ENP = 0. Figure 1

 Le mode de chargement est validé lorsque ̅̅̅̅̅̅̅̅̅ = 0 : le compteur charge les valeurs
des entrées de programmation DCBA. Il doit attendre le front montant de l’horloge CLK
(puisque l’entrée de chargement est synchrone) pour
charger cette valeur sur les sorties :
QDQCQBQA = DCBA .
 Le mode de chargement est désactivé lorsque
̅̅̅̅̅̅̅̅̅ = 1.

- ̅̅̅̅̅̅̅ : entrée de remise à zéro synchrone :

Figure 2
 Le mode de remise à zéro est active lorsque ̅̅̅̅̅̅̅ = 0: le compteur doit attendre le front
montant de l’horloge CLK pour passer à zéro.
 Le mode de remise à zéro est désactive lorsque ̅̅̅̅̅̅̅ = 1,
- RCO : sortie de fin du comptage.
 RCO = 1 : fin d’un cycle de comptage de 0 à 9 (pour le CI 74162),
fin d’un cycle de comptage de 0 à 15 (pour le CI 74163).
 La sortie RCO est utilisée pour la mise en cascade synchrone des compteurs.

1
2- Brochages des circuits intégrés 74162 – 74163:

Figure 3

3- Symboles logiques des CI 74162 – 74163 :

Figure 4

4- Description des broches :

désignation N° broche fonction
̅̅̅̅̅̅̅̅ 9 Entrée de chargement synchrone (active au niveau bas)
A, B, C, D 3,4,5,6 Entrées de données (entrées de programmation)
̅̅̅̅̅̅̅ 1 Entrée de remise à zéro synchrone (active niveau bas)
CLK 2 Entrée d’impulsion d’horloge (front déclenché : front montant)
ENP 7 Entrée de validation de comptage
ENT 10 Entrée de validation de comptage et activation de RCO
QA, QB, QC, QD 14,13,12,11 Sorties du compteur/décompteur
RCO 15 Sortie d’horloge pour la mise en cascade ou sortie de fin de
comptage
VCC 16 Tension d’alimentation
GND 8 Masse (0 V)

2
5- Outil de description :
a) Table de fonctionnement des circuits intégrés 74162 - 74163 :
M e ’ cti n ̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅ ENT.ENP CLK
QA=A , QB=B ,
Chargement synchrone 0 1 X 
QC= C , QD=D
Remise à zéro (CLR)
QA=0 , QB=0 ,QC=0 , QD=0 X 0 X 
synchrone
Inhibition Qn+1 = Qn ; bloqué - non
1 1 0 X
(sans changement) validé
Compteur décimal (0...9)
pour le 74162
Comptage (incrémentation) 1 1 1 
Compteur binaire (0...15)
pour le 74163

b) Chronogrammes du circuit intégré 74162 :

Figure 5

3
 c) Chronogrammes du circuit intégré 74163 :

Figure 6

6- Mise en cascade synchrone des compteurs intégrés 74162 - 74163 :

Figure 7