LOGIQUE SEQUENTIELLE

Info Appliquée
SMI3 2023-2024
1
 Plan du Chapitre

1. Définition

2. Définition d’une bascule

3. Présentation de quelques bascules (RS, D, JK)

4. Applications :

1. Les compteurs modulo n

2. Les registres

3. Les mémoires
2
 Définitions

Logique combinatoire Logique séquentielle

• la valeur des sorties St dépend • La valeur des sorties à l’instant

de la valeur des entrées (Ei) t dépend de la valeur des
entrées et de la valeur des
St = f(E0, E1, E2…) sorties à l’instant t-1
St = f(E0, E1, E2…, St-1)

3
Exemple de circuit séquentiel

4
 Notation des états

• Comment noter un état « Q » dans le passé, le

présent ou le futur?
Temps

Q(n-1) : état de Q(n) : état de Q(n+1) : état

Q à l'instant Q à l'instant de Q à l'instant
précédent présent suivant

5
L’horloge composant passant indéfiniment et régulièrement d’un niveau haut à un
niveau bas (succession de 1 et de 0).

Niveau Haut: 1 Front

montant
1
0 0

Niveau Bas : 0
Front
descendant La période T en seconde

Fréquence = nombre de changement par seconde en hertz (Hz)

Fréquence = 1/période f 1
T
Une horloge de 1 hertz a une période de 1 seconde
……………………………1 megahertz……………………..1 millisec
……………………………1 gigaHz……………………………..1 nanoSec 6
 Synchrones/Asynchrones
• Les bascules asynchrones : non asservies à une horloge et
prenant en compte leurs entrées à tout moment.

• Les bascules synchrones : asservies à des impulsions

d’horloge et donc insensibles aux bruits entre deux tops.

Données
Entrées sorties
Bascule
Asynchrone
Synchrone
Horloge
7
 Fonctions mémoires

• Bascule RS à porte NAND

0
/S 1 0
& Q
/R /S Qn Qn+1 /Qn+1
0 0 0 1 1

/R & 1
/Q
0

Rappel sur le NAND

0 NAND X = 1
1 NAND X = X 8
 Fonctions mémoires

• Bascule RS à porte NAND

0
/S 1 1
& Q
/R /S Qn Qn+1 /Qn+1
0 0 0 1 1
0 0 1 1 1
/R & 1
/Q
0

Rappel sur le NAND

0 NAND X = 1
1 NAND X = X 9
 Fonctions mémoires

• Bascule RS à porte NAND

1
/S 0 0
& Q
/R /S Qn Qn+1 /Qn+1
1
0 0 0 1 1
0 0 1 1 1
/R & 1
/Q 0 1 0 0 1
0

Rappel sur le NAND

0 NAND X = 1
1 NAND X = X 10
 Fonctions mémoires

• Bascule RS à porte NAND

1
/S 0 1
& Q
/R /S Qn Qn+1 /Qn+1
1
0 0 0 1 1
0 0 1 1 1
/R & 1
/Q 0 1 0 0 1
0 0 1 1 0 1

Rappel sur le NAND

0 NAND X = 1
1 NAND X = X 11
 Fonctions mémoires

• Bascule RS à porte NAND

0
/S 1 0
& Q
/R /S Qn Qn+1 /Qn+1
0 0 0 1 1
0 0 1 1 1
1
/R & 0
/Q 0 1 0 0 1
1 0 1 1 0 1
1 0 0 1 0
Rappel sur le NAND
0 NAND X = 1
1 NAND X = X 12
 Fonctions mémoires

• Bascule RS à porte NAND

0
/S 1 1
& Q
/R /S Qn Qn+1 /Qn+1
0 0 0 1 1
0 0 1 1 1
1
/R & 0
/Q 0 1 0 0 1
1 0 1 1 0 1
1 0 0 1 0
Rappel sur le NAND 1 0 1 1 0
0 NAND X = 1
1 NAND X = X 13
 Fonctions mémoires

• Bascule RS à porte NAND

1
/S 0 0
& Q
/R /S Qn Qn+1 /Qn+1
1
0 0 0 1 1
0 0 1 1 1
0
/R & 1
/Q 0 1 0 0 1
1 0 1 1 0 1
1 0 0 1 0
Rappel sur le NAND 1 0 1 1 0
0 NAND X = 1 1 1 0 0 1
1 NAND X = X 14
 Fonctions mémoires

• Bascule RS à porte NAND

1
/S 1 1
& Q
/R /S Qn Qn+1 /Qn+1
0
0 0 0 1 1
0 0 1 1 1
1
/R & 0
/Q 0 1 0 0 1
1 0 1 1 0 1
1 0 0 1 0
Rappel sur le NAND 1 0 1 1 0
0 NAND X = 1 1 1 0 0 1
1 NAND X = X 1 1 1 1 0
15
 Fonctions mémoires
• Bascule RS à porte NAND
/R /S Qn Qn+1 /Qn+1 REMARQUE /S
0 0 0 1 1 & Q

0 0 1 1 1 Indéterminée
0 1 0 0 1 Mise à 0
0 1 1 0 1 (R=1: Reset) /R & /Q

1 0 0 1 0 Mise à 1
1 0 1 1 0 (S=1: set)
/R /S Qn+1
1 1 0 0 1
0 0 Interdit
1 1 1 1 0 Mémoire
0 1 0
1 0 1
1 1 Qn
16
 Fonctions mémoires
• Bascule RS à porte NOR
R
R S Qn Qn+1 /Qn+1 > Q
0 0 0 0 1 1
0 0 1 1 0
0 1 0 1 0 S > /Q
0 1 1 1 0 1
1 0 0 0 1
1 0 1 0 1 R S Qn+1

1 1 0 0 0 0 0 Qn

1 1 1 0 0 0 1 1
1 0 0
O NOR X = Non X
1 1 Interdit
1 NOR X = 0
17
 Remarque

Si R = S = 1 alors Q = Q’ = 0 Si R = S = 1 alors Q = Q’ = 1

Si R = S = 0 alors Q n+1 = Q n Si R = S = 0 alors Q n+1 = Q n

 Conclusion

Avantages

 Simplicité

Inconvénients

 Existense d’un état interdit

 Sensibilité aux parasites ( tout événement sur
1 entrée affecte la sortie)

19
 Bascule RS-H
S
& & Q

R & & /Q

Si H=0, la bascule
garde en mémoire le
dernier état des
sorties Q et /Q

Si H=1, la bascule
fonctionne comme
une bascule RS
20
 Bascule RS-H

 La bascule RSH est une bascule RS

synchronisée par un signal d’horloge H.

 Cette bascule a toujours un état interdit.

 Elle reste sensible aux parasites mais elle l’est

moins que la bascule RS puisqu’elle est
uniquement sensible sur le niveau haut de l’horloge

21
 Latch D
Table de vérité :

 Un latch D (ou verrou) est un circuit séquentiel synchrone

 La sortie Q recopie l’entrée D en mémoire lorsque le signal d’horloge H est
actif
 Il permet d’éliminer l’état indésirable. 22
 Remarque
D
& & Q
H

& & /Q

Latch D réalisé Latch D réalisé

avec des portes NAND avec des portes NOR

23
 Exemple de bascule D (flip-flop)
Réagissant au front montant
D=S
Q

H’
X
t t
H

t D

X t
Table de vérité
H
H’
H D Q
t H’  1 1
 0 0
t
1,0 X mém.
Q
24
t
Exemple de bascule D (flip-flop)
Réagissant au front descendant

t Table de vérité
H
H D Q
 1 1
Q0  0 0
0,1 X mém.
t
Q
25
 Bascule D (Flip-Flop)
 Une bascule D (Flip-Flop) est un circuit séquentiel synchrone.
 La sortie Q recopie l’entrée D lorsque le signal d’horloge H passe de 0 à
1 (front montant).
 La bascule D maintient un état binaire indéfiniment jusqu’à ce qu’un
signal d’entrée le commute vers un autre état.

26
Bascule J-K

27
 Bascule J-K
0
J & 0
0
00
≥ D Q
0
H
0
K & H Q

J K Qn Qn+1
0 0 0 0

28
 Bascule J-K
0
J & 0
1
11
≥ D Q
0 1 1
K & H
H Q

J K Qn Qn+1
0 0 0 0
0 0 1 1

29
 Bascule J-K
0
J & 0
0
00
≥ D Q
1 0 0
K & H
H Q

J K Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0

30
 Bascule J-K
J &

≥ D Q

K & H Q

Schéma synoptique d’une

Bascule J K
J K Qn Qn+1
0 0 0 0
Mémoire
0 0 1 1
0 1 0 0 J K Qn+1
Mise à 0 0 0 Qn Mémoire
0 1 1 0
0 0 0 1 0 Mise à 0
1 1
Mise à 1 1 0 1 Mise à 1
1 0 1 1
1 1 0 1 1 1 Qn Inversion
Inversion
1 1 1 0 31
Les 2 Bascules J-K

32
Entrées asynchrones

33
 LES COMPTEURS

 Circuits logiques capables de compter ou

décompter à chaque impulsion d’horloge.
 Les compteurs se présentent généralement sous
la forme de circuits intégrés. Ces derniers
contiennent principalement des bascules.
 Ils comptent, le nombre d’impulsions (appliquées
à son entrée) suivant le système de numération
binaire.
34
 Description des entrées/sorties
Entrées :
• Horloge (H, CLK, CP)
Entrée permettant une évolution de la sortie.
Front montant actif : Front descendant actif :

• Remise à zéro (Reset, CLR)

Entrée permettant une mise à zéro des sorties.
Active sur niveau haut ou niveau bas.
Sorties :
• Q2, Q1, Q0
35
Q2 : poids fort Q0 : poids faible
 Schéma d’un compteur 3 bits

Entrée
de mise à 0
Q2

COMPTEUR
Q1 Sorties
Horloge Q0

36
 CHRONOGRAMMES
Horloge active sur front descendant

1
H
0

1
Q0 0 1 0 1 0 1 0 1 0 1 0
0

1
Q1 0 0 1 1 0 0 1 1 0 0 1
0

1
Q2 0 0 0 0 1 1 1 1 0 0 0
0

0 1 2 3 4 5 6 7 0 1 2
37
 COMPTEUR 3 BITS

Le compteur précédent compte de 0 à 7.

On dit que c’est un compteur modulo 8.

En observant les signaux on remarque que :

F : fréquence du signal H
F0 = F/2 F0 : fréquence du signal Q0

F1 = F/4 F1 : fréquence du signal Q1

F2 = F/8 F2 : fréquence du signal Q2

Un compteur peut servir de diviseur de fréquences.

38
 COMPTEUR ASYNCHRONE
Dans la structure asynchrone, l’impulsion de progression
du compteur est appliquée sur l’entrée d’horloge du
premier étage, les entrées d’horloge des autres bascules
reçoivent le signal de sortie de l’étage précédent.

1 1 1

SET SET SET

J Q J Q J Q
Horloge

K CLR Q K CLR Q K CLR Q

Remise à 0

Q0 Q1 Q2

39
Compteur asynchrone modulo N = 2n

 Contient n bascules JK.

 J=K=1.

 Les bascules sont montées en cascade.

40
Compteur asynchrone modulo8 =2³
• 3 bascules sont nécessaires.
1 1 1

SET SET SET

J Q J Q J Q
Horloge

K CLR Q K CLR Q K CLR Q

Remise à 0

Q0 Q1 Q2

t
Q0

t
Q1

t
Q2

t
Q0 0 1 0 1 0 1 0 1 0 1
Q1 0 0 1 1 0 0 1 1 0 0
Q2 0 0 0 0 1 1 1 1 0 0
N 0 1 2 3 4 5 6 7 0 1

41
 Compteur asynchrone modulo N  2n

 On cherche la puissance de 2 immédiatement

supérieure à N.

 L’exposant de cette puissance de 2 donne le

nombre de bascules JK à monter en cascade.

 Si par exemple N =10 2³< 10 <24 → 4 bascules

42
Un compteur modulo 10 doit compter de 0 à 9
• Il faut donc arrêter le compteur à la valeur 1001.

• Il faut détecter la combinaison Q3Q2Q1Q0 =1010 et la

renvoyer sur « clear »
Remise à zéro (0000)

(10)10  (1010) 2
Q0
Q1
Q2 Q1 = Q3  1 Q1.Q3  1
Q3

Q1 Q1 .Q3
& Vers RESET de toutes
Les bascules
Q3
43
H

t
Q0

t
Remise à 0 des 4
Q1
bascules
t
Q2

t
Q3

N 0 1 2 3 4 5 6 7 8 9 0 44
 Décompteur:
• Un décompteur possède les mêmes
caractéristiques qu'un compteur à ceci
près qu'à :
– chaque nouvel événement le code binaire de
sortie est décrémenté de 1.

45
Inconvénients du Compteur asynchrone

 Une bascule ne réagit pas immédiatement à un changement

sur son entrée d'horloge. Il existe un temps de transfert
entre Clk et Q0, entre Q0 et Q1, et entre Q1 et Q2.
 Apparition des états transitoirs indésirables

 Solution: Compteur synchrone!!

46
 COMPTEUR SYNCHRONE

Dans un compteur synchrone :

 Toutes les bascules reçoivent le même signal d’horloge en même temps :

toutes les sorties du compteur basculent donc au même instant, sans

faire apparaître de décalage entre elles.

Qa Qb Qc Qd

D Q D Q D Q D Q

/Q /Q /Q /Q

H 47
 COMPTEUR SYNCHRONE
Réalisation d’un compteur synchrone :
 A chaque front actif d’horloge, une bascule réagira en fonction

des états qui étaient présents sur ses entrées J et K avant le

front d’horloge. Les équations des entrées J et K de chaque
bascule à l’instant t (état n) se déterminent donc à partir de
l’état qui est sur les sorties à cet instant t, mais en connaissant
les valeurs que l’on veut obtenir sur les sorties à l’instant t+1
(état n+1).
 Le fonctionnement d’un compteur peut être résumé par son

digramme de transitions, qui représente l’ensemble des

valeurs de sortie du compteur durant un cycle. Pour un
compteur 3 bits complet, il compte de 0 à 7 puis recommence à
0.

48
 Table de transition
Table de vérité de la bascule J K

J K Qn Qn+1 • On définit la table

0 0 0 0 de transition de la
0 0 1 1 bascule JK.
0 1 0 0
Qn Qn+1 J K
0 1 1 0
0 0 0 X
1 0 0 1
0 1 1 X
1 0 1 1
1 0 X 1
1 1 0 1
1 1 X 0
1 1 1 0 49
Compteur synchrone modulo 8

N Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
0 0 0 0 0 X 0 X 1 X
1 0 0 1 0 X 1 X X 1
2 0 1 0 0 X X 0 1 X
3 0 1 1 1 X X 1 X 1
4 1 0 0 X 0 0 X 1 X
5 1 0 1 X 0 1 X X 1
6 1 1 0 X 0 X 0 1 X
7 1 1 1 X 1 X 1 X 1
50
Compteur synchrone modulo 8
Déterminer les Ji et les Ki pour faire passer Qi à Qi+1

51
Tableaux de Karnaugh

J0 = 1 K0 = 1

J1 = Q0 K1 = Q0

J2 = Q0 Q1 K2 = Q0 Q1

52
Les équations de JetK:

• Alors : J0 =K0= 1
–J1 = K1=Q0
– J2 = K2 = Q0 Q1
1

SET SET SET

J Q J Q J Q
Horloge

K CLR Q K CLR Q K CLR Q

Q0 Q1 Q2
Compteur synchrone modulo 8
53
 LES REGISTRES
• Une bascule est l’élément de base de la logique séquentielle.

• Une bascule permet de mémoriser un seul bit.

• Un registre est un ensemble ordonné de n bascules.

• Un registre permet de mémoriser ( sauvegarder) une

information sur n bits.

Exemple :

54
 Types de registres

• Il existe plusieurs types de registres :

– Registre à entrées parallèles et sorties parallèles

(Registre à chargement parallèle ).

– Registre à entrée série et sortie série

– Registre à entrée série et sortie parallèle.

– Registre à entrée parallèle et sortie série.

55
 Types de registres
Chargement

E Série Parallèle
S
Série

Parallèle

56
 Registre à entrées parallèles et sorties parallèles
(Registre parallèle )

• Il peut charger une information sur N bits en même temps.

• Les n bascules changent d’états en même temps.

• Chaque bascule Bi prend la valeur de l’information i.

• Lorsque : H=0  état mémoire,

H=1  chargement

57
 Registre à entrée série et sortie série
( Registre à décalage )
• L’information est introduite bit par bit ( en série).

• L'ensemble du registre est décalé d'une position ( Bi, Bi+1) et la bascule B0

reçoit une nouvelle entrée ES.

• Un tel registre est appelé registre à entrée série à gauche et à sortie série à
droite ou registre à décalage à droite.

58
Registre à entrée série et sortie série
( Registre à décalage )

Entrée Sortie
D Q D Q D Q D Q
Série Série

E Q0 Q1 Q2 Q3

a x x x x
b a x x x
c b a x x
d c b a x
t e d c b a

59
 Registre à entrée série et sortie série
( Registre à décalage )

registre à entrée série à droite et à sortie série à gauche

ou registre à décalage à gauche

 Registre parallèle

Registre à décalage
 Registre universel 4-bits

 Peut effectuer le chargement parallèle et le décalage dans les deux directions.

62
Table de fonctionnement

63
Schéma logique du registre Universel 4-bits

64