Académique Documents
Professionnel Documents
Culture Documents
Volume
Architecture des
Ordinateurs
OBJECTIFS DU COURS
COMPRENDRE LE SETUP
INTRODUCTION
Les données qu’un utilisateur exploite sur sa machine (texte, images, sons, élé-
ments de bases de données, etc) sont toujours transformées en bits lorsqu’un
ordinateur s’en occupe.
Le format le plus fréquent pour des données binaires va de 1 à 8 octets. Ces oc-
tets sont le plus souvent rangés dans des mémoires ; chaque octet étant alors
identifié par un numéro de repérage unique appelé adresse.
Pour traiter ses données et faire tout ce qu’il a à faire, un ordinateur se sert de
suites d’instructions machine dont l’ensemble constitue un programme.
ARCHITECTURE FONCTIONNELLE
Mémoire Interfaces
Processeur Centrale ou d’Entrées Périphériques
Primaire Sorties
Le processeur :
La mémoire centrale
LA ROM de démarrage (Read Only Memory), mémoire non volatile, contient tous les
programmes (POST, BIOS, IPL, SETUP) utiles au démarrage de l’ordinateur. C’est
aujourd’hui un composant parmi d’autres de la carte mère.
LA DRAM (Dynamic Random Access Memory) est faite de barrettes de mémoire vive. Elle
contient le système d’exploitation et les applicatifs. La taille de celle-ci n’a fait que croître en
fonction du besoin des logiciels; des environnements graphiques et des applications
multimédias. Elle contient les programmes en cours d’exécution et les données en cours de
traitement.
Adresse n
Adresse 5
Adresse 1
Adresse 0
Exemple d’interfaces : USB (multi usages), SATA (disques et D.O.N. : disques optiques
numériques), ETHERNET (réseau), etc.
Le Bus
Un bus parallèle est un ensemble de fils électriques (ou de pistes) sur lesquels ont effectue la
transmission de signaux pour assurer des communications au sein de la machine. Le BUS
permet les échanges entre processeur, mémoire et interfaces.
La validation des fils d’adresses dépend du système d’exploitation utilisé, et de ce qui est
demandé par les programmes de l’utilisateur.
C’est le bus I/O le plus ancien des PC. Il travaille en parallèle, et met
en œuvre des signaux IRQ pour les interruptions (travail des périphé-
riques). Les périphériques ISA sont non PnP.
Ports dépendant du bus ISA : COM (port série), LPT (port parallèle),
IDE.
Ce bus parallèle est très répandu et n’est pas limité au monde des
PC. Les interfaces PCI sont PnP (cartes réseau, son, etc).
PCI express
FONCTIONNEMENT DU PROCESSEUR
FPU
Composants matériels :
Alimentation
AC/DC
Disque
D.O.N
Câbles
Clavier &
souris
Barrette
Processeur
Ecran
LA CARTE MERE
DESCRIPTION
Sur une carte mère on trouve les fonctionnalités suivantes :
ATX est un format très répandu pour des cartes mères équipant des PC de
bureau. Le format d’une carte mère est aussi appelé « facteur de forme »
(form factor).
Le format ATX a été créé en 1995 par Intel. Les dimensions de la carte
mère (12 x 9,6 pouces (30,5 cm x 24,4 cm)) sont standardisées, de même
que les trous de fixation.
Une carte mère ATX se monte dans un « boîtier ATX », lui-même équipé
d’une « alimentation ATX ».
µATX est un autre facteur de forme plus petit qu’ATX ; il est lui aussi très
répandu pour des carte mères de PC de bureau. Il a été introduit en 1997 ; la
taille normalisée de la carte est de 9,6 x 9,6 pouces (24,4 x 24,4 cm). Les
trous de fixation de la carte sont communs à ceux utilisés en ATX ; il est
donc possible de monter ces cartes dans des boîtiers ATX équipés des
mêmes alimentations.
DEFINITION
Un port est un CONNECTEUR qui permet de brancher un ou plusieurs péri-
phériques à une interface.
LES CHIPSETS
Définition
Le chipset est un jeu de composants électroniques inclus dans un ou
plusieurs cirduit(s) intégré(s).
Le chipset est l’élément essentiel de la carte mère (hors processeur et mé-
moire).
Le chipset intègre actuellement la majorité des interfaces nécessaires au
fonctionnement de l’ordinateur.
Les coprocesseurs : contrôleurs de bus, et de disques sont intégrés au chip-
set.
Les interfaces de port parallèle et série, les interfaces USB, IEEE1394,
Ethernet, audio, les contrôleurs DMA (voir plus loin), les contrôleurs
d’interruptions (PIC ou APIC) (voir plus loin), le RTC, la ROM de démar-
rage sont également intégrés ou rattachés au chipset.
L’architecture HUB
Principe de fonctionnement :
Lorsque le CPU accède pour la première fois à une adresse en mémoire centrale,
le contrôleur cache intercepte la demande et la dirige vers la mémoire centrale.
En même temps que ces données sont envoyées vers le CPU (avec ‘wait state’,
le contenu de toute une zone mémoire (celle qui suit) est copiée dans le cache.
Lorsque le CPU est prêt à accéder à cette zone mémoire, les données sont déjà
présentes dans le cache. L’accès se fait alors sans ‘wait state’.
Si des données d’une zone du cache sont très peu utilisées, le contrôleur cache
libère cette zone pour la remplacer par celles devant être utilisées immédiate-
ment.
LA TECHNOLOGIE HYPERTHREADING
Tensions
La tension interne des processeurs est comprise entre 1,2v et 3.5v (et cela conti-
nue à se réduire).
Fréquences
Le RATIO:
LES SOCKETS
Les microprocesseurs des cartes mères ne sont pas directement soudés sur le
circuit imprimé de la carte mère, mais, liés à celles-ci par un support spécial
nommé socket.
Il existe plusieurs versions de sockets, dont voici quelques exemples :
LGA 775
Pour Pentium IV, Céléron, Pentium D, Intel Core 2 duo, Core 2 quad, Core
2 extreme et Xeon série 3000
LGA 1366
LGA 1155
Refroidissement du processeur
Ensemble Ventilateur+radiateur.
La vitesse de rotation du ventilateur dépend de la tempé-
rature du processeur, qui dispose de sonde de tempéra-
ture.
EAX (extended AX), EBX (extended BX), ECX (extended CX) et EDX (extended DX)
sont les principaux registres généraux des microprocesseurs. Ils sont utilisés par tous les
programmes courants pour y ranger par exemple des informations ou des résultats tempo-
raires.
Ces registres contiennent en général des données ou les adresses de ces données
Autres registres :
EFLAGS (extended flags) est un registre contenant divers indicateurs ; il sert pour tous les
tests effectués par les programmes, ainsi que la prise en charge des boucles conditionnelles
de programmes.
Il contient des « traces » du dernier résultat produit par un ALU ou le FPU : nullité, signe,
retenue, dépassement de capacité.
EIP est le registre servant en temps normal de compteur ordinal (PC = program Counter) : il
contient l’adresse courante de la prochaine instruction à exécuter dans le programme. A
chaque démarrage d’un nouveau programme, le système d’exploitation y écrit l’adresse de
début de ce nouveau programme.
ESP (extended stack pointer) est le « pointeur de pile » de la machine ; l’adresse qu’il con-
tient délimite une zone mémoire dans laquelle s’empilent des informations temporaires
utiles à tous les programmes interrompus, puis repris par la suite.
CS (Code segment) est un registre 16 bits qui participe au rôle de compteur ordinal lorsque
la machine est en mode 16 bits (par exemple, cas des anciens programmes écrits pour MS-
DOS).
Tout microprocesseur contient en plus des registres présentés ci-dessus des centaines de
registres internes sous différents formats ; leur rôle peut être redéfini à tout moment en
fonction des besoins des programmes exécutés et du système d’exploitation. Ils sont indis-
pensables pour la mise en œuvre des « techniques de virtualisation » et l’hyperthreading.
Il est possible de n’utiliser que la moitié droite de chaque registre général (16
bits de poids faible). On obtient alors les registres AX, BX, CX, DX. Cette situa-
tion est couramment utilisée pour l’exécution des programmes 16 bits issus du
monde DOS.
Il s’agit d’un autre nom pour désigner les 16 bits de poids faible du registre
EFLAGS. C’est précisément cette partie qui contient les bits indicateurs utilisés
pour les boucles conditionnelles (ordres Tant que, Répéter jusqu’à, et Pour) et
les conditions des alternatives (ordres si ... alors ... sinon) des programmes.
ZF : Zéro Flag (indicateur de zéro) Cet indicateur est mis à 1 quand le résultat
d’une opération est zéro. Il est mis à 0 quand le résultat d’une opération
est différent de zéro.
LA SEGMENTATION
La segmentation est utilisée en mode réel (processeur en
mode 16 bits). Elle fournit le mécanisme permettant
d’adresser un espace mémoire de 1 Mo (220) à partir de deux
registres 16 bits (tous les registres du 8086 font 16 bits).
Cette situation se produit lorsque le processeur démarre, et se
poursuit si on charge dans un PC l’ancien système
d’exploitation MS-DOS.
Le processeur travaille uniquement avec des adresses lo-
giques.
Une adresse logique est constituée de deux registres internes
du processeur : un registre segment (CS) et un registre offset
(IP) . Un calcul d’addition est réalisé par un ALU dédié, pro-
duisant un résultat sur 20 bits.
Dans un programme sous MS-DOS, il existe quatre seg-
ments de 64 Ko chacun :
Un segment de code pour le programme, dont la base est
inscrite dans le registre CS (Code Segment)
Deux segments de données, DS et ES : Data Segment et
Extra data Segment
Un segment de pile, SS (Stack Segment)
FONCTIONNEMENT DU MICROPROCESSEUR
Cycle fetch :
* Le microprocesseur dépose une adresse (contenu du
comteur de programme : PC) sur son bus d’adresses.
Cycle décode :
Un des circuits logiques du processeur analyse ce code et identifie
ainsi l’instruction arrivée dans l’IR.
Cycle exécution :
Le travail demandé par l’instruction est exécuté. Si un résultat a été
produit par un ALU ou le FPU, les flags du registre FR sont réécrits
par rapport à ce dernier résultat obtenu.
Le mode Réel
Le mode virtuel 8088 est l’émulation du mode réel en mode protégé 386. Il est
déclenché par l’exécution d’anciens programmes issus du DOS, mais lancés
depuis Windows. La mémoire est adressée sur 20 bits (1Mo adressable).
Long mode
64 bit mode
Mode de compatibilité
LA MEMOIRE
DEFINITION :
Pour stocker en interne des informations, il existe plusieurs technologies élec-
troniques :
Contrôle d’erreur
Bit de parité
ECC
Exemple de barrette SO DIMM DDR4 4 Go PC4-17000 à 2133 Mhz (tension : 1,2 V ; 260
broches)
SETUP DE LA MEMOIRE
SPD : Serial Presence Detect
LES ROM
Ce sont des mémoires non volatiles.
Les informations sont programmées dans les circuits avant leur installation
dans les ordinateurs.
L’information est conservée même en l’absence d’énergie électrique.
Technologies:
Les EEPROM
Les FLASH
La ROM de démarrage
Présentation
Le POST (Power On Self Test) : C’est un programme qui teste les composants
de la carte mère du PC à la mise sous tension, et initialise le bas de la mémoire
vive avec les vecteurs d’interruptions et les paramètres de configuration de la
carte mère.
L’IPL (Initial Program Loader : appellation d’origine IBM) ou BOOT-
STRAP : C’est un programme qui permet le chargement en mémoire des sec-
teurs de boot ou leurs équivalents (MBR et EBR : voir module MS-DOS ou
ILC) et qui permettra, lors de son exécution, le chargement et le lancement du
système d’exploitation.
Le BIOS (Basic Input Output System) : C’est un ensemble de programmes
(Devices Driver) de bas niveau qui pilotent les interfaces de la carte mère ou de
ses périphériques.
Le SETUP : C’est un programme, accessible pendant le POST, qui permet
d’atteindre les paramètres SETUP situés dans la SRAM-CMOS, pour modifica-
tion ou vérification. (Ces paramètres sont habituellement lus et utilisés pendant
la fin du POST qui les recopie en mémoire vive).
POWER ON
Mise sous tension du PC
ACTION DE L’IPL
Ce programme recherche un périphérique amorçable, c’est-à-dire conte-
nant la séquence de démarrage d’un système d’exploitation.
FFFFFh
ROMBIOS
F0000h
Extension de la ROMBIOS
E0000h
C8000h
ROMBIOS de la carte graphique
C0000h
BFFFFh
RAM vidéo en mode texte couleur
B8000h
B7FFFh
RAM vidéo en mode texte noir et blanc
B0000h
AFFFFh
RAM vidéo en mode graphique
A0000h
9FFFFh
00500h
Paramètres de configuration de la carte
00400h è
Table des vecteurs d’interruptions (IVT)
00000h
Carte son
Objectif à atteindre :
Cette technologie utilise deux espaces adressables, l’un est utilisé par la mé-
moire centrale, l’autre par les Interfaces d’Entrées-sorties.
Les accès à la mémoire se feront par des instructions générales (exemple : ins-
truction MOV) pour activer la ligne de contrôle Memory, alors que les accès aux
E/S se feront par des instructions spécifiques (exemple : IN et OUT) pour acti-
ver la ligne de contrôle I/O.
Espace I/O
I/O
LES INTERRUPTIONS
Une interruption est un événement (Hardware ou Software) qui vient inter-
rompre le processeur exécutant déjà un programme, pour lui demander
l’exécution d’un autre programme en général plus prioritaire.
Les PC peuvent gérer 16 IRQ de base (appelés IRQ standards, qu’on re-
trouve émulés aujourd’hui avec tous les systèmes d’exploitations), et
jusqu’à 256 IRQ théoriques en incluant la technologie APIC (Advanced
PIC).
IRQ standards du PC
Les IRQ standards principaux émulés avec les systèmes d’exploitations ha-
bituels sont :
Mémoire mémoire
Entrées / Sorties Entrées / Sorties
Entrées / Sorties Mémoire
LES COPROCESSEURS
DEFINITION :
Les coprocesseurs sont des processeurs spécialisés qui se comportent comme
des sous-traitants du processeur principal: FPU, MMU, processeur graphique,
etc.
AVANTAGE :
Ils réalisent leurs tâches plus rapidement que le proces-
seur principal.
Ils libèrent le processeur central pour d’autres tâches.
LE PROCESSEUR GRAPHIQUE
L’utilisation d’un processeur graphique exécutant des
programmes permet de choisir différentes possibilités
d’affichage (résolution, luminosité, contrastes, etc.)
Réinitialisation du RTC
Exercice :
Sous MSDOS, ou sous Windows via l’invite de commande, lancer l’outil ‘de-
bug’
GLOSSAIRE