Chapitre III

Les circuits combinatoires

Sommaire
1 Introduction...................................................................................................................................................24

2 Fonction de validation.................................................................................................................................24

3 Les circuits d’aiguillage de l’information : Les multiplexeurs .........................................................25

3.1 Les multiplexeurs ..................................................................................................................................25

3.1.1 Exemple MUX 8 vers 1 ...........................................................................................................................................26
3.1.2 74LS151 MUX 1 parmi 8 .......................................................................................................................................26
3.2 Les démultiplexeurs..............................................................................................................................27
3.2.1 Exemple DEMUX 1 vers 8 .....................................................................................................................................28
3.2.2 74LS138 DEMUX 1 vers 8.....................................................................................................................................29
4 Les circuits de transformation de l’information..................................................................................30

4.1 Les codeurs ..............................................................................................................................................31

4.1.1 Codeur élémentaire 4 vers 2...............................................................................................................................31
4.1.2 Codeur DCB (Décimale codé Binaire) .............................................................................................................32
4.2 Les décodeurs .........................................................................................................................................32
4.2.1 Décodeur DCB➔Décimal (4 lignes vers 10) .............................................................................................. 33
4.2.2 Le décodeur DCB➔Afficheur 7 segments ....................................................................................................33
4.2.3 Décodeur DCB ➔ 7 segments 74LS48 ...........................................................................................................35
4.3 Le Transcodage.......................................................................................................................................37
4.3.1 Transcodeur Binaire Naturel/Binaire Réfléchi 4 bits.............................................................................37
4.3.2 Transcodeur Binaire Réfléchi/Binaire Naturel 4 bits.............................................................................39
5 Les circuits de traitement de l’information...........................................................................................41

5.1 Les additionneurs ..................................................................................................................................41

5.1.1 Le demi-Additionneur (2 bits) ...........................................................................................................................41
5.1.2 L’Additionneur complet (2bits).........................................................................................................................42
5.2 Les soustracteurs ...................................................................................................................................42
5.2.1 Le soustracteur complet (2bits)........................................................................................................................43
5.2.2 Additionneur-soustracteurs................................................................................................................................43
5.3 Comparateur ...........................................................................................................................................44
5.3.1 Principe de base ........................................................................................................................................................44
5.3.2 Le comparateur de 2 bits ......................................................................................................................................45

23
1 Introduction

Il existe deux types de circuits logiques : combinatoires, et séquentiels. Les circuits combinatoires sont
créés à partir de portes logiques dont la sortie dépend seulement des entrées actuelles. Dans les circuits
séquentiels, il y a du feedback entre la sortie et lesentrées : on a des éléments de mémoire, et la sortie
dépend des entrées actuelles et de l’état de la mémoire. Les circuits vus jusqu’à maintenant, soit les portes
AND, OR, XOR, etc. sont de petite échelle, et font partie de la catégorie SSI (Small-Scale Integration, ou
intégrationà petite échelle). Dans ce chapitre, on va présenter des circuits un peu plus complexes, qui
sontde taille moyenne (MSI : Medium-Scale Integration). On verra des circuits communs qui permettent
de réaliser des fonctions plus générales : décodeurs, encodeurs, multiplexeurs, démultiplexeurs,
additionneurs. Un exemple de circuit combinatoire est montré à la figure suivante. Les n entrées
proviennent de sources externes, tandis que les m sorties sont générés par le circuit combinatoire et sont
branchéesàun autre montage. Chaque entrée est un 1 ou 0 logique (5V, ou 2.5V ou autreselon la
technologie pour le 1 logique). Les sorties sont elles aussi des valeurs logiques.

2 Fonction de validation

Les circuits intégrés sont généralement dotés d’une ou plusieurs entrées de validation. On distingue deux
modes de fonctionnement :

o Entrées de validation actives ➔ fonctionnement normal du circuit.

o Entrées de validation inactives ➔ les sorties sont au niveau haut (ou bas selon le circuit intégré) quel

que soit l’état des entrées.

Le signal de validation est nommé selon les datasheets :

o EN : Enable
o CS : Chip Select
o OE : Output Enable

24
3 Les circuits d’aiguillage de l’information

La transmission des informations d’une station à une autre nécessite plusieurs lignes en parallèle, ce qui
est difficile à réaliser et très couteux lorsque les stations sont géométriquement éloignées l’une de l’autre.
La solution est alors, transmettre en série sur une seule ligne, en utilisant à la station émettrice un
convertisseur parallèle/série (Multiplexeur) et à la station réceptrice un convertisseur série/parallèle
(Démultiplexeur).

3.1 Les multiplexeurs

Un multiplexeur (MUX) est un circuit logique qui possède 2 entrées (D0, D1, D2, … D -1), n entrées de
sélection (E0, E1, E2, … En-1) et une seule sortie Y. Il est dit : MUX 2 vers 1 ou MUX 2 x 1.
Sa fonction consiste d’effectuer l’aiguillage de l’une des entrées vers la sortie en fonction du code
d’adresse appliqué sur les entrées de sélection.

Quelques références des circuits intégrés

• 74LS157 MUX 1 parmi 2

• 74LS153 MUX 1 parmi 4
• 74LS151 MUX 1 parmi 8
• 74LS150 MUX 1 parmi 16

25
3.1.1 Exemple MUX 8 vers 1
Logigramme

Table de vérité
E3 E2 E1 Y
0 0 0 D0
0 0 1 D1
0 1 0 D2
0 1 1 D3
1 0 0 D4
1 0 1 D5
1 1 0 D6
1 1 1 D7

Equation de sortie
= ∙ ∙ ∙ + ∙ ∙ ∙ + ∙ ∙ ∙ + ∙ ∙ ∙ + ∙ ∙ ∙ + ∙ ∙ ∙
+ ∙ ∙ ∙ + ∙ ∙ ∙

3.1.2 74LS151 MUX 1 parmi 8

26
3.2 Les démultiplexeurs
Un démultiplexeur (DEMUX) est un circuit logique qui possède une seule entrée B, n entrées de sélection
(E0, E1, E2, … En-1) et 2 sorties (S0, S1, S2, … ). Il est dit : DEMUX 1 vers 2 ou DEMUX 1 x 2 .
Il effectue la fonction inverse d’un multiplexeur, il transmet la donnée d’entrée vers une des sorties selon
le mot écrit aux entrées de sélection, il fonctionne comme un commutateur.

27
Logigramme

Table de vérité

Quelques références des circuits intégrés

• 74LS154 DEMUX 1 vers 16

• 74LS138 DEMUX 1 vers 8
• 74LS156 DEMUX 1 vers 4

3.2.1 Exemple DEMUX 1 vers 8

Logigramme

28
Table de vérité
E3 E2 E1 S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 B 0 0 0 0 0 0 0
0 0 1 0 B 0 0 0 0 0 0
0 1 0 0 0 B 0 0 0 0 0
0 1 1 0 0 0 B 0 0 0 0
1 0 0 0 0 0 0 B 0 0 0
1 0 1 0 0 0 0 0 B 0 0
1 1 0 0 0 0 0 0 0 B 0
1 1 1 0 0 0 0 0 0 0 B

Equations de sorties

= ∙ ∙ ∙
= ∙ ∙ ∙
= ∙ ∙ ∙
= ∙ ∙ ∙
= ∙ ∙ ∙
= ∙ ∙ ∙
= ∙ ∙ ∙
= ∙ ∙ ∙

3.2.2 74LS138 DEMUX 1 vers 8

29
4 Les circuits de transformation de l’information

Un circuit de transformation de l’information est un circuit transformant une information présente en

entrée sous une forme donnée (code 1) en la même information en sortie mais sous une autre forme (code
2). La figure suivante défini la transformation de l’information (codage, décodage et transcodage) comme
on l’a vu dans le chapitre précédant.

Il existe trois types de circuit à savoir :

• Le codeur : un circuit à 2 entrées(en général) et sorties
• Le décodeur : un circuit à entrées et 2 sorties (en général) dont une seule est validée à la fois
• Le transcodeur :tout autre circuit convertisseur de code différent des précédents, à entrées et à
sorties➔ c’est un décodeurassocié à un codeur.

30
La figure suivante donne la représentation symbolique des trois circuits.

4.1 Les codeurs

C’est un circuit qui traduit les valeurs d’une entrée dans un code choisi. Un codeur (ou encodeur) est un
circuit logique qui possède 2 voies d’entrées dont une seule est activée et N voies de sorties.

4.1.1 Codeur élémentaire 4 vers 2

Table de vérité
Entrées S1 S0
E0 0 0
E1 0 1
E2 1 0
E3 1 1

31
4.1.2 Codeur DCB (Décimale codé Binaire)
Logigramme

Table de vérité
Entrées a3 a2 a1 a0
E0 0 0 0 0
E1 0 0 0 1
E2 0 0 1 0
E3 0 0 1 1
E4 0 1 0 0
E5 0 1 0 1
E6 0 1 1 0
E7 0 1 1 1
E8 1 0 0 0
E9 1 0 0 1

Equations de sorties
= 8 + 9
= 4+ 5+ 6 + 7
= 2+ 3+ 6+ 7
= 1+ 3+ 5+ 7+ 9

4.2 Les décodeurs

Un décodeur est un circuit à N entrées et 2 sorties dont une seule est active à la fois. Il détecte la présence
d’une combinaison spécifique de bits (code) à ces entrées et l’indique par un niveau spécifique de sortie.

32
4.2.1 Décodeur DCB Décimal (4 lignes vers 10)

4.2.2 Le décodeur DCB Afficheur 7 segments

Le décodeur 7 segments accepte en entrée les 4 bits DCB (a0, a1, a2, a3) et rend actives les sorties qui vont
permettre de faire passer un courant dans les segments d’un afficheur numérique pour former les chiffres
décimaux (de 0 à 9).

Remarque : Il y’a 6 combinaisons intitulés 10, 11, 12, 13, 14, 15 que l’on notera . Les autres chiffres
sont affichés comme suit :

33
Remarque : L’afficheur est composée de 7 LEDS (segments), a, d, c, d, e, f, g qui nécessitent en fonction du
type d’afficheur (anode commune ou cathode commune) une polarisation spécifique :
• Pour un afficheur à anodes communes : Les anodes sont reliées ensembles au niveau haut et les
sorties du décodeur sont actives au niveau bas (CI : 74LS47) et sont reliées aux cathodes de
l’afficheur.
• Pour un afficheur à cathodes communes : Les cathodes sont reliées ensembles à la masse et les
sorties du décodeur sont active au niveau haut (CI : 74LS48) et sont reliées aux anodes de
l’afficheur.

34
4.2.3 Décodeur DCB 7 segments 74LS48

35
36
4.3 Le Transcodage

Un transcodeur est un circuit qui permet de faire passer une information écrite dans un code C1 vers un
code C2.
Il est généralement formé d’un décodeur en cascade d’un codeur.

4.3.1 Transcodeur Binaire Naturel/Binaire Réfléchi 4 bits

37
38
4.3.2 Transcodeur Binaire Réfléchi/Binaire Naturel 4 bits

39
40
5 Les circuits de traitement de l’information

5.1 Les additionneurs

Un additionneur est un circuit capable de faire la somme de deux nombres binaires A et B. Une addition
met en œuvre deux sorties :
• La somme, généralement notée S,
• La retenue, généralement notée R (ou C : carry).

Comme en décimal, nous devons tenir compte de la retenue éventuelle, résultat d’un calcul précèdent. La
figure suivante montre la décomposition de l’addition de deux nombres binaires de 4 bits.

5.1.1 Le demi-Additionneur (2 bits)

C’est un additionneur 2 bits sans tenir compte de la retenue précédente.

41
5.1.2 L’Additionneur complet (2bits)
Il possède trois entrées A, B et Re et deux sorties S et RS : Re représente la retenue de rang n-1 et Rs celle
de rang n.

Logigramme

5.2 Les soustracteurs

Un demi-soustracteur ne tient pas compte d’une éventuelle retenue provenant des bits de poids inferieurs.
D représente le résultat de la différence (A-B) et R la retenue.

42
5.2.1 Le soustracteur complet (2bits)
Il possède trois entrées A, B et Re et deux sorties D et RS : Re représente la retenue de rang n-1 et Rs celle
de rang n.

1
1
0

0
0

Logigramme

5.2.2 Additionneur-soustracteurs
Un nombre codé sur n bits peut prendre une valeur comprise entre 0 et 2n-1.

Le complémentaire d’un mot de n bits est obtenu en prenant le complément de chacun de n bits. Ainsi, on
a:
+ ̅ = 2 −1 →− = ̅+1−2

Pour une variable codée sur n bits : 2n=0. C’est à dire qu’il est possible d’écrire un nombre entier négatif
comme " le complément à 2" de sa valeur absolue.

− = +1

Nous pouvons utiliser cette propriété pour écrire la soustraction de deux mots de n bits sous la forme
suivante :
− = + +1

43
Un seul dispositif représenté à la figure ci-dessous peut servir pour l’addition et la soustraction selon le
code opération O :
O=0 : addition
O=1 : soustraction

5.3 Comparateur
C’est un circuit qui permet de comparer 2 nombres binaires. Il indique si le premier nombre est inférieur
(S2), égal (S0) ou supérieur (S1) au second nombre.

5.3.1 Principe de base

Le principe de consiste de comparer d’abord les bits les plus significatifs (MSB). S’ils sont différents, il est
inutile de continuer la comparaison. Par contre s’ils sont égaux, il faut comparer les bits de poids
immédiatement inferieur et ainsi de suite.
Le comparateur de 1 bit

44
5.3.2 Le comparateur de 2 bits

Equations
On a :
vaut 1 si = et si =
=( ⊕ ) ∙( ⊕ )
Et si vaut 1 si > ou si ( = > )
= ∙ +( ⊕ ) ∙ ∙
Et si vaut 1 si < ou si ( = < )
= ∙ +( ⊕ ) ∙ ∙
= +
Logigramme à l’aide des portes logiques de base

45
Logigramme à l’aide des 2 comparateurs 1 bit.

vaut 1 si = et si =
′′ ′
=( ⊕ ) ∙( ⊕ )= ∙
Et si vaut 1 si > ou si ( = > )
′′ ′′ ′
= ∙ +( ⊕ ) ∙ ∙ = + ∙
Et si vaut 1 si < ou si ( = < )
′′ ′′ ′
= ∙ +( ⊕ ) ∙ ∙ = + ∙
= +

46