1 Architecture Microprocesseur Embarqué

2023-2024

Microprocesseur I et Microcontrôleur

Préparé, rédigé et enseigné par : Dr TCHAMDA

(PhD en électronique,
Chargé de Cours université de Dschang,
Domaines : Système embarqué
Internet des objets - IoT,
Intelligence artificielle(IA)

© TCHAMDA 2023 -- 2024 ISSTN 1

1 Architecture Microprocesseur Embarqué

© TCHAMDA 2023 -- 2024 ISSTN 1

1 Architecture Microprocesseur Embarqué

Partie I : Rappels sur le codage de l’information

Chapitre 1 :

Rappels en numération et domaines

Applications des microprocesseurs

INTRODUCTION
Quand on frappe la lettre ‘’a ‘’ sur le clavier de la machine à écrire ordinaire, on entend le bruit
du marteau où est inscrit le caractère ‘’a ‘’ en actionnant en fait un levier.
Quand on frappe la même lettre sur un clavier d’ordinateur, on fait surgir huit impulsions
électriques, réparties en deux catégories, des faibles et des fortes qui correspondent par
convention 0 et 1. Le code pour la lettre ‘’a’’ est 01000001. A l’intérieur de l’ordinateur,
La série 01000001 déclenche des signaux lumineux qui deviennent un ‘’a’’ sur l’écran.
Le code pour ‘’b’’ est 0100010, celui pour ‘’c’’ est 01100011.
On utilise le système binaire dans les communications notamment dans l’enregistrement des
œuvres musicales.
D’une façon générale, le nombre de symboles utilises est appelée Base. Lorsqu’un nombre est
écrit, la position respective des symboles détermine le poids.
Le tableau suivant donne pour quelques nombres leurs correspondances dans les bases 2
(binaire), 8 (octal) et 16 (hexadécimal).
Tableau 1 : correspondance de quelques nombres
Décimal (N)10 Binaire (N)2 Octal (N)8 Hexadécimal (N)16
0 0 0000 00 00

© TCHAMDA 2023 -- 2024 ISSTN 1

2 Architecture Microprocesseur Embarqué

1 0 0001 01 01
2 0 0010 02 02
3 0 0011 03 03
4 0 0100 04 04
5 0 0101 05 05
6 0 0110 06 06
7 0 0111 07 07
8 0 1000 10 08
9 0 1001 11 09
10 0 1010 12 0A
11 0 1011 13 0B
12 0 1100 14 0C
13 0 1101 15 0D
14 0 1110 16 0E
15 0 1111 17 0F
16 1 0000 20 10
17 1 0001 21 11
18 1 0010 22 12
19 1 0011 23 13
20 1 0100 24 14
21 1 0101 25 15
22 1 0110 26 16
23 1 0111 27 17
24 1 1000 30 18
25 1 1001 31 19
26 1 1010 32 1A
27 1 1011 33 1B
28 1 1100 34 1C
29 1 1101 35 1D
30 1 1110 36 1E
31 1 1111 37 1F

I. Conversion d’une base à une autre.

1. Conversion base 2 en base 10.
Pour convertir une base quelconque en base 10, on utilise sa forme polynomiale pour avoir son
équivalence en base 10.
Exemple :
a. Conversion binaire en décimal. Convertissons 01001101 à l’aide du tableau ci-
dessous.

27 26 25 24 23 2² 21 20
0 1 0 0 1 1 0 1

Le nombre en base 10 est : 26 + 23 + 22 + 20 = 64 + 8 + 4 + 1 = 77.

b. Conversion Octal en décimal. Convertissons 7601 à l’aide du tableau ci-dessous

© TCHAMDA 2023 -- 2024 ISSTN 2

3 Architecture Microprocesseur Embarqué

87 86 85 84 83 8² 81 80
Le nombre en base 10 est : 83 + 8² + 81 + 80 =
0 0 0 0 7 6 0 1
7*512 + 6*64 + 0*81 + 1*80 = 3969
Remarque : Pour passer d’une base B1 à B2 avec B1 et B2 différents de la base 10, on passe B1
d’abord en base 10 puis en base B2.

B1 B2

2. Conversion de la10base 10 à une base quelconque.

On procède généralement par division successive du nombre écrit en base 10 par la nouvelle
base, puis lorsque le quotient est égal à 0, on regroupe les quotients successifs du poids le plus
faible vers le poids le plus fort.
Exemple : L’inverse de l’exemple sur le décimal.
Il s’agit de faire une suite de divisions euclidiennes par 2. Pour lire le résultat, on part du
quotient et on lit les restes dans le sens de la flèche. Le schéma suivant explique la méthode.
77 2
1 38 2
0 19 2
1 9 2
1 4 2
0 2 2
0 1 2
1 0
77 s’écrit donc en base 2 : 1001101 ou (77)10 = (1001101)2.
Exercices : Faire les conversions des nombres suivants en décimal et vis vers ça (A1C)16 ;
(123)8
3. Conversion de la base quelconque à la base 2.
Il suffit de chercher si cette base représente une puissance de deux 2k.
Ensuite regarder dans le tableau pour trouver la correspondance de chaque chiffre dans cette
base et les laisser en groupe.
Exemple : 1 – Passage la base 8 à la base 2 : 8 = 23.
N= ( 2 7 6 5 , 3 2 )8
N= ( 010 111 110 101 , 011 010)2
(2765,32)8 = (10111110101,01101)2
2 – Passage de la base 16 à la base 2 : 16 = 24..
N= ( 5 F 3 , 8 2 )16
N= ( 0101 1111 0011 , 1000 0010 )2

© TCHAMDA 2023 -- 2024 ISSTN 3

4 Architecture Microprocesseur Embarqué

II. conversion (base 2 vers 10, base 2 vers 16, base 10 vers
2)

Partie I : Structure logique et physique d’un microprocesseur.

Fonctionnement d’un microprocesseur

© TCHAMDA 2023 -- 2024 ISSTN 4

5 Architecture Microprocesseur Embarqué

Chapitre 2

Architecture de base d’un système à microprocesseur

Le développement de l'électronique numérique a suscité l'apparition de plusieurs types de

composants très puissants en particulier les systèmes micro-programmés. Leur aptitude à
s'adapter aux contraintes technologiques de plus en plus complexes, leur capacité de gérer un
grand nombre de fonctionnalités variées et leur coût de revient faible a encouragé leur utilisation
dans plusieurs applications tant domestiques qu'industrielles.

Le développement de ces composants programmables remplace de plus en plus

l'électronique classique vu que les circuits intégrés analogiques ou logiques ne peuvent plus
résoudre des fonctions de plus en plus complexes.
Historiquement, les constructeurs développèrent d'abord les systèmes micro
programmés intégrés dans les calculateurs de bureau ou de poche, avec des codes d'ordre
orientés vers le calcul numérique. Puis maitrisant cette technique ils offrirent des circuits
d'usage généraux : les microprocesseurs. Les systèmes micro programmés ont vu leur
importance progresser au rythme de l’importance prise par les microprocesseurs. C'est d'ailleurs
l'élément de base pour de tels systèmes.
1971 : premier microprocesseur 4 bits 4004 d’Intel. La miniaturisation des transistors a
permis d’augmenter considérablement la capacité d’intégration sur silicium. On est passé
rapidement du processeur 4 bits au :
 processeur 8 bits.
 processeurs 16 bits.
 processeurs 32 bits.
 processeurs 64 bits

Cette miniaturisation a offert des possibilités de réaliser des systèmes embarquées.

I. STRUCTURE D’UN SYSTEME MICROPROGRAMMES

Les structures matérielles des systèmes de traitement de l’information sont essentiellement
organisées autour du microprocesseur. Le microprocesseur est un circuit intégré complexe
caractérisé par une très grande intégration et doté de facultés fonctionnelles d’interprétation et

© TCHAMDA 2023 -- 2024 ISSTN 5

6 Architecture Microprocesseur Embarqué

d’exécution des instructions d’un programme. Comme dans tout circuit intégré, la technologie
de fabrication impose au microprocesseur des caractéristiques de :
- temps de réponse,
- consommation.

Cependant, le microprocesseur ne peut fonctionner sans un environnement minimal comportant

:
- une zone de mémoire vive pour les données et résultats,
- une zone de mémoire morte pour les programmes ou systèmes d’exploitation,
- une ou plusieurs interfaces pour les périphériques.

Entre les différents ensembles, les liaisons fonctionnelles sont assurées par trois groupes de
conducteurs en parallèles appelés bus et ayant chacun une fonction spécifique.

Les fonctions du microprocesseur sont variées :

 organiser l’enchaînement des tâches précisées dans la mémoire programme,
 rythmer et synchroniser l’exécution des tâches,
 analyser le contenu du programme, sélectionner, gérer et commander les circuits
nécessaires à l’exécution de chaque tâche,
 prendre en compte les informations extérieures au système.

III. L’ENVIRONNEMENT DU MICROPROCESSEUR

1. Mémoire :
Un circuit intégré de type mémoire permet de stocker et de restituer une très grande quantité
d’informations correspondant à N mots de n bits. Une mémoire est constituée par un assemblage
de cellules mémoires. Dans chaque cellule, il est possible d’écrire, de conserver et d’extraire un
élément d’information. Pour gérer cet ensemble de cellules mémoires, le circuit comprend
également des sélecteurs d’adresse, des amplificateurs, des commandes de modes de
fonctionnement… Il existe deux familles de mémoires:
Les mémoires vives, RAM (Random Access Memory) : mémoires qui peuvent être lues
et écrites en permanence. Elle contient habituellement les données pendant le traitement d’un
programme. Elle est effacée en cas de coupure d’énergie,
Les mémoires mortes, ROM (Read Only Memory) : Avec ces mémoires, seule la lecture
est possible. Les données qu’elle contient sont enregistrées par le concepteur du système. En
fonction de leur construction, il existe différents types :
 PROM, Programmable ROM : ROM programmable,

© TCHAMDA 2023 -- 2024 ISSTN 6

7 Architecture Microprocesseur Embarqué

 EPROM, Erasable PROM : PROM effaçable,

 EEPROM, Electric Erasable PROM : PROM effaçable électriquement.

2. Interface :
L’interfaçage est l’ensemble matériel qui permet de transférer les données entre le système
de traitement de l’information et les périphériques. On distingue les interfaces série et les
interfaces parallèles.
3. Périphériques :
Les périphériques sont les matériels extérieurs aux systèmes informatiques. On y retrouve :
 tous les matériels qui servent à la communication de l’homme avec le système
informatique : écran, clavier, souris…
 tous les systèmes de stockage des informations : lecteur de disquettes et CDROM,
disque dur, lecteur de bandes magnétiques…
 tous les appareils qui servent à traduire les données sur papier : imprimante à aiguilles,
jet ou bulles d’encre, laser…
 tous les appareils qui servent à acquérir des informations extérieures : lecteur de cartes
magnétiques, scanner, appareil photo numérique, carte d’acquisition son et vidéo…

II. MICROPROCESSEUR

Le microprocesseur ne comprend qu’un certain nombre d’instructions qui sont codées en

binaire. Le traitement d’une instruction peut être décomposé en trois phases.
– Phase 1 : Recherche de l'instruction à traiter

1. Le PC (compteur programme) contient l'adresse de l'instruction suivante du programme.

Cette valeur est placée sur le bus d'adresses par l'unité de commande qui émet un ordre de
lecture.
2. Au bout d'un certain temps (temps d'accès à la mémoire), le contenu de la case mémoire
sélectionnée est disponible sur le bus des données.

© TCHAMDA 2023 -- 2024 ISSTN 7

8 Architecture Microprocesseur Embarqué

3. L'instruction est stockée dans le registre instruction du processeur.

– Phase 2 : Décodage de l’instruction et recherche de l'opérande

Le registre d'instruction contient maintenant le premier mot de l'instruction qui peut être codée
sur plusieurs mots. Ce premier mot contient le code opératoire qui définit la nature de l'opération
à effectuer (addition, rotation,...) et le nombre de mots de l'instruction.
1. L'unité de commande transforme l'instruction en une suite de commandes élémentaires
nécessaires au traitement de l'instruction.
2. Si l'instruction nécessite une donnée en provenance de la mémoire, l'unité de commande
récupère sa valeur sur le bus de données.
3. L’opérande est stocké dans un registre.
– Phase 3 : Exécution de l'instruction
1. Le microprogramme réalisant l'instruction est exécuté.
2. Les drapeaux sont positionnés (registre d'état).
3. L'unité de commande positionne le PC pour l'instruction suivante.

Le registre d'état : est généralement composé de 8 bits à considérer individuellement.

Chacun de ces bits est un indicateur dont l'état dépend du résultat de la dernière opération
effectuée par l’UAL. On les appelle indicateur d’état ou flag ou drapeaux. Dans un programme
le résultat du test de leur état conditionne souvent le déroulement de la suite du programme. On
peut citer par exemple les indicateurs de :
 retenue (carry : C)
 signe (Sign : S)
 débordement (overflow : OV ou V)
 zéro (Z)
 parité (Parity : P)
 Les accumulateurs : sont des registres de travail qui servent à stocker un opérande au
début d'une opération arithmétique et le résultat à la fin de l'opération.

Les applications des systèmes à microprocesseurs sont multiples et variées :

– Ordinateur
– console de jeux
– calculatrice
– television
– Machine a lave
– système automatises

III. ARCHITECTURE D’UN SYSTEME A

MICROPROCESSEUR
L'architecture d'un système à microprocesseur représente l’organisation de ses différentes
unités et de leurs interconnexions. Le choix d'une architecture est toujours le résultat d'un
compromis entre
– performances et coûts
– efficacité et facilité de construction
– performances d'ensemble et facilité de programmation

© TCHAMDA 2023 -- 2024 ISSTN 8

9 Architecture Microprocesseur Embarqué

1. Modèle de von Neumann

Pour traiter une information, un microprocesseur seul ne suffit pas, il faut l’insérer au sein d’un
système minimum de traitement programmé de l’information. John Von Neumann est à
l'origine d'un modèle de machine universelle de traitement programmé de l’information (1946).
Cette architecture sert de base à la plupart des systèmes à microprocesseur actuel. Elle est
composée des éléments suivants :
– une unité centrale
– une mémoire principale
– des interfaces d’entrées/sorties

Les différents organes du système sont reliés par des voies de communication appelées bus.

2. ARCHITECTURE DE HARVARD
Cette architecture sépare systématiquement la mémoire de programme de la mémoire des
données : l'adressage de ces mémoires est indépendant. Ce type d’architecture est utilisé sur des
microcontrôleurs qui ont connu un développement important ces dernières années.

Quoique cette architecture puisse être complexe mais elle est performante: Gain en
terme de vitesse d’exécution des programmes : L’exécution d’une instruction ne fait plus appel
qu’à un seul cycle machine puisque l’on peut simultanément, grâce au deux bus, rechercher le
code de l’instruction et la ou les données qu’elle manipule

© TCHAMDA 2023 -- 2024 ISSTN 9

10 Architecture Microprocesseur Embarqué

Chapitre 3 :
Les BUS

Comme nous l’avions vu plus haut, les trois éléments fondamentaux d’un système
microprogrammé sont : le microprocesseur ou microcontrôleur, la mémoire et les boîtiers
d’entrées sorties. Tous ces éléments sont reliés entre eux par des bus comme le montre la figure
ci dessous :

On appelle Bus, en informatique, un ensemble de liaisons physiques (câbles, pistes de circuits

imprimés, ...) pouvant être exploitées en commun par plusieurs éléments matériels afin de
communiquer. Les Bus ont pour but de réduire le nombre de traces nécessaires à la
communication des différents composants en mutualisant les communications sur une seule
voie de données. Dans le cas où la ligne sert uniquement à la communication de deux
composants matériels, on parle parfois de port (port série, port parallèle, ...). Un Bus est
caractérisé par le volume d'informations transmises simultanément (exprimé en bits),
correspondant au nombre de lignes sur lesquelles les données sont envoyées de manière
simultané. Une nappe de 32 fils permet ainsi de transmettre 32 bits en parallèle. On parle ainsi
de "largeur de bus" pour désigner le nombre de bits qu'il peut transmettre simultanément.
D'autre part, la vitesse du bus est également définie par sa fréquence (exprimée en Hertz), c'est-
à-dire le nombre de paquets de données envoyés ou reçus par seconde. On parle de cycle pour
désigner chaque envoi ou réception de données. De cette façon, il est possible de connaître la
bande passante d'un bus, c'est-à-dire le débit de données qu'il peut transporter, en multipliant sa
largeur par sa fréquence. Un Bus d'une largeur de 16 bits, cadencé à une fréquence de 133 Mhz
possède donc une bande passante égale à :

© TCHAMDA 2023 -- 2024 ISSTN 10

11 Architecture Microprocesseur Embarqué

Pour la communication, un microprocesseur a besoin en général de trois Bus. Un Bus de

données, un Bus d’adresse et un Bus de commande. Sur la figure suivante nous présentons un
système à base de microprocesseur classique avec ces trois Bus. Chaque Bus a une fonction
particulière :

I. Bus de données.
Il permet de véhiculer des données du microprocesseur vers un composant ou d'un composant
vers le microprocesseur. Il est donc bidirectionnel. Le nombre de fils de ce bus varie suivant les
microprocesseurs (8 / 16 / 32 / 64 bits). Dans la littérature, les différents fils de ce bus sont
appelés D0, D1, ..., Dp-1, si le bus a "p" fils.

II. Bus d’adresse.

La mémoire est composée de nombreuses cases mémoires. Chaque case est repérée par une
adresse. Lorsque le microprocesseur veut, par exemple, lire une case, il doit indiquer à quelle
adresse elle se trouve. Il met cette adresse sur le bus des adresses. La case mémoire reconnaît
alors son adresse et met sur le bus de données son contenu.
Exemple : Bus d’adresse 16 bits - données sur 8 bits.

Dans l'exemple précédent, le microprocesseur écrit la donnée 10101111 dans la case mémoire
d'adresse 1011 1111 0110 1010.
Le bus d’adresse est unidirectionnel : du microprocesseur vers les autres composants. Il se
compose de 16 à 32 fils, suivant les microprocesseurs, que l'on nomme A0, A1, ..., An-1. Le

© TCHAMDA 2023 -- 2024 ISSTN 11

12 Architecture Microprocesseur Embarqué

tableau suivant donne l’espace mémoire adressable en fonction du nombre des lignes
d’adresses.

III. Bus des commandes.

Le bus des commandes est constitué d'un ensemble de fils de "commandes", permettant la
synchronisation et bien sûr la commande des boîtiers mémoires et entrées/sorties par le
microprocesseur. Dans le cas précédent, la cellule mémoire doit savoir à quel instant elle doit
mettre son contenu sur le bus de données. Pour cela, le microprocesseur possède une broche
appelée Read (RD barre ) qu'il met à 0 (0v) lorsque la cellule doit agir. De même, lors d'une
écriture du microprocesseur vers la cellule, il met sa broche Write (WR barre ) à 0 (0V). Les
signaux RD et WR sont des signaux de synchronisation, de contrôle et de commande. Ils sont
reliés aux autres composants par un bus: le bus des commandes. Celui-ci comporte d'autres
signaux de commandes.

© TCHAMDA 2023 -- 2024 ISSTN 12

13 Architecture Microprocesseur Embarqué

Chapitre 4

Les Mémoires

La mémoire vive, généralement appelée RAM (Random Access Memory, mémoire à accès
aléatoire), est la mémoire principale du système, c'est-à-dire qu'il s'agit d'un espace permettant
de stocker de manière temporaire des données lors de l'exécution d'un programme. En effet le
stockage de données dans la mémoire vive est temporaire, contrairement au stockage de
données sur une mémoire de masse telle que le disque dur, car elle permet uniquement de
stocker des données tant qu'elle est alimentée électriquement. Ainsi, à chaque fois que
l'ordinateur est éteint, toutes les données présentes en mémoire sont irrémédiablement effacées.

La mémoire morte, appelée ROM pour Read Only Memory (mémoire à lecture seulement) est
un type de mémoire permettant de conserver les informations qui y sont contenues même
lorsque la mémoire n'est plus alimentée électriquement. A la base ce type de mémoire ne peut
être accédé qu'en lecture. Toutefois il est désormais possible d'enregistrer des informations dans
certaines mémoires de type ROM.

I. Fonctionnement de la mémoire vive.

La mémoire vive est constituée de centaines de milliers de petits condensateurs emmagasinant
des charges. Lorsqu'il est chargé, l'état logique du condensateur est égal à 1, dans le cas contraire
il est à 0, ce qui signifie que chaque condensateur représente un bit de la mémoire. Etant donné
que les condensateurs se déchargent, il faut constamment les recharger (le terme exact est
rafraîchir) à un intervalle de temps régulier appelé cycle de rafraîchissement (d'une durée
d'environ 15 nanosecondes (ns) pour une mémoire DRAM). Chaque condensateur est couplé à
un transistor (de type MOS) permettant de "récupérer" ou de modifier l'état du condensateur.
Ces transistors sont rangés sous forme de tableau (matrice), c'est-à-dire que l'on accède à une
"case mémoire" (aussi appelée point mémoire) par une ligne et une colonne. Un boîtier mémoire
est donc constitué d'un ensemble d'entités mémoire élémentaires (cellules mémoire) stockant
un élément binaire (bit : Binary digIT) ayant pour valeur 0 ou 1. Ces cellules sont groupées en
mot (word) de p bits (en général p=1 ou 8 bits). Le nombre n de cases mémoire de p bits appelé
capacité ou taille de la mémoire s'exprime en Kilo (1Ko=210=1024) ou en Méga (
1Mo=220=1024*1024=1048576). Chaque point mémoire est donc caractérisé par une adresse,
correspondant à un numéro de ligne et un numéro de colonne.

© TCHAMDA 2023 -- 2024 ISSTN 13

14 Architecture Microprocesseur Embarqué

La mémoire peut être vue comme un large vecteur (tableau) de mots ou octets.
– Un mot mémoire stocke une information sur D bits.
– Un mot mémoire contient plusieurs cellules mémoire.
– Une cellule mémoire mémorise un seul bit.
– Chaque mot possède sa propre adresse.
– Une adresse est un numéro unique qui permet d’accéder à un mot mémoire.
– Les adresses sont séquentielles (consécutives).
– La taille de l’adresse (le nombre de bits) dépend de la capacité de la mémoire.

Figure II.4 : Structure d’une mémoire à accès direct

II. sélection des mémoires

Les mémoires sont connectées à un bus d’adresse de n bits, un bus de données de p bits et des
lignes de commandes. Pour pouvoir communiquer avec le microprocesseur, on va relier leurs
bus ensembles. Pour cela, il est nécessaire d'avoir adéquation entre le nombre de bits des bus
de données et d’adresse de la mémoire et du microprocesseur. Sur la figure 2.10 apparaît une
broche de validation. Elle permet de sélectionner un boîtier mémoire parmi plusieurs, d'où son
appellation : "chip select". Cette broche permet d’éviter les conflits sur le bus de données. En
effet dans le cas général, il existe plusieurs boîtiers mémoire sur la carte, tous branchés sur le
même bus de données. Dans ce cas, il est nécessaire de construire un signal qui permettra à un

© TCHAMDA 2023 -- 2024 ISSTN 14

15 Architecture Microprocesseur Embarqué

seul boîtier d'accéder au bus de données. Ce signal CS (chip select) sélection de boîtier ou CE
(chip enable) validation de boîtier. Il faut créer autant de CS qu'il y a de boîtiers. Dans notre
exemple figure 2.11, il nous faut fabriquer deux CS : CS1, CS2

est appelé

Exemple :
Le bus d’adresse est sur 16 bits, le bus de données est sur 8 bits (figure 2.11). A l'adresse 1000H,
le premier boîtier mémoire contient A7H et le second contient A6H. Si le microprocesseur fait
une lecture à l'adresse 1000H (RD=1). Le premier boîtier mettra A7H sur le bus de données et
le deuxième A6H sur le bus de données. Le bus de données D7- D0 a donc sur son fil D0 un
"0" et un "1" ; c'est à dire 5 volts et la masse. C'est donc un court-circuit.
Les sélections de boîtiers "CS" (CS1 et CS2 sur la figure suivante) sont des fonctions logiques.
Elles proviennent de circuits combinatoires appelés "logique de décodage ou encore décodage
adresse". Les variables logiques de ces fonctions logiques sont les variables du bus d’adresse
(A0-An-1). Le choix des plages de validation des CSi sont exclusives les unes par rapport aux
autres. C'est à dire qu'elles ne se recouvrent pas.

Prenons l'exemple de la figure 2.13, si le bus d’adresse se compose de 16 fils (A0- A15).
Supposons que la taille mémoire des deux boîtiers soit 32*1024 = 32K = 215 adresses.
Il y a donc 15 broches adresses sur chaque boîtier. Nous pourrons mettre les fils A0 - A14 du
bus d’adresse sur ces broches. On peut prendre CS1 = /A15 (complément de A15)

© TCHAMDA 2023 -- 2024 ISSTN 15

16 Architecture Microprocesseur Embarqué

CS2=A15. Une lecture du microprocesseur à l'adresse 1000H donnera : CS1 =1 et CS2 =0. Ce
sera donc le premier boîtier qui sera validé et qui mettra le contenu de sa mémoire n° 0001 0000
0000 0000 sur le bus de données (A7H si on reprend l'exercice précédent). L'assemblage de
plusieurs boîtiers forme un plan mémoire de plus grande capacité. L'assemblage horizontal (en
largeur) permet de réaliser des mémoires de mots plus grands. Les boîtiers partagent le même
bus d’adresses et de contrôle. Tandis que l'assemblage vertical (en profondeur) augmente la
capacité (taille) mémoire du micro-ordinateur, les boîtiers partagent
le même bus de données.

© TCHAMDA 2023 -- 2024 ISSTN 16

17 Architecture Microprocesseur Embarqué

Exemple : Nous disposons d'un microprocesseur utilisant un bus de données de dimension

16 fils (D0- D15) et pouvant adresser 1 Mo cases de mémoire (bus d’adresse sur 20 fils A0-
A19 : 220=1Mo). Nous disposons également de boîtiers mémoire de 128 Ko octets chacun. De
plus, nous désirons travailler sur des mots de 16 bits. Chaque boîtier mémoire a besoin de17
fils du bus d’adresse A1-A17 (217=128K) pour être branchés sur ses broches d’adresse. Il reste
donc A0, A18 et A19. On va se servir de A18 et A19 pour construire les quatre CS des 8 boîtiers
mémoire et de A0 pour sélectionner partie basse ou haute du bus de données. La solution de ce
problème se trouve dans la figure (2.15), où nous utilisons un décodeur d'adresse à deux entrées
de sélection et quatre sorties (CSi).

© TCHAMDA 2023 -- 2024 ISSTN 17

18 Architecture Microprocesseur Embarqué

Chapitre 5

L'interface parallèle 8255A

Le 8255 est un circuit programmable de 40 broches (voir figure 1) d'interface d'entrée/sortie

parallèle qui a été conçu pour travailler avec les microprocesseurs de la famille INTEL.
Il est formé par trois ports d'entrées/sorties, chaque port est de 8 bits qui peuvent être
programmés en entrée ou en sortie avec trois modes différents (mode zéro, mode un et mode
deux).

© TCHAMDA 2023 -- 2024 ISSTN 18

19 Architecture Microprocesseur Embarqué

Remarque :
Le port C est divisé en deux port C haut et port C bas
Le schéma bloque du 8255A est donné par la figure suivante :

Le schéma bloc du 8255 montre bien qu'il est divisé en deux groupes :

 Groupe A : formé par le port A et le port C haut.

 Groupe B : formé par le port B et le port C bas.

Le registre de données (Data buffer Bus) assure la liaison entre le bus de

données extérieur et le registre de controle ainsi que les ports d'entrées/sorties.

La sélection du 8255A se fait par l'intermédiaire de la pine CS (qui est en général fournie par
une logique de décodage qui permet la sélection du 8255A : voir plus loin les exemples
d'applications)

Le bus d'adresse du 8255A est formé essentiellement par deux pines (A0et A1) qui permettent
de sélectionner les ports ainsi que le registre de contrôle comme le montre le tableau suivant :

© TCHAMDA 2023 -- 2024 ISSTN 19

20 Architecture Microprocesseur Embarqué

Plus en détail l'adressage des différents ports en entrée sortie se fait selon la table de vérité
suivante :

Le 8255 est connecté avec le système à base de microprocesseur comme le montre la

figure suivante :

© TCHAMDA 2023 -- 2024 ISSTN 20

21 Architecture Microprocesseur Embarqué

Figure : Interfaçage avec le bus et mode de fonctionnement du 8255A

II ) Programmation du 8255A :
On peut programmer le 8255A selon trois modes :

 Mode 0 : Entrée/sortie de base.

 Mode 1 : Entrée sortie échantillonnée.
 Mode 2 : Bus bidirectionnel.

II-1 ) Le mode 0 du 8255 :

En mode zéro les ports du 8255A peuvent être programmés en entrée ou en sortie : 8 bits pour
le port A, 8 bits pour le port B et le port C est formé de deux quartes ( un quarte haut et un
quarte bas ) , donc il y a 16 combinaisons possibles :

© TCHAMDA 2023 -- 2024 ISSTN 21

22 Architecture Microprocesseur Embarqué

Exemple si on veut configurer le port A en sortie, port B en entrée, port C haut entrée et port C
bas sortie le mot de commande est 93H

Remarque :

 Les sorties sont mémorisées dans des bascules D.

 Les entrées ne sont pas mémorisées.
 Sur un RESET, tous les ports sont positionnés en mode entrées et il faut les
reprogrammer, si nécessaire.
 Les bascules du port C peuvent être mises à 1 ou à 0 individuellement, lorsque
le bit 7 du mot de commande est égal à 0 . Le mot de commande devient alors :

© TCHAMDA 2023 -- 2024 ISSTN 22

23 Architecture Microprocesseur Embarqué

 Pour mettre à 1 le PC3 par exemple le mot de commande est : 00000111

 Pour mettre à 0 le PC3 par exemple le mot de commande est : 00000110

Chapitre 6

LE CAN

Un convertisseur analogique-numérique (CAN, parfois convertisseur A/N, ou en anglais

ADC pour Analog to Digital Converter ou plus simplement A/D) est un dispositif électronique
dont la fonction est de traduire une grandeur analogique en une valeur numérique codée sur
plusieurs bits. Le signal converti est généralement une tension électrique.
Les architectures à registres d'approximations successives sont les types de CAN les plus
courants. Ces CAN sont généralement dotés d'une interface I2C ou SPI, mais ils peuvent
également disposer d'une sortie parallèle.

© TCHAMDA 2023 -- 2024 ISSTN 23

24 Architecture Microprocesseur Embarqué

© TCHAMDA 2023 -- 2024 ISSTN 24

25 Architecture Microprocesseur Embarqué

III. Communication entre CAN et un microprocesseur

Le microprocesseur récupère les données venant des capteurs sur son bus de données.
Hors le bus de données comporte n fils c’est-à-dire n bits pour représenter la donnée. Certains
capteurs disposent d’une sortie analogique sur un fils. C’est-à-dire lorsque le phénomène
physique mesuré par le capteur change, la tension à la sortie du capteur change aussi. En
quelque sorte, la tension de sortie du capteur est proportionnelle au phénomène mesuré.

© TCHAMDA 2023 -- 2024 ISSTN 25

26 Architecture Microprocesseur Embarqué

Exemple : un capteur de température à sortie analogique voit sa tension changé quand la

température change.
Mais la question que l’on se pose est :
Comment le microprocesseur fera pour lire la sortie analogique d’un capteur ? car cette
sortie repose sur un seul fils alors que le microprocesseur récupère les informations sur un bus
de donnée en bits sur plusieurs fils.
Comment allons-nous alors connecter c’est-à-dire faire la liaison entre la sortie d’un
capteur analogue et le bus de donnée du système à microprocesseur.

III.1 Structure de certains CANs

Ce convertisseur analogique numérique est constitué d’une entrée analogique Vin et d’une
sortie numérique parallèle de 8bits. Et aussi d’une activation CS active au niveau haut
(1ogique). Sans oublier des broches de référence VREF+ et VREF-.
NB : dans ce cas de CAN, la tension de référence à utiliser est la différence de potentiel entre
VREF+ et VREF-. . Ce type de CAN ne peut prendre qu’un seul capteur.

Vref = VREF+ - VREF-

Questions : Décrivez le CAN ci-dessus

© TCHAMDA 2023 -- 2024 ISSTN 26

27 Architecture Microprocesseur Embarqué

o Comment connecter plusieurs capteurs à sortie analogique sur un CAN à

une entrée ?

Nous avons vu qu’il existe des CANs qui ont juste une entrée c’est-à-dire qu’on ne peut
connecter juste un capteur sur ces CANs. Il existe une méthode pour multiplier les entrées de
ces CANs.

Questions :
 Élaborer le schémas électronique d’un CAN à une entrée comportant 4 bits de sortie
avec un multiplexeur de 3 entrées et une sortie.
 Combien de capteurs à sortie analogique peut connecter sur ce schéma.
 Ou devrons - nous connecter ces capteurs ?

© TCHAMDA 2023 -- 2024 ISSTN 27