Rapport Des Travaux Pratiques

Module :
Conception Numérique

Devoir :
Demi-Additionneur

Réalisé par : Encadré par :

Akharraz Hajar MR.Younes Laababid

Année Universitaire :2023/2024

 I-Définition :

Le demi-additionneur est un circuit combinatoire qui permet de réaliser la somme arithmé-

tique de deux entiers valant 0 ou 1.
Il s'agit d'additionner deux nombres A et B à 1 seul bit. Il présente deux sorties: S (somme) et
R (retenue).
Sa table de vérité est:

Les expressions logiques des sorties sont déduites directement à partir de la table de véri-
té :

D'après ces équations, un demi-additionneur est alors représenté par le logigramme sui-
vant:

Le schéma bloc est alors:

 II- Réalisation du Schéma à l’aide des transistors :

1-Présentation du Logiciel Cadence :

Cadence Design Systems est une société de logiciels spécialisée dans le domaine de la
conception électronique assistée par ordinateur (EDA).
Le logiciel Cadence fait référence à une gamme de produits logiciels développés par cette
société pour aider les ingénieurs à concevoir, vérifier et tester des circuits électroniques.
En général, les logiciels Cadence offrent une suite d'outils de conception électronique qui
couvrent différentes étapes du processus de conception de circuits intégrés, de la concep-
tion initiale à la fabrication.

Alors, le logiciel Cadence désigne une gamme de produits logiciels développés par Ca-
dence Design Systems pour la conception électronique assistée par ordinateur, offrant des
outils pour concevoir, vérifier et tester une variété de circuits électroniques, des puces aux
cartes de circuits imprimés.

2-Réalisation du Schéma :

Un demi-additionneur peut être construit à partir de deux portes logiques de base : une porte
XOR (ou exclusif) et une porte AND. Pour représenter ces portes logiques avec des transis-
tors NMOS et PMOS, nous utiliserons des configurations d'inverseur et de transmission.
Porte XOR :
-Utilisation de huit transistors : quatre transistors NMOS et quatre transistors PMOS.
-Deux transistors NMOS et deux transistors PMOS sont utilisés pour créer deux inverseurs
indépendants entre les entrées A et B et les sorties intermédiaires.
-Deux transistors NMOS sont utilisés pour créer une connexion entre les sorties intermé-
diaires et la sortie S.
-Deux transistors PMOS sont utilisés pour créer une connexion entre les sorties intermé-
diaires et la sortie S.
Porte AND :
-Utilisation de quatre transistors : deux transistors NMOS et deux transistors PMOS.
-Deux transistors NMOS sont utilisés pour créer une connexion en série entre les entrées A
et B.
-Deux transistors PMOS sont utilisés pour créer une connexion entre la sortie C et la tension
d'ali mentation (VDD).
Après la simulation du circuit le chronogramme obtenu est le suivant, il est compatible avec
la table de vérité du demi-additionneur :

le mask de circuit est le suivant :

Conclusion :
En conclusion, la conception d'un demi-additionneur en utilisant des transistors NMOS et
PMOS offre une flexibilité significative en termes de choix de décomposition, que l'on utilise
4, 6, 8 ou même plus de transistors pour réaliser un demi-additionneur, l'objectif principal
reste de produire un circuit qui effectue correctement l'opération d'addition binaire avec effi-
cacité et fiabilité.