CIRCUITS LOGIQUES

1 - LOGIQUE COMBINATOIRE (Rappels 1re)

1.1 Variable boolenne

On appelle variable Boolenne simple toute quantit susceptible de ne prendre que 2 valeurs.
Pratiquement, on attribue les valeurs numriques 0 ou 1 cette variable (systme binaire)

1.2 Fonctions logiques de base (tables de vrit)

fonction NON (NOT) ou complment

a a

0 1

1 0

fonction ET (AND) ou produit logique

a b a.b

0 0 0

0 1 0

1 0 0

1 1 1

fonction OU (OR) ou somme logique

a b a+b

0 0 0

0 1 1

1 0 1

1 1 1

AM - 2003 Page 1
fonction OU exclusif (XOR)

a b ab

0 0 0

0 1 1

1 0 1

1 1 0

1.2 Autres fonctions logiques

fonction ET-NON (NAND)

a b a.b

0 0 1

0 1 1

1 0 1

1 1 0

fonction OU-NON (NOR)

a b a+b

0 0 1

0 1 0

1 0 0

1 1 0

Thorme de DE MORGAN

a + b = a.b et a.b = a + b

AM - 2003 Page 2
2 - CIRCUITS ELECTRONIQUES LOGIQUES

2.1 Familles logiques

Pour raliser les fonctions logiques prcdentes on utilise des circuits intgrs : PORTES. On
distingue deux grandes familles de circuits logiques :
Circuits TTL "Transistor Transistor Logic"
Circuits CMOS "Complmentary Metal-Oxyde S.C"

Quelques proprits (voir TP)

alimentation : TTL Vcc = 5V CMOS VDD = 3 15 V

niveau bas d'entre TTL 0 0,8 V CMOS 0 40%VDD
niveau haut d'entre TTL 2 5 V CMOS 60% 100%VDD
niveau bas de sortie TTL 0 0,4 V CMOS 0 10%VDD
niveau haut de sortie TTL 2,4 5 V CMOS 90% 100%VDD

Les circuits de technologie TTL sont plus "rapides" que les circuits CMOS, par contre les
circuits CMOS ont une "consommation" beaucoup plus faibles que les circuits TTL.

2.2 Portes logiques : symboles

Les portes logiques sont des circuits de logique combinatoire. Le signal de sortie ne dpend,
un instant donn, que de la combinaison des entres.

a a
NON 1

a
a.b
ET &
b

a
a+b
OU 1
b

a
a+b
OU exclusif =1
b

a
a.b
ET-NON &
b

a
a+b
OU-NON- 1
b

AM - 2003 Page 3
3- LOGIQUE SEQUENTIELLE

3.1 Fonction mmoire

Lorsque l'on ralise une chane logique, il est souvent ncessaire de conserver en mmoire des
informations. Dans une structure squentielle, pour une combinaison donne des variables
d'entre, il peut y avoir plusieurs situations des sorties (Cf interrupteur "va et vient").

Dans un circuit de logique squentielle, le signal de sortie dpend, un instant donn, de la

combinaison des entres ET de son tat antrieur (c'est--dire de la succession ou squence
des donnes).

Il faut donc une variable supplmentaire pour "retourner" l'information de sortie sur une
entre : fonction MEMOIRE.

3.2 Bascules (voir TP)

Le circuit de base de la logique squentielle est une BASCULE caractrise par une table de
transition.

Bascule R S

S
& & Q

Q'
R
& &

1
S
0
1
R 0
1
Q
0
1
Q'
0

R=S=0 La bascule est au repos

S=1;R=0 mise 1 de Q S : SET
S=0;R=1 mise 0 de Q R : RESET
R=S=1 tat "interdit"; le retour au repos n'est pas prvisible.

Une application intressante de cette bascule est le circuit "anti-rebonds"

AM - 2003 Page 4
Bascule R S H

On amliore le fonctionnement de la bascule R-S avec une entre supplmentaire appele

HORLOGE permettant de contrler les instants de commutation des sorties (bascule
synchrone).

S
& & Q

Q'
& &
R

H 1
0
S 1
0
R 1
0
Q 1
0

H=0 la bascule est bloque, les entres R et S sont inactives

H=1 la bascule est transparente, elle fonctionne comme la bascule R-S

Remarques : La mise 0 (ou 1) peut donc tre "instantane" lorsque H = 1 ou "diffre"

lorsque H =0. D'autre part l'tat interdit (Q= Q' = 1) reste possible.

Bascule J K
Preset
J
Q

H
bascule

J K _
K Q

Clear

Cette bascule trs souple d'emploi est la plus utilise :

L'horloge commande les instants de commutation des sortie, en gnral, sur un "front
descendant".
Les sorties sont toujours complmentaires (Q' = Q ), il n'y a plus d'tat interdit.
Deux entres supplmentaires permettent d'initialiser la bascule : Q = 0 avec l'entre
"CLEAR" ou Q = 1 avec l'entre "PRESET".

AM - 2003 Page 5
Chronogramme et table de transition

H 10

J 10

K 10
mise 1 de Q mise 1
Q 10 mise 0 de Q
mise 0

repos mmoire

J K Qn Qn+1 sur front descendant d'horloge

0 0 Qn Qn repos (mmoire)

0 1 Qn 0 mise zro de Q (Reset)

1 0 Qn 1 mise 1 de Q (set)

1 1 Qn Qn changement d'tat chaque front d'horloge

Remarques :

En logique TTL les entres non connectes sont au niveau haut (1) et les entres Clear et
Preset sont actives 0. Lorsque l'une des ces deux entres est au niveau bas (0) la bascule est
bloque (Q = 0 ou 1 suivant l'entre utilise).

Bascule D

Cas particulier de la bascule J K, elle correspond la combinaison D = J = K .

D=J
Q H 1
0
bascule
H D 1
0
D _
Q Q 1
0

Bascule T

Autre cas particulier de la bascule J K (J = K = 1), elle est utilise en diviseur de frquence
par 2.

AM - 2003 Page 6
4- APPLICATION : Compteur binaire asynchrone

Le compteur suivant est ralis avec 4 bascules JKT (J = K = 1)

Q1 Q2 Q3 Q4
(1) (1) (1) (1)
J Q J Q J Q J Q

H 1 H 2 H 3 H 4
Entre
K Q K Q K Q K Q

RAZ

Chronogramme

H1 1
0

Q1 = H2 10

1
Q2 = H3 0
1
Q3 = H4 0

Q4 1
0

impulsions Q4 Q3 Q2 Q1
d'horloge 23 22 21 20
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0

AM - 2003 Page 7
Remarques :

Chaque bascule divise la frquence d'horloge par deux

Le compteur est recycl en 16 impulsions d'horloge : compteur hexadcimal.

Compteur dcimal

Au dixime coup d'horloge, on observe la combinaison suivante :

impulsions Q4 Q3 Q2 Q1
d'horloge 23 22 21 20
n = 10 1 0 1 0

C'est la premire fois que Q2 et Q4 sont 1 ensembles. En connectant Q2 et Q4 l'entre

d'une porte Et-Non dont la sortie est relie RAZ (Clear), le compteur sera recycl la
dixime transition d'horloge ( 1.1 = 0 ), les entres "Clear" de chaque bascule tant 0.

Q2
Clear
&
Q4

N.B. Le retour 0 des sorties Q2 et Q4 remet les entres Clear 1 ( 0.0 = 1 ), le compteur peut
donc nouveau fonctionner.

AM - 2003 Page 8