Vous êtes sur la page 1sur 5

TP

LES REGISTERES A DECALAGE

1) gnralits :
Le registre est un circuit logique squentiel que contient un certain
nombre de bascules de mmoriser une information binaire. De plus
ces informations stockes peuvent tre transfres en sortie par des
dplacements successifs (fonction de dcalage) synchroniss parades
impulsions dhorloge.
On distingue des registres dont linformation est introduite et/ou
extraite en parallle ou en srie .on parle alors de registres entres
parallles et/ou entre srie et sorties parallles et /ou sorties sries.
2 ) fonction de dcalage :
Les informations contenues dans un registre peuvent tre dcales
vers la gauche : il sagit dun registre dcalage gauche au rythme
des impulsions de lhorloge .elles peuvent tre dcal droite : sagit
dun registre dcalage droite.
On peut galement effectuer des dplacements dans les 2 sens, on
parle alors de registres bidirectionnels.
3 ) capacit et chargement de registres :
Les registres peuvent contenir 4,56 ou 8 bits pour applications
gnrales, mais en ralit nombre de bits contenu dans les registres
dun microprocesseur est un multiple doctets (1, 2, 4 ou 8 octets
etc.)
Lintroduction ou lextraction des donnes se fait de plusieurs
manires :
- Entre srie - sortie srie
- Entre srie sortie parallle
- Entre parallle sortie srie
- Entre parallle sortie parallle

Tout registre capable de transfrer les donnes par dcalages


bidirectionnels et disposant dentres et de sorties parallles
sont appels appels registres universels.
MANIPULATION

1/ Raliser un rsister (4 bits) a dcalage droit a entre srie sortie srie a laide de
bascules D.

Entre srie sortie srie bascules D. son TDV

clear clk QA QB QC QD

0 0 0 0 0 0
1 1 1 0 0 0
1 1 1 QA 0 0

1 1 1 QA QB 0

1 1 1 QA QB QC

Ce type de registre permet de transformer un codage temporel (succession des


bits dans le temps) en un codage spatial (information stocke en mmoire
statique) La sortie srie peut galement tre utilise. L'intrt d'utilisation d'un
registre dcalage en chargement et lecture srie rside dans la possibilit d'avoir
des frquences d'horloge diffrentes au chargement et la lecture. Le registre
constitue alors un tampon.
CI et TDV du 74164

clear clk A B QA QB . . . . . . . . . . QH

0 X X X 0 0 0
1 0 X X QA0 QB0 QH0
1 POS 1 1 1 QAn QGn
1 POS 0 X 0 QAn QGn
1 POS X 0 0 QAn QGn
CI et TDV du 74165

SHIFT / CLK INH CLK PARALLEL A B C D QA QB . .. QH


LOAD SERIAL
0 X X X a b c d
a b h
1 0 0 X X X X X
QA0 QB0 QH0
1 0 POS 1 X X X X
1 QAn QGn
1 0 POS 0 X X X X
0 QAn QGn
1 1 X X X X X X
QA0 QB0 QH0
CI et TDV du CI le SN 74194

CLEAR S1 S0 CLK SERIAL PARALLEL QA QB QC QD


Left right A B C D
0 X X X X X X X X X 0 0 0 0

1 X X 0 X X X X X X QA0 QB0 QC0 QD0

1 1 1 POS X X a b c d a b c d

1 0 1 POS X 1 X X X X 1 QAn QBn QCn

1 0 1 POS X 0 X X X X 0 QAn QBn QCn

1 1 0 POS 1 X X X X X QBn QCn QDn 1

1 1 0 POS 0 X X X X X QBn QCn QDn 0

1 1 0 X X X X X X X QA0 QB0 QC0 QD0