Circuiterie des

portes CMOS
complémentaires

Alain GUYOT

TIMA

DEA MICROÉLECTRONIQUE

((33) 04 76 57 46 16
: Alain.Guyot@imag.fr
http://tima-cmp.imag.fr/~guyot
Techniques de l'Informatique et de la Microélectronique
pour l'Architecture. Unité associée au C.N.R.S. n° B0706 complémentaire 70
 fonction logique
But
Passer d'une porte logique
(ou d'un ensemble de portes) au dessin portes logiques

Optimiser la surface en minimisant réseau N

- le nombre de transistors
- le nombre de vias et de contacts
- le nombre d'arêtes de polygone réseau P

Minimiser le temps de conception

symbolique
porte logique
classique
masque

complémentaire 71
 Abstraction logique
+5V
Discrétisation
Valeur logique 1 } tolérance
au bruit
des tensions Valeur NON logique pris comme 0 par certaines
portes et comme 1 par d'autres

0V
Valeur logique 0 } tolérance
au bruit

0 0

1 1

Transistor N Transistor P
Bloqué si grille = 0 Passant si grille = 0
Passant si grille = 1 Bloqué si grille = 1
complémentaire 72
 Portes élémentaires en CMOS
5V
p p p a p

n a n b p

0V b n n n
0V

+5 V
p p
0 1 0 1 0 1
n n 0 1 1 0 1 0
1 1 0 1 0 0
0V
complémentaire 73
 Discrétisation du temps

A
A B 1 0
 2,5 volt B
2,4 volt 2,6 volt 0 1
portes de seuils logiques différents fonctionnement non logique

dispersion technologique  dispersion des seuils logiques

dispersion technologique + bruits  tension sans image logique
passage par tension non logique  incohérence circuit/fonction
incohérence + délai des portes  incohérence temporaire
incohérence temporaire  discrétisation du temps
discrétisation du temps  horloge (synchrone ou autosynchrone)

complémentaire 74
 Comparaison logique/analogique

Analogique Logique

Précision limitée (techno) Précision arbitraire (# bits)

Valeur approchée (±5%) Valeur exacte

Logique infidèle fidélité absolue (pas de dérive)

Compensations nécessaires pas de compensation

Valeurs continues valeurs discrètes (bruit de quantification)

Temps continu Temps discret (bruit d'échantillonnage)

Silencieuse et sensible Bruyante et insensible

Exemple: multiplieur de Gilbert Exemple: multiplieur 5x5 bits

(Mos en faible inversion) 14t 550 transistors MOS bloqués/saturés

complémentaire 75
 4 vues d'une fonction logique
V dd
a p
a
s b p
b
 s
 n n
Logique Electrique 0V
métal V dd 0V V dd 0V
poly
a a
diffu-
sion b b Masque
symbolique
Masque
métré  
s
s complémentaire 76
 Portes logiques un peu plus complexes

V dd V dd
V dd
p p p p a p p c
Réseau b d
trans. P d n p p
Entrées

Sortie

c n n n

Réseau b n n n
trans. N
a n 0V
0V 0V a
a b
b
c c
d d
complémentaire 77
 Réseau de transistors

V dd ET logique
Réseau conduit si les
trans. N 2 réseaux conduisent
Réseau
trans. P Réseau
Entrées

Sortie

trans. N

Réseau soit 2 réseaux en parallèle

Réseau Réseau
trans. N trans. N trans. N

0V

Conduit si sa OU logique
conduit si l'un ou l'autre
grille vaut 1 (ou les deux) réseaux conduisent
complémentaire 78
 Conception des portes complexes (1)
Equation logique schéma électrique

V dd
Les transistors P sont utilisés V dd
Réseau pour tirer à 1 et les transistors
trans. P N pour tirer à 0. Il n'y a pas
n
Entrées

de perte de seuil
Sortie

En conséquence les fonctions

Réseau réalisables sont des fonctions p
trans. N DECROISSANTES des entrées.
0V
0V Fonction identité
qui ne marche pas
complémentaire 79
 Conception des portes complexes (2)
Un et un seul des deux réseaux N et P conduit à
V dd chaque instant. Ces réseaux sont logiquement
complémentaires.
Comme l'un est en transistor P et l'autre en transistor
N, les réseaux N et P sont duaux. Les deux réseaux ont
conduit
Sortie f(E) les mêmes entrées et le même nombre de transistors.
Entrées E

si f(E)

V dd
conduit
si ¬ f(E) Réseau Réseau
P P conduit
0V
Réseau Réseau conduit
N N
0V
haute impédance correctes court circuit
complémentaire 80
 Conception des portes complexes (3)
a
b
Pour construire une porte complexe on construit en premier le
c réseau de transistors N, avec les règles:
d
e V dd
ET - réseaux en série
a b OU - réseaux en parallèle.

d Pour construire le réseau de transistors P on peut procéder de 3 façons:

c
e 1 - croiser les règles ci dessous
2 - utiliser l'algèbre de Boole pour complémenter la fonction et
procéder comme pour les N
3 - utiliser une méthode graphique pour tracer le dual du graphe N
a c

b d e
V ss complémentaire 81
 Conception des portes complexes (4)
construction du dual
Méthode 1: croiser les règles
Règle pour
V dd le réseau N ET - transistors série
OU - transistors parallèles.
a b Règle pour
le réseau P ET - transistors parallèle
OU - transistors série
d
c
e Méthode 2: complémenter
Equation pour le réseau NF = (a  b)  c  (d  e)
D
a c Equation pour le réseau PF = ( a  b )  ( c  d  e )
Se souvenir que N tire à la masse, donc l'équation doit être
b d e complémentée, et P conduit pour un 0 donc les variables doivent être
V ss complémentées complémentaire 82
 Conception des portes complexes (5)
construction du dual (suite)
Méthode 3: construire le graphe dual
V dd Graphes duaux: tout cycle de l'un est sommet de l'autre et
réciproquement. Les arêtes externes sont les connexions à
l'extérieur
a b
F
d c
a
c
e d
+5V
F
V dd
a c
b e
b d e
V ss 0V V ss complémentaire 83
 Conception des portes complexes (6)
amélioration électrique
Raccourcir les chemins Minimiser la capacité Mettre plus près de la sortie les
entre sortie et alimentation parasite de sortie transistors activés le plus tard

f= a  b  c  (ab)
a b
b c b a b a a b
a
c
b a a b a c b c
f
a a b a a b a c b c

b c b c b a b a a b

complémentaire 84
Conception des portes complexes (7)

amélioration délai et consommation

Dimensionner plus gros les transistors ayant une

charge plus importante

Affecter la charge capacitive la plus faible aux

signaux les plus actifs

Connecter les signaux les plus en retard prés de la

sortie

complémentaire 85
 Variantes d'une fonction logique

a b
c b
a a b a
a
c a
b b c b
f f
f
c a
a a b b c b

b c a a b a b

complémentaire 86
 Variantes d'un autre fonction

Vdd
Vdd
a b c a
a
b d
b
d
c d c
f f
a
c d c
d
b
b d
a b c a
Vss
complémentaire 87
 Stratégies de dessin

Aligner les diffusions Aligner les grilles

d e c b a
a

moins de coude, moins de contacts moins de coude

complémentaire 88
 Diffusions alignées (1)
Vdd
a 1- Trouver tous les
b
Vdd chemins décrivant
b f b f chaque réseau passant
une fois et une seule
d par toutes les branches
c a a (chemin de Euler)
2- Trouver un chemin
e parcourant les
c c transistors dans le
f même ordre pour les
a e e deux réseaux
c 3- S'il n'existe pas de
tel chemin, briser les
b d e d d réseaux et
recommencer avec
chaque bout.
Vss Vss
complémentaire 89
 Diffusions alignées (2)
a
b
c
d

V dd
a c
p p
b d
p p Ces deux réalisations sont elles équivalentes ?

n n

n n
0V complémentaire 90
 Diffusions alignées (3)
V dd diff P
V dd diff N

métal poly diffusion

V ss V ss
complémentaire 91
 Diffusions alignées (4)
V dd diff P
V dd diff N

métal poly diffusion

V ss V ss
complémentaire 92
Diffusions de plusieurs portes alignées
0V
V dd
a b

métal
a a
poly
b b diffu-
sion

( a  ( a  b))  ( b  ( a  b )) = a  b  a  b = a  b
complémentaire 93
 Diffusions de plusieurs portes alignées
Vdd a b 0V

ab

métal
a a
poly
b b diffu-
sion

( a  ( a  b))  ( b  ( a  b )) = a  b  a  b = a  b complémentaire 94
 Mise en commun de transistor

a
P a P
c a
N
N c
a

Figure 1 Figure 2 Figure 3

Les 3 portes de la figure 1 contrôlent une paire de transistors pour en faire une porte 3 états. Le
schéma à transistors est donné à la figure 2, les transistors à fusionner sont entourés d'un cartouch
La figure 3 est le résultat de cette fusion.
complémentaire 95