Chapitre 4 : Boucle à verrouillage de phase

ou PLL ( phase lock loop)

I- Rappels et généralités :

On a vu l’année dernière qu’un signal s(t) sinusoïdal de fréquence constante était caractérisé
par :

s (t ) = S m sin( t +  )

 fixe la vitesse de variation de la

fonction. On l’appelle la pulsation  constante en
Sm fixe l’amplitude maximum
et s’exprime en rad/s. Elle est radian qui donne la
de la fonction sinusoïdale
directement liée à la fréquence f valeur de la phase à t
par : f =  / 2 et à la période par =0, on l’appelle
phase à l’origine
2
T=

Plus sa valeur est grande et plus le
signal varie vite (sa fréquence est
alors grande et sa période petite)

 (t ) = (t +  ) est appelée phase instantanée car elle donne la valeur de la phase du sinus à
tout instant (on appelle phase la valeur « de ce qu’il y a à l’intérieur des parenthèses du
sinus »)

La pulsation indique la vitesse de variation de la phase et sont reliées ensemble par :

d  (t )
=
dt
 1 d (t )
La fréquence est donnée par : f = =
2 2 dt

La physique utilise également des signaux qui voient leurs fréquences varier dans le temps
p
autour d’une fréquence de référence (que nous noterons dans toute la suite f p = ). C’est
2
par exemple le cas dans les transmissions à modulation de fréquence.

Page 1 sur 10
 La phase est alors décrite par :  (t ) = ( p t +  (t ))
d (t ) d ( p t +  (t )) d (t )
 (t ) == = p +
dt dt dt
Et pulsation et fréquence sont données par:
1 p 1 d (t ) 1 d (t )
f (t ) =  (t ) = + = fp +
2 2 2 dt 2 dt
1 d  (t )
exprime l’écart de fréquence par rapport à f p
2 dt
Un signal s(t) qui voit sa fréquence varier autour de f p est alors noté :
s (t ) = S m sin(  p t +  (t ))

On notera également qu’en notation de Laplace on relie la phase à la pulsation (ou à la

fréquence) par :
d (t )
En posant la transformée suivante :  (t ) →  ( p) d’où :  (t ) = →  ( p ) = p ( p )
dt
 ( p) p
En posant la transformée suivante : f (t ) → f ( p) d’où : f ( p ) = =  ( p)
2 2

II- Modélisation de la PLL :

La PLL est un système très largement utilisé dans les systèmes de réception analogique ou
numérique. Une PLL réalise un asservissement de la phase et de la fréquence.
Sa structure générale est la suivante :

Signal vE(t) Signal vR(t)

d’entrée de Comparateur v(t) Filtre passe vF(t) Oscillateur
de phase bas contrôlé en de sortie de
fréquence fréquence
f E (t ) et de tension
f R (t ) et de
phase phase :
 E (t ) = ( p t +  E (t ))  R (t ) = ( p t +  R (t ))

Les éléments de la PLL sont les suivants :

- l’oscillateur VCO donne une fréquence f R (t ) qui varie en fonction de la tension de

commande vF appliquée sur son entrée. Il est linéarisé autour de f p et caractérisé par
sa pente kOCT : f R (t ) = f p  k OCT v F (t ) . Cette fréquence peut également être notée de
1 d R (t )
manière générale: f R (t ) = f p + . Par identification, on
2 dt
1 d R (t )
a: = k OCT v F (t ) . On pose les transformées
2 dt
 R (t ) →  R ( p) 2
suivante :  Avec la notation de la place :  R ( p) =  k OCT v F ( p) .
v F (t ) → v F ( p) p

Page 2 sur 10
 On peut alors proposer la représentation bloc suivante :

vF(p) 2  R ( p)
 k OCT
p

- En entrée on envoie un signal de phase :  E (t ) = ( p t +  E (t )) et cette phase est

comparée à la phase du signal de sortie :  R (t ) = ( p t +  R (t )) . Le comparateur de
phase fournit alors à sa sortie une tension v(t) alternative fonction de la différence de
phase.

- le filtre passe bas donne la valeur moyenne de v(t) et alors une tension vF(t)
proportionnelle au déphasage  = E (t ) − R (t ) =  E (t ) −  R (t ) telle que :
vF (t ) = K D ( E (t ) −  R (t )) . En notation de Laplace : v F ( p) = K D ( E ( p) −  R ( p))

On obtient donc la modélisation suivante de l’ensemble comparateur + filtre :

 E ( p) + Filtre v F ( p) = K D ( E ( p) −  R ( p))
KD
- passe bas

 R ( p)

Le fonctionnement de la PLL est le suivant :

- en l’absence de signal injecté à l’entrée de la boucle, ou si la fréquence du signal

injecté est en dehors de la plage de fonctionnement du VCO, la boucle est dite non
verrouillée et f R = f p . En effet, dans ce cas le filtre est alimenté par une tension v(t)
qui varie trop vite et qui est donc totalement éliminée. La tension vF(t) est alors nulle.

- si on injecte dans la boucle un signal de fréquence f E voisin de f p , la PLL se

verrouille et on aboutit au bout d’un temps bref ( 1 à 100 ms en général) à un état
stable caractérisé par f E = f R .

- une fois la boucle verrouillée ou accrochée, la fréquence d’entrée peut varier dans la
plage de verrouillage sans que cette boucle ne décroche et on a toujours fs = fe

- si la fréquence d’entrée sort de la plage de verrouillage, la boucle décroche et on

revient à la situation f R = f p

Page 3 sur 10
 III- Réalisation expérimentale :

L’objectif est de réaliser un comparateur de phase avec une boucle ouverte de classe 1

a) Montage :
On peut réaliser une PLL à partir du montage suivant :

On va considérer un signal d’entrée et de retour de fréquence proche de f p tels que :

v E (t ) = VE sin( E (t )) = VE sin(  p t +  E (t ))
v R (t ) = VR cos(R (t )) = VR cos( p t +  R (t ))

Ces tensions sont caractérisées par des fréquences qui varient autour de la fréquence
d  E (t )
f p 
p dt
fp = avec cependant des variations faibles d’où :
2 d R (t )
f p 
dt

i) étude du comparateur

Le comparateur est réalisé à partir du multiplieur et du filtre :

On peut exprimer la tension la sortie du multiplieur qui d’après le constructeur est donnée par:

v (t ) = Kv E (t )v R (t )
soit :
v (t ) = KVEV R sin(  p t +  E (t )) cos( p t +  R (t ))

v (t ) =
KVEV R
2

sin( 2 p t +  E (t ) +  R (t )) + sin(  E (t ) −  R (t ) 
On paramètre le filtre (  = RC ) de manière à ce qu’il ne transmette que les fréquences très
inférieures à f p

Page 4 sur 10
 Dans ces conditions, on obtient :

KVEVR
v F (t ) = sin(  E (t ) −  R (t ) )
2

On voit alors que la tension n’est pas proportionnelle à la différence de phase.

Il faut alors supposer que l’on travaille avec ( E (t ) −  R (t ))  0 pour pouvoir linéariser la
fonction sinus et écrire :

KVEVR
v F (t ) = ( E (t ) −  R (t ))
2

Rq : on verra que cette condition limite la bande de fréquence où la PLL est verrouillée

On écrit alors :

v F (t ) = K D ( E (t ) −  R (t ))

KVEVR
Avec : K D =
2
La modélisation bloc du comparateur est donc :

 E ( p) KVEVR 1 v F ( p) = K D ( E ( p) −  R ( p))
KD =
+
- 2 1 + p

 R ( p)

ii) Etude de l’OCT :

L’OCT est caractérisé par une tension de sortie dont la fréquence vérifie autour de la
fréquence f p :
1 dR (t ) 1 d R (t )
f R (t ) = f p + k OCT v F (t ) = = fp +
2 dt 2 dt
En notation de Laplace :
p
k OCT v R ( p) =  R ( p)
2
2k OCT v F ( p )
 R ( p) =
p

Page 5 sur 10
 b) schéma blocs :

Les calculs précédents conduisent à la représentation suivante du montage :

 E ( p) KVEVR 1 v F ( p) = K D ( E ( p) −  R ( p)) 2k OCT  R ( p)

KD =
+
- 2 1 + p p

La pulsation étant la dérivé de la phase, on peut modifier le montage précédent pour faire
apparaître la fréquence comme grandeur d’entrée.
1 d E (t ) 1 d E (t ) fp p
f E (t ) = = fp + → f E ( p) = +  E ( p)
2 dt 2 dt p 2
fp p
f R ( p) = +  R ( p)
p 2

f E ( p) + 2 1 v F (t ) = K D ( E (t ) −  R (t )) 2k OCT  R' ( p) p f R ( p)

- p
KD 1 + p p 2

c) Etude statique :

On peut exprimer la fonction de transfert en boucle ouverte :

2k OCT K D
T ( p) =
p (1 + p )
On obtient une boucle de classe 1 qui permet d’avoir f E = f R si f E = Cte

Il ne faut pas oublier que l’on a poser :

v E (t ) = VE sin( E (t )) = VE sin(  p t +  E (t ))
v R (t ) = VR cos(R (t )) = VR cos( p t +  R (t ))

Et supposé :
( E (t ) −  R (t ))  0

Page 6 sur 10
On remarque donc que dans ces conditions, le signal de retour et d’entrée sont déphasé

d’environ . Notre système ne permet pas d’avoir une erreur nulle pour la phase
2

Les régimes transitoires (c’est-à-dire changement de fréquence) sont caractérisés par la

fonction de transfert en boucle fermée :

f r ( p) = T ( p)( f e ( p) − f r ( p))
T ( p) 1
H ( p) = =
1 + T ( p) 1
1+
T ( p)
On a donc :
1 1
H ( p) = =
p(1 + p) p p 2
1+ 1+ +
2k OCT K D 2k OCT K D 2k OCT K D
On a donc une boucle d’ordre 2 caractérisée par une pulsation propre et un facteur
d’amortissement :

2kK D
 02 =

0 2k OCT K D 1 1 2
m= = =
4kK D  4k OCT K D 4 k OCT K D
Il faut choisir  faible pour avoir une bonne stabilité et rapidité cependant il ne faut oublier
que l’on doit filtrer les fréquences inférieures à f p . Il faut donc un compromis.
d) Plage de verrouillage, plage de capture

On dit que la boucle est verrouillée lorsque f E = f R . Cependant la bande de fréquence pour
laquelle la PLL est verrouillée possède deux limites :

Etat de la PLL

Verrouillée
f v

Déverrouillée
f c

Page 7 sur 10
 - La plage de verrouillage :

La plage de verrouillage est déterminez mathématiquement par le domaine de variation

possible de la phase.
Si on ne linéarise pas la fonction cosinus alors si la boucle est verrouillée, on a :
f E = f R = f p + k OCT v F = f p + K D sin(  E (t ) −  R (t ))
On a alors un encadrement de la fréquence d’entrée :
f p − KD  fE  f p + KD
Soit f v = 2K D

- La plage de capture

La linéarisation est cependant essentielle pour le bon fonctionnement de la PLL. En effet, elle
permet d’avoir un comparateur de phase linéaire (condition essentiel pour tous nos
développements)
Fixer (  E (t ) −  R (t ))  0 revient cependant à limiter la zone de travail en fréquence.
Cette bande de fréquence est la plage de capture et est donnée par 2 f V f c où f c est la
fréquence de coupure du filtre.

Il est évident qu’il est préférable de faire travailler la PLL dans la plage de capture car s’il y a
rupture du signal d’entrée alors la PLL peut se verrouiller.

e) Etude dynamique

On peut alimenter la PLL par un signal qui voit sa fréquence varier par saut entre deux valeurs
(modulation FSK2). Ce signal est obtenu par exemple à l’aide d’un OCT alimenté par une
tension modulante à deux états :  U . Le schéma bloc complet est donc :

Si on reste avec une PLL verrouillée alors :

f E = f p + k OCT (U ) = f R = f p + k OCT v F

 U = vF

La tension à la sortie du filtre est image de la tension modulante.

Ce montage a alors une application évidente : la démodulation de signaux modulé en
fréquence dans des systèmes de réception numériques

Cette expérience met en évidence les caractéristiques d’une boucle de clase 1 :

- un erreur statique nulle si les états sont assez longs
- on montrera en TP que l’erreur de traînage est bien constante et proche de zéro car
l’amplification statique utilisée est grande

Page 8 sur 10
 IV- La PLL numérique :

L’objectif est toujours d’avoir un comparateur de phase avec une boucle ouverte d’ordre 1.
Le comparateur sera réalisé avec une porte OU exclusif.

On rappelle la table de vérité :

vE vR v U
0 0 0 E
=1 FPB
0 1 1
1 0 1
1 1 0 R

OCT

On suppose que la boucle est verrouillée, vR(t) est en retard de h secondes alors :

vE(t)

t
vR(t)

Um v(t)

t
T T/2
LLL
2Umh
La valeur moyenne de v(t), obtenue en sortie filtre, est donnée alors par :
T
En raisonnant sur le fondamental on peut alors exprimer le déphasage entre vE(t) et
2h Um
vR(t) :  = et la tension filtrée vaut : 
T 
On a donc bien un comparateur de phase avec une boucle de classe 1 si filtre d’ordre 1. On
aura une erreur statique sur la phase et la fréquence qui seront nulles

V- Synthétiseur de fréquences :

C’est un système qui permet à partir d’une fréquence d’entrée d’obtenir en sortie un
oscillateur réglable en fréquence.
Cette structure utilise donc un oscillateur mère :

Page 9 sur 10
 Comparateur filtre OCT
Oscillateur de phase
mère

Diviseur de
fréquence : 1/N

Lorsque la boucle est verrouillée on a :

f
f E = f R = OCT
N
Et donc f OCT = Nf E
Le synthétiseur de fréquences se retrouve par exemple sur les CB : l’oscillateur mère est sur 1
kHz et chaque changement de station modifie N d’un pas de 10
Conclusion :

La PLL est donc un système qui asservi la phase et ou la fréquence.

Il est constitué :
- d’un comparateur de phase (porte ou exclusif, multiplieur, pompe de charge)
- d’un filtre
- d’un OCT
L’ensemble devant au moins formé un système de classe 1. L’ordre minimal du filtre est
un.

On peut modéliser de manière simple une PLL par le schéma suivant :

e ( p ) −  r ( p ) V ( p) = K D (e ( p) − r ( p))
e ( p ) +
KD 1 U ( p) 2k r ( p )
-
1 + p p

On a alors :

2K D k OCT
- T ( p) = et donc une erreur statique nulle en phase et en fréquence
p (1 + p )
T ( p) 1 1
- H ( p) = = =
1 + T ( p)
1+
1 p p 2
1+ +
T ( p) 2k OCT K D 2k OCT K D

Page 10 sur 10