Académique Documents
Professionnel Documents
Culture Documents
FQ =FH /2
Q0=1 Q1=0 Q2=1
TH
H 1 t
0
TQ
Q 1 t
0
23/04/2020 Pr Hassan Ait Laasri 2
Diviseur de fréquence
JK synchronisée sur front descendent
H J K Qt Qt-1
1 J Q
x x Qt-1
Horloge H
0 0 Qt-1
0 1 0
1 K Q
1 0 1
1 1 Qt-1
FQ =FH /2
TH
H 1 t
0
TQ
Q 1 t
0
23/04/2020 Pr Hassan Ait Laasri 3
Dans l’exemple
précédent, nous avons
obtenu un diviseur de
fréquence par 2.
Peut-on réaliser un
diviseur par n ?
Horloge H H H
1 K Q0 1 K Q1 1 K Q2
FQ0 =FH /2 FQ2
Q1 =FH /8
/4
H TH
t
Q0 Noter que c’est la sortie
TQ0 Q0 qui joue le rôle
du signal d’horloge de la deuxième
bascule t
Q1 TQ1
t
Q2 TQ2
D C B A
1 J Q0 1 J Q1 1 J Q2 Décodeur
H BCD
H H H
7 segments
1 K Q0 1 K Q1 1 K Q2
Chronogramme :
t
Q0
0 1 0 1 0 1 0 1
On remarque qu’à chaque période d’horloge, la t
Q1 combinaison des sorties Q2Q1Q0 forme un état
binaire. La succession de ces états correspond à la
0 0 1suite du comptage
1 0binaire. En
0 utilisant1un afficheur
1
7 segments, on visualise le résultat sous format t
Q2 décimal.
0 0 0 0 1 1 1 1
t
(Q2Q1Q0)10 0 1 2 3 4 5 6 7 0
Compteur
23/04/2020asynchrone modulo 23 = 8 Pr Hassan Ait Laasri 9
Peut-on réaliser un
décompteur
1 J Q0 1 J Q1 1 J Q2
H H H H
1 K Q0 1 K Q1 1 K Q2
Chronogramme :
0 1 1 0 0 1 1 0
t
Noter que les sorties principales du circuit sont
Q2 Q2Q1Q0 et non pas leurs compléments.
0 1 1 1 1 0 0 0
t
(Q2Q1Q0)10 0 7 6 5 4 3 2 1 0
23/04/2020 Pr Hassan Ait Laasri 13
Compteur/Décompteur asynchrone
Définitions:
Résumé
0 1 x x x 0 Forçage à 0 S
1 0 x x x 1 Forçage à 1 J Q
1 1 ↓ 0 0 Qt-1 Mémoire H
1 1 ↓ 0 1 0 Mise à 0
1 1 ↓ 1 0 1 Mise à 1 K Q
R
1 1 ↓ 1 1 Qt-1 Inversion
0 0 x x x x Interdit Clear
23/04/2020 Pr Hassan Ait Laasri 17
Compteur asynchrone
Compteurs asynchrones modulo M < 2n
Principe :
Pour obtenir un compteur asynchrone modulo M < 2n , il faut utiliser un compteur modulo 2n
avec un circuit combinatoire qui permet d’interrompre le cycle du comptage en provoquant une
réinitialisation de toutes les bascules dès que la valeur du modulo M désiré est détectée.
Schéma général
Circuit combinatoire
Q1 Q2 Qn
S S S
1 J Q 1 J Q 1 J Q
H H H H
1 K Q 1 K Q 1 K Q
R R R
23/04/2020 Pr Hassan Ait Laasri 18
Compteur asynchrone
Exemple : compteur asynchrone modulo 6 ( 0 → 5)
Il faut utiliser un compteur asynchrone modulo 23=8 et interrompre le cycle du comptage
lorsqu’il atteint 6 en provoquant une réinitialisation des 3 bascules.
Q2 Q1 Q0
0 0 0 0 On doit détecter cet état (Q1 =1 et Q2=1)
1 0 0 1 pour initialiser le compteur.
2 0 1 0 Autrement dit, une fois que Q1=1 et
3 0 1 1 Q2=1, on doit forcer toutes les bascules
4 1 0 0 à 0 en appliquant aux entrées R l’état 0.
5 1 0 1
6 1 1 0
7 1 1 1
Le circuit combinatoire qui permet d’effectuer cette tâche est
la porte NAND. En effet: Q1=1
Lorsque les deux entrées sont égales à 1, la sortie est égale à Q2=1 R=0
0. Autrement, la sortie égale à 1. Donc, on doit connecter Q 1 et
Q2 aux deux entrées d’une porte NAND et sa sortie à l’entrée R
23/04/2020 Pr Hassan Ait Laasri 19
de chaque Bascule.
Compteur asynchrone
1 Q0 1 Q1 1 Q2
S S S
1 J Q 1 J Q 1 J Q
H H H H
1 K Q 1 K Q 1 K Q
R R R
Q2Q1
Note:
Noter que si les entrées R sont actives à l’état
23/04/2020
haut, on doit utiliser une porte ET.
Pr Hassan Ait Laasri 20
Compteur asynchrone
Chronogramme :
t
Q0
0
0 1 0 1 0 1 0 1
t
Q1
1
0 0 1 1 0 0 0 0
t
Q2
1
0 0 0 0 1 1 0 0
t
0 1 2 3 4 5 6 0 1 2
il faut une entrée de sélection X qui détermine le sens de comptage en fonction de sa valeur X.
Par exemple :
si X=0 → comptage, il faut aiguiller la sortie Qn vers l’entrée d’horloge Hn+1,
si X=1 → décomptage, il faut aiguiller la sortie Qn complémentée vers l’entrée d’horloge Hn+1.
1 Q0 1 Q1 1 Q2
S S S
1 J Q 1 J Q 1 J Q
H H ? H ? H
1 K Q 1 K Q 1 K Q
R R R
RAZ
X
Remarquer
23/04/2020 qu’on peut utiliser un multiplexeur 2→1 avec x est l’entrée de sélection.
Pr Hassan Ait Laasri 23
Compteur/décompteur asynchrone
• Avantage des compteurs asynchrones:
Simple
• Inconvénient des compteurs asynchrones:
Accumulation des retards de propagation avec le nombre de bascule. Ce retard
limite la fréquence de synchronisation et crée des problèmes de décodage. Le
retard cumulatif maximal d’un compteur doit être inférieur à T H
Tous les séquences ne sont pas possibles.
présence des états transitoires.
t
Accumulation des retards. Le
Q0 retard total est égal à tp =n×τ
, avec τ est le temps de
0 1 0 0 1 0 0 propagation de chacune t des
n Apparition
bascules. des états
Q1 Retard
Cetransitoires
retard tp neà doit pas
cause du
0 dépasser
retard. la période
0 0 1 1 1 0
d’horloge. t
23/04/2020 0 1 0 2 3 Ait Laasri
Pr Hassan 2 0 24
Compteurs synchrones
Circuit combinatoire
Q1 Q2 Qn
S S S
J Q J Q J Q
H H H
K Q K Q K Q
R R R
Q1 Q0 Q1Q0
K0 Q2 00 01 11 10 Q2 00 01 11 10
J0
0 x 1 1 x 0 1 x x 1
1 x 1 1 x 1 1 x x 1
Q1 Q0 Q1 Q0
Q2 00 01 11 10 J1 Q2 00 01 11 10
K1
0 x x 1 0 0 0 1 x x
1 x x 1 0 1 0 1 x x
K1 Q0 J1 Q0
23/04/2020 Pr Hassan Ait Laasri 33
Compteurs/décompteurs synchrones
Simplification par tableaux de Karnaugh
Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
0 0 0 0 0 x 0 x 1 x
1 0 0 1 0 x 1 x x 1
2 0 1 0 0 x x 0 1 x
3 0 1 1 1 x x 1 x 1
4 1 0 0 x 0 0 x 1 x
5 1 0 1 x 0 1 x x 1
6 1 1 0 x 0 x 0 1 x
7 1 1 1 x 1 x 1 x 1
Q1 Q0 Q1Q0
K2 Q2 00 01 11 10 J2 Q2 00 01 11 10
0 x x x x 0 0 0 1 0
1 0 0 1 0 1 x x x x
K2 Q1Q0 J2 Q1Q0
logigramme :
Q1Q0
Q0 Q1 Q2
J0 S J1 S J2 S
1 J Q J Q J Q
H H H
K Q K Q K Q
K0 R K1 R K2 R
Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 Qt Qt+1 J K
7 1 1 1 x 0 x 0 x 1 0→0 0 x
6 1 1 0 x 0 x 1 1 x 0→1 1 x
5 1 0 1 x 0 0 x x 1 1→0 x 1
4 1 0 0 x 1 1 x 1 x 1→1 x 0
3 0 1 1 0 x x 0 x 1
2 0 1 0 0 x x 1 1 x
1 0 0 1 0 x 0 x x 1
0 0 0 0 1 x 1 x 1 x
Q1 Q0 Q1 Q0
J0 Q2 00 01 11 10 Q2 00 01 11 10
K0
0 1 x x 1 0 x 1 1 x
1 1 x x 1 1 x 1 1 x
Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
7 1 1 1 x 0 x 0 x 1
6 1 1 0 x 0 x 1 1 x
5 1 0 1 x 0 0 x x 1
4 1 0 0 x 1 1 x 1 x
3 0 1 1 0 x x 0 x 1
2 0 1 0 0 x x 1 1 x
1 0 0 1 0 x 0 x x 1
0 0 0 0 1 x 1 x 1 x
Q1 Q0 Q1Q0
Q2 00 01 11 10 Q2 00 01 11 10
J1 K1
0 1 0 x x 0 x x 0 1
1 1 0 x x 1 x x 0 1
Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
7 1 1 1 x 0 x 0 x 1
6 1 1 0 x 0 x 1 1 x
5 1 0 1 x 0 0 x x 1
4 1 0 0 x 1 1 x 1 x
3 0 1 1 0 x x 0 x 1
2 0 1 0 0 x x 1 1 x
1 0 0 1 0 x 0 x x 1
0 0 0 0 1 x 1 x 1 x
Q1Q0 Q1 Q0
Q2 00 01 11 10 Q2 00 01 11 10
J2
K2
0 1 0 0 0 0 x x x x
1 x x x x 1 1 0 0 0
K2 Q1 Q0 J2 Q1 Q0
Q1Q0
logigramme :
Q0 Q1 Q2
J0 S J1 S J2 S
1 J Q J Q J Q
H H H
K Q K Q K Q
K0 R K1 R K2 R
H
23/04/2020
Noter Pr Hassan
que les entres R et S (actives à l’état Ait Laasri
bas) doivent être branchées à 1. 41
Compteurs/décompteurs synchrones
Définitions:
• Toutes les séquences sont réalisables à condition que la transition
d’un état du compteur à un autre soit unique (il existe un seule
façon de transiter vers un état).
• Pour les états n’appartenant pas au cycle du comptage, les entrées
des bascules peuvent prendre n’importe quelles valeurs (x) dans le
tableau de Karnaugh puisque ces états ne doivent normalement pas
apparaître.
• Il faut utiliser autant de bascules qu’il y a de bits nécessaire pour
coder la valeur maximale du cycle.
• Il est nécessaire d’initialiser le compteur à une valeur appartenant
au cycle.
• Dans le cas des compteurs asynchrones, seule la première bascule est synchronisée par le
signal d’horloge externe.
• Les états des bascules du compteur évoluent successivement en cascade.
• Dans le cas des compteurs synchrones, toutes les bascules sont synchronisées
simultanément avec le même signal d’horloge
• Les états des bascules du compteur évoluent simultanément au rythme de l’horloge.
• Pas d’états transitoire