Université des Sciences et de la Technologie Houari Boumediene

Faculté d’Electronique et d’Informatique

Département Instrumentation et Automatique
BP. 32, El Alia Bab Ezzouar, 16111 Alger, Algérie
Tel : (213) 021 24 79 12 poste 806 Fax : (213) 21 24 71 87

LICENCE TELECOMMUNICATIONS
Module : Logique Combinatoire et Séquentielle
Code :UEF 2.2.1

BASCULES NUMERIQUES

Année 2015-2016 Prof. Youcef SMARA

Introduction
En logique séquentielle, le résultat dépend des données à l’instant t mais
également de l’état précédent des sorties.
Contrairement à la logique combinatoire, on introduit en plus la notion de
mémoire (typiquement, la bascule).
L’état des sorties en logique séquentielle dépendra de l’ordre dans lequel ont été
appliquées les combinaisons d’entrées c.a.d. la séquence.

• Définition: Un circuit séquentiel est un circuit dont l’état des sorties dépend
non seulement des entrées mais également de l’état antérieur des sorties.
Ces circuits doivent donc être capables de mémoriser.
• Exemple :

Dans un tel système, à une même combinaison des variables d’entrée ne

correspond pas toujours la même valeur à la sortie (3 et 5). La fonctionnalité
dépend de l’ordre des opérations (ordre de déroulement des séquence) ! Système
séquentiel.
Circuit séquentiel

Entrées Circuit Sorties

combinatoire

État présent
État futur

Éléments de
mémoire
Horloge

Diagramme bloc
Les fonctions séquentielles de base sont :
– mémorisation ;
– comptage ;
– décalage.

Les circuits séquentiels fondamentaux sont :

– bascules (04 types) ;
– compteurs ;
– registres ;
– RAM(Random AccessMemory).

Ces circuits peuvent travailler soit en mode synchrone, soit en mode asynchrone:

– mode asynchrone : À tout moment, les signaux d’entrée peuvent provoquer

le changement d’état des sorties (après un certain retard qu’on appelle « temps de
réponse». Ces systèmes sont difficiles à concevoir et à dépanner.

– mode synchrone : Le moment exact où les sorties peuvent changer d’état

est commandé par un signal d’horloge (train d’ondes carrées ou rectangulaires).
Les changements d’état s’effectuent tous pendant une transition appelée
« front » (montant ou descendant).
Mode synchrone ( Notion de l’horloge)
Une horloge est une variable logique qui passe successivement de 0 à 1 et de
1 à 0 d’une façon périodique.
Cette variable est utilisée souvent comme une entrée des circuits séquentiels
le circuit est dit synchrone.
L’horloge est généralement notée par H ou Ckl ( clock).

1 1 1 1 1 1 1
h 0 0 0 0 0 0 0

Niveau Haut: 1 Front descendant

1 Fréquence F ( en Hz)
0 0 F=1
T
Niveau Bas : 0 Front montant La période T ( en
secondes)
Mode Asynchrone
Lorsque un circuit séquentiel n’a pas d’horloge comme variable d’entrée ou si le
circuit fonctionne indépendamment de cette horloge alors ce circuit est
5
asynchrone.
Les bascules ( flip-flops)

Les bascules sont les circuits de base de la logique séquentiel .

Une bascule peut posséder une horloge (synchrone ) ou non (asynchrone) .
Chaque bascule possède des entrées et deux sorties Q et Q .
Une bascule possède la fonction de mémoration et de basculement.

E0
Q
E1 Une bascule Q + = F ( Ei , Q )
… Q
…
E2

Il existe plusieurs types de bascules : RS, RST ,D ,JK et T

6
Bascule RS
La bascule RS est le circuit séquentiel le plus simple. C’est une bascule asynchrone,
et toutes les autres bascules, synchrones ou asynchrones, reposent sur cette bascule.

Son rôle consiste à mémoriser une information fugitive, selon le fonctionnement

suivant : une apparition, même fugitive, de S entraîne un état stable Q=1,
et une apparition, même fugitive, de R entraîne un état stable Q=0.
Analyse du fonctionnement (2)
Analyse du fonctionnement (3)
Analyse du fonctionnement (4)

Tableau de Karnaugh Equation logique

Chronogramme
réalisation
Si X = 1 ⇒ Q n +1 = S + R .Q n
Les états indéterminés sont forcés à 1 :
la bascule est dite à enclenchement
prioritaire.
C’est une somme de produit donc la
réalisation est à l’aide de portes NAND.
Si X = 0 ⇒ Q n +1 = R .(S + Q n )
Les états indéterminés sont forcés à 0 :
la bascule est dite à déclenchement
prioritaire.
C’est un produit de somme , donc la
réalisation est à l’aide de portes NOR.

• L’avantage principal de la bascule RS est sa simplicité.

• Ses principaux inconvénients sont le fait qu’elle soit asynchrone, sa sensibilité
aux parasites (tout bruit présent sur l’une des entrées de la bascule RS peut
modifier l’état de la sortie), et le fait qu’il existe un état interdit pour R=S=1
Bascule RS synchrone ou bascule RSH
La bascule RSH1 est un bascule RS synchronisée par un signal d’horloge H.
Lorsque H est au niveau bas, la bascule fonctionne comme une mémoire, et lorsque
H est au niveau haut, la bascule fonctionne comme une bascule RS classique, et
conserve donc les états interdits pour R=S=1

réalisation
Résumé sur la bascule RS

• Fonctionnement:
– NAND
• Si R=S =1 , Etat mémoire
• Si R≠S, alors écriture Q=R
• R=S=0 INTERDIT

– NOR
• Si R=S =0 , Etat mémoire
• Si R≠S, alors écriture Q=S
• R=S=1 INTERDIT

• Remarque
– Les entrées R et S sont à la fois des entrées de type « état » et de type
« temps »
– On sépare « état » et « temps » avec des bascules latch
• Entrée d’état : D
• Entrée d’horloge : H
Bascule à verrouillage (D-latch)
La D-latch est une bascule RSH pour laquelle on n’a conservé que les deux
combinaisons RS=(0,1) et RS=(1,0). La D-latch a une seule entrée, nommée D.

réalisation – quand H= 0, l’entrée D n’a aucun effet

et la bascule mémorise la valeur de
la sortie (donc de l’entrée) au moment du
passage de l’état 1 à l’état 0 de H et la
bascule est verrouillée ;
– quand H = 1, Q suit les changements
de D et la bascule est transparente.
Bascule flip-flop

chronogramme

Le fonctionnement est identique à la bascule RS synchronisée mais dans ce

cas, il n'y a pas le désavantage de l'état interdit R = S = 1. Cette bascule est
couramment utilisée dans les compteurs et les registres à décalage ou pour saisir des
données passagères.
Bascule JK
Les bascules JK sont des bascules sont plus polyvalentes que les bascules RS, car
elles n’ont pas d’état ambigu et R = S = 1 →
Q n +1 = Q n
Entrées prioritaires asynchrones des bascules
La plupart des bascules synchrones possèdent des entrées prioritaires
asynchrones.
Elles agissent indépendamment de l’horloge et des entrées synchrones des
bascules. Elles servent à forcer, à tout moment, la mise à 1 ou à 0 de la bascule,
quelles que soient les conditions d’entrée. Elle agissent sur l’étage esclave des
bascules.

Les entrées asynchrones peuvent être vraies à l’état bas (cas le plus fréquent) ou à
l’état haut. En général, on applique juste une impulsion à ces entrées pour faire une
initialisation.
Désignations synonymes : Clear ; RAZ ; DC clear
Preset ; RAU ; DC set
Table de vérité d’une bascule J.K en synchrone et asynchrone
• Deux entrées Pr ( preset ) et cl ( clear) asynchrone
• Plus prioritaires que l’horloge
• Pr et Cl fonctionnent avec la logique negative.
Bascule T
La bascule T s’obtient par exemple à partir d’une bascule JK dont on a relié les
entrées J et K entre elles. Elle est utilisable uniquement en mode synchrone, et ne
fonctionne qu’en commutation.
Applications des bascules
mémorisation d’une information fugitive:

Anti-rebond pour commutateur:

Synchronisation:
Série d’exercices: Bascules

Exercice 1
1. Rappeler la table de vérité d’une bascule D et la table de vérité d’une bascule JK
2. Comment peut-on synthétiser une bascule D à partir d’une bascule JK?

Exercice 2
Les signaux suivants sont appliqués sur les entrées synchrones et asynchrones d’une
bascule JK.
Donner le chronogramme de la sortie Q de la bascule (Q initial=0)
Exercice 3

Établir les chronogrammes des deux sorties en fonction de l'évolution des deux
entrées.
Pour chaque étape, préciser sous les chronogrammes, la configuration du verrou
(mémorisation ...).
Exercice 4

Tracer les chronogrammes de Q1et de Q2 pour un signal d’horloge H de 1Hz. Q1 et

Q2 sont nuls à t = 0.
Exercice 5
Expliquer le fonctionnement du montage suivant :
Exercice 6
1. Pour les deux montages, tracer les chronogrammes de Q1 et de Q2 pour un signal d’horloge
H de 1Hz. Q1 et Q2 sont nuls à t = 0. Conclure.

2. Quelles sont les fréquences de Q1 et de Q2 ?

3. Quel est le déphasage entre Q1 et Q2

Exercice 7
Trois bascules D sont initialisées avec (Q0, Q1, Q2) = (1, 0, 1).

Dresser un tableau avec les états de Q0, Q1, Q2 pour les dix premières périodes d’horloge.
Livres de référence:
• L. Roger & M.S. Tokheim, Theory and problems of digital principles, Schaum’s
outline series Mcgraw-Hill, Third Edition, (1994).
•R.Merat, R. Moreau, L. Allay, J.-P. Dubos, J. Lafargue & R. Legoff,
Electronique Numérique, editions Nathan, 1997.
• D. Patterson, J. Hennessy, Computer organisation and design, The Morgan
Kaufmann Series, (2005).
•J. Wakerly, Digital Design. Principles and practice, Pearson 4th Edition, (2006).
• J.-M. Poitevin, Aide-mémoire électronique analogique et numérique, Edition
DUNOD, (2008).
•R.-K. Dueck & K.-J. Reid, Digital Electronics, Delmar Cengage Learning, (2012).
•D. Money Harris et S.L. Harris, Digital Design and Computer Architecture, The
Morgan Kaufmann series (2013)