Académique Documents
Professionnel Documents
Culture Documents
ORDINATEURS (ATO)
Première Partie
1
CHAPITRE I
Généralité, constitution interne d’un
ordinateur et aspects généraux du
fonctionnement d’un ordinateur
2
I- DEFINITION
4
L’UAL devient ainsi « l’unité centrale de traitement des données" (Ang.:
Central Processing Unit ou CPU). A ce stade, la structure correspond à
celle d'une calculette électronique. Une calculette dispose en effet :
- d'un clavier comme périphérique d'entrée,
- d'un affichage comme périphérique de sortie,
- d'une unité de calcul qui effectue les opérations demandées,
- d'une ou plusieurs mémoires pour retenir les résultats intermédiaires.
Pourtant personne ne prétendra qu'une calculatrice est un ordinateur.
Il manque donc quelque chose.
VI- LA PROGRAMMATION
Ce qui manque à notre calculette pour qu'elle devienne un "vrai"
ordinateur, c'est la mémorisation des procédures de traitement.
Dans le cas de la calculatrice, c'est l'opérateur qui effectue la séquence
d'opérations. Dans le cas
de l'ordinateur, la
procédure est stockée
indépendamment et
fournie à la machine. La
machine est capable de
lire les instructions pas à
pas et de les exécuter au
fur et à mesure, sans
intervention de l'utilisateur.
VII- LE STOCKAGE DES PROGRAMMES
5
Le principe consiste à lire
le programme sur un
périphérique d'entrée, à le
stocker dans une mémoire
permanente et à le charger
en mémoire centrale au
moment de l'exécuter.
Dans un premier temps, on a pensé à distinguer la mémoire des données
de celle des programmes. Puis on s'est rendu compte que, dans les deux
cas, l'information était stockée de la même manière, c'est-à-dire sous
forme de bits, et qu'une zone de mémoire pouvait aussi bien recevoir
une instruction qu'une donnée.
6
CHAPITRE II
Numération & codage
7
I- NUMERATION
A- DEFINITIONS :
La base d’un système de numération est le nombre de chiffres qu’utilise
ce système. Pour qu’une information numérique soit traitée par un
circuit, elle doit être mise sous forme adaptée à celui-ci. Pour cela Il faut
choisir un système de numération de base B (B un nombre entier
naturel 2).
De nombreux systèmes de numération sont utilisés en technologie
numérique. Les plus utilisés sont les systèmes : Décimal (base 10),
Binaire (base 2), Tétra (base 4), Octal (base 8) et Hexadécimal (base 16)
- Système de numération décimale :
Dans un système décimal, on utilise un maximum de dix symboles
pour représenter un nombre quelconque N, soit : 0,1,2,3,4,5,6,7,8,9.
- Système de numération binaire :
Dans un système binaire, on utilise un maximum de deux symboles
pour représenter un nombre quelconque N, soit : 0,1.
- Système de numération octale :
Dans un système octal, on utilise un maximum de huit symboles pour
représenter un nombre quelconque N, soit : 0, 1, 2, 3, 4, 5, 6,7.
- Système de numération hexadécimale
Dans un système hexadécimal, on utilise un maximum de seize
symboles pour représenter un nombre quelconque N, soit :
0,1,2,3,4,5,6,7,8,9, A, B, C, D,E,F.
Le tableau ci-dessous donne un aperçu sur les systèmes décimal,
binaire, tétra, octal et hexadécimal :
8
En informatique, les systèmes les plus utilisés sont les suivants :
9
unité de codage de l’information ne pouvant prendre les valeurs 0 ou 1
est appelé le bit (contraction de Binary Digit).
Pour les échanges de données, les informations élémentaires (bits) sont
manipulées par groupes formant ainsi des mots binaires. La taille de
ces mots est le plus souvent un multiple de 8 = 23.
L’unité de transfert utilisée pour les échanges de données est le mot de
8 bits appelé octet.
Dans un mot binaire, le bit situé le plus à gauche est le bit le plus
significatif, MSB (Most Significant Bit), celui situé le plus à droite est le
bit le moins significatif, LSB (Less Significant Bit).
10
Méthode par soustractions et par division
NB : l’opération est la même pour les autres bases quand on veut quitter
la base 10 pour une autre. Il suffit de faire une division successive du
nombre en base 10 par la nouvelle base. Et de reporter les restes du
dernier au premier.
Exemples
11
3- Système Octal (base 8)
12
C- Conversion d’un nombre décimal à virgule
Partie entière
Partie fractionnaire
13
0, 5*2= 1,0
Le résultat est donc : (462, 625)10 = (111001110,101)2
Exemple
0,1 5*2= 0,3
0 ,3*2=0,6
0 ,6*2=1,2
0 ,2*2=0,4
0 ,4*2=0,8
0 ,8*2=1,6
0 ,6*2=1,2
Le résultat est donc : (0, 15)10 = (0, 0010011001...) 2
On dit (0,15)10 est cyclique dans la Base 2 de période 1001
Il n’existe pas de méthode pour passer d’une base b1 à une autre base
b2 directement. L’idée est de convertir le nombre de la base b1 à la
base 10, en suit convertir le résultat de la base 10 à la base b2.
14
D- Représentation des nombres signés
E- Opérations arithmétiques
1. L'addition
rappel :
0+0=0
0+1=1
1+0=1
1+1=10
Exemples :
Base Binaire
15
Effectuer les opérations suivantes :
(37)8 + (65)8 + (116)8 = (242)8
(D5E)16 + (2F36)16 = (3C94)16
Base Tétrale
Base Octale
16
Base hexadécimale
2- La soustraction
Base Octale
Base hexadécimale
17
Effectuer les opérations suivantes :
(137)8 - (63)8 = (54)8
(F23)16 - (2A6)16 = (C7D)16
(FD28)16 - (E5E)16 - (2F36)16 = (FD28)16 - [ (E5E)16 + (2F36)16 ] =
(FD28)16 - (3D94)16 =
(BF94)16
3- La multiplication
Base Binaire
Base Octale
18
Base Hexadécimale
Exercice :
Effectuer les opérations suivantes :
(237)8 * (63)8 = (17655)8
4- La division
Base Binaire
Exemple :
19
Il suffit en fait de soustraire 101 lorsqu’on le peut, et d’abaisser le
chiffre suivant :
11101 = 101 × 101 + 100
II- LE CODAGE
20
Les codes DCB (Décimal Codé Binaire) ou code 7 segments :
21
Exemple : codage des nombres 65(10) en BCD.
Ce codage est trop long pour être utilisé pour les calculs.il est
uniquement destiné à la saisie et à l'affichage de données
➢ Les codes numériques non pondérés :
Le code binaire réfléchi est utilisé pour simplifier des équations dans les
tableaux de Karnaugh. Le principe consiste à changer l'état d'un seul
bit entre deux nombres consécutifs.
Comparaison entre le binaire et le binaire réfléchi
22
La conversion s’effectue en reportant le premier bit du poids fort et en
additionnant les bits suivants du binaire pur un à un de la gauche vers
la droite tout en reportant à chaque fois le résultat (le bit à droite) dans
le Gray.
23
Pour convertir du gray vers le binaire pur, reportez le premier bit du
poids fort et faites des additions successives de ce bit vers les le reste
des bits du gray tout en reportant à chaque fois le résultat (le bit à droite
si le résultat est sur deux digits) dans le binaire pur.
Le code ASCII
Le code ASCII (ASCII = American Standard Code for Information
Interchange) est initialement un code à 7 bits, qui permet le codage de
128 caractères. Il englobe des lettres, des chiffes, des signes de
ponctuations et un certain nombre de signaux de commande. Toutes
ces correspondances sont fixées par l’American National Standards
Institutes
24
Table du code ASCII standard (7 bits):
Le Code Barre
Ce principe de codage, apparu dans les années 80, est largement utilisé
sur les produits de grande Consommation, car il facilite la gestion des
produits. Le marquage comporte un certain nombre de barres verticales
ainsi que 13 chiffres :
- Le 1er chiffre désigne le pays d’origine exemple : 3 = France, 4 =
Allemagne, 0 = U.S.A,
- Les cinq suivants sont ceux du code « fabricant »,
- Les six autres sont ceux du code de l’article,
- Le dernier étant une clé de contrôle
Les barres représentent le codage de ces chiffres sur 7 bits, à chaque
chiffre est attribué un ensemble de 7 espace blancs ou noirs.
25
Exemple :
Remarque :
Dans le cas où le code pays comporte 3 caractères, le code fabricant ne
comporte que 3 caractères.
26
CHAPITRE III
ALGÈBRE DE BOOLE ET FONCTIONS
BOOLÉENNES
27
1- Définition
Définit en 1847 par Georges Boole (1815-1864), physicien Anglais, elle
est l’algèbre applicable au raisonnement logique qui traite des fonctions
à variables binaires (deux valeurs). Ne s'applique pas aux systèmes à
plus de deux états d'équilibre. Permet d'étudier les circuits logiques.
2- PROPRIÉTÉS
28
Sa table de vérité est :
1.2 ET (AND) :
Porte ET (AND)
1.3. OU (OR) :
Porte OU (OR)
29
2. Les opérations secondaires
2.1. NON ET (NAND) :
C'est le complément de produit logique de deux variables logiques A et
B noté :
Porte XOR
30
II- Propriétés des opérateurs logiques
1. Propriétés des opérateurs AND et OR
31
CHAPITRE IV
LOGIQUE COMBINATOIRE & SEQUENTIELLE, CIRCUITS
PROGRAMMABLES
32
I- LOGIQUE COMBINATOIRE
Un circuit combinatoire possède un certain nombre d’entrées et un
certain nombre de sorties. Les sorties sont reliées aux entrées par des
fonctions logiques. L’aspect temporel n’intervient pas, contrairement
aux circuits logiques séquentiels. Ces circuits sont établis à partir d’une
opération appelée synthèse combinatoire. La synthèse combinatoire est
la traduction d’une fonction logique, à partir d’un cahier des charges,
en un schéma. Diverses méthodes de synthèse sont possibles ; elles
diffèrent sur la forme de la fonction utilisée (canonique ou simplifiée),
sur le type des opérateurs ou des circuits intégrés choisis, et sur la
technique de découpage fonctionnel employée.
Dans cette partie, nous allons étudier quelques grandes fonctions
combinatoires couramment utilisées.
Le tableau suivant résume ce que nous avons déjà vu. Ces circuits
logiques existent avec 2, 3 voire 4 entrées.
Les circuits logiques combinatoires sont des circuits constitués des
portes logiques fonctionnant simultanément et réalisant une ou
plusieurs fonctions logiques.
A- Les fonctions logiques
33
Une fonction logique peut être représentée sous forme algébrique, Il
s'agit d'une représentation sous forme d'expression. Elle peut
s'exprimer comme une association de sommes et de produits logiques :
Exemple :
3 variables → 23 combinaisons
Sa table de vérité est :
Ici, la fonction est exprimée sous la forme d'une somme de toutes les
combinaisons, de toutes les variables logiques pour lesquelles la
34
fonction vaut 1 chaque terme est appelé min-terme ou
produit fondamental.
Exemple :
Exemple :
Exemple :
Exemple :
35
C- Simplification des fonctions logiques
L'objectif de la simplification des fonctions logiques est de minimiser le
nombre de termes afin d'obtenir la forme la plus simple de la fonction,
ou plus exactement sa forme minimale. Deux méthodes de
simplification sont utilisées :
- La simplification algébrique.
- La simplification graphique par tableau de KARNAUGH.
a- La simplification algébrique
Exemple :
b- Tableaux de KARNAUGH
Présentation de la méthode :
La méthode de KARNAUGH consiste à présenter les états d’une fonction
logique, non sous la forme d’une table de vérité, mais en utilisant un
tableau à double entrée. Cela permet d’éviter la simplification algébrique
de la fonction. Chaque case du tableau correspond à une combinaison
des variables d’entrées, donc à une ligne de la table de vérité.
36
Le tableau de Karnaugh aura autant de cases que la table de vérité
possède de lignes. Les lignes et les colonnes du tableau sont numérotées
selon le code binaire réfléchi, donc chaque fois que l’on passe d’une case
à l’autre, une seule variable change d’état. On peut numéroter les
cases pour que ce soit plus facile à remplir, mais attention à l’ordre de
numérotation !
Soit l’équation :S = ab + abc +bc
Passage de la table de vérité au tableau de KARNAUGH
Simplification d’équations
Exemples de groupements
Règles :
• Le nombre de cases d’un groupement doit être égal à 1, 2 ,4 , …2 n
37
• Les groupements doivent être les plus grands possibles
• Les groupements peuvent se chevaucher pour être les plus grands
possibles.
• Dans chaque groupement on ne retient que les variables dont l’état ne
change pas.
• Pour extraire l’équation de la fonction logique on ne retient que les
variables dont l’état ne change pas à l’intérieur d’un groupement et on
effectue la somme logique (OU logique) de toutes les expressions
38
A une combinaison d’entrées (l’entrée) ne correspond qu’une seule
combinaison de sorties (la sortie). La « sortie » apparaît après application
de l’« entrée » avec un certain retard qui est le temps de propagation
dans la logique interne. Ce temps est déterminé par la technologie
utilisée, le nombre de portes traversées et la longueur des
interconnections métalliques.
Les circuits combinatoires peuvent servir par exemple :
• à traduire des bits en chiffres représentant un nombre (ou des lettres
ou un code particulier). On appelle ces circuits des codeurs (ou bien
des décodeurs pour l’opération inverse). Par exemple, un codeur Gray
ou bien BCD.
• à effectuer des opérations arithmétiques sur des nombres. Par
exemple, un additionneur ou un multiplieur.
• à transmettre ou recevoir des informations sur une ligne unique de
transmission (une ligne série), ce qui nécessite de transformer un
nombre écrit sous forme parallèle en une suite de bits mis en série et
vice-versa. C’est le rôle des circuits multiplexeur/démultiplexeur.
Voici par exemple une transformation série/parallèle suivie d’une
transformation parallèle/série :
D- Démultiplexeurs
Un démultiplexeur réalise l’opération inverse de celle du multiplexeur.
Il s’agit d’un circuit possédant :
39
- une entrée de donnée D.
40
Le schéma fondamental d’un démultiplexeur est :
E- Le décodeur
41
Le décodeur est de la même famille que le démultiplexeur, mais avec
l’entrée G qui vaut 1 en permanence. On trouve alors en sortie un 1
parmi des 0.
YK(N) = 0 si K ≠ N
F- Multiplexeur
- une sortie S.
42
3 entrées d’adresse. Le multiplexeur peut être vu comme un
commutateur commandé par les entrées d’adresse : selon la valeur des
43
On en déduit la fonction logique de sortie. Chaque ligne de la table
correspond à un terme d’une somme de produits. On détermine chacun
de ces termes de la même façon que pour une fonction logique composée
de 0 et de 1, sauf que chaque combinaison d’entrée est multipliée par la
valeur correspondante de la fonction :
Exemple :
44
a1 a0 Y
0 0 0 I0
1 0 1 I1
2 1 0 I2
3 1 1 I3
G- L’encodeur
L’encodeur est la fonction inverse du décodeur. On met sur les entrées
un 1 parmi des 0 et on obtient sur les sorties l’adresse de l’entrée à 1.
La priorité ne sert que quand plusieurs entrées sont à 1 en même temps.
Le circuit donne alors l’adresse de l’entrée dont le rang est le plus élevé.
Il y a donc priorité aux entrées de rang le plus élevé.
45
A partir de ces trois formes et de la table de vérité, on peut réaliser la
fonction logique F soit avec un multiplexeur, soit avec un décodeur,
soit avec des opérateurs fondamentaux, soit avec une PROM.
46
• Avec la forme canonique abrégée, on réalise F avec un décodeur
et une porte OR :
47
Avec la table de vérité, on réalise F avec une PROM. Dans notre exemple,
il faut connecter a2a1a0 sur les adresses de la mémoire et charger les 8
bits aux adresses 0 à 7. F est alors disponible sur le bit de donnée. La
réalisation d'une fonction logique avec une PROM est à la base du
fonctionnement des PAL et des EPLD.
48
⇒ Le décodeur est utilisé quand il y a peu de variables d’entrées (les
boîtiers ont un nombre limité de broches) et beaucoup de sorties (on
câble un OR par sortie).
49
- les circuits séquentiels asynchrones, dans lesquels les sorties
évoluent dès qu’il y a un changement sur l’une des entrées ;
- les circuits séquentiels synchrones, dans lesquels les sorties
ne peuvent évoluer que si un signal d’horloge est actif. Ce
dernier peut être actif sur un niveau (0 ou 1) ou sur un front
(Montant ou descendant).
A- Bascules
Les bascules sont les circuits logiques de base de la logique séquentielle.
Il existe des bascules asynchrones et des bascules synchrones.
Bascule RS
La bascule RS est la plus simple des bascules. Elle est réalisée à partir
de deux portes NOR ou de deux portes NAND. Nous allons étudier en
détail le fonctionnement de la bascule RS réalisée avec des portes NOR.
La bascule possède deux entrées notées R et S ainsi que deux sorties
Conventionnellement notées
50
La valeur de la sortie Qt au temps t dépend à la fois des valeurs de et de
l'état de sortie Qt-1, état immédiatement avant l'application de la nouvelle
séquence d'entrée. La combinaison de ces trois variables donne normalement 23
combinaisons possibles de sortie résumées dans le tableau ci-dessous.
Interprétation du tableau :
51
Bascule RS à portes NOR :
52
Pour déterminer la fonction Qn+1, il faut considérer Qn comme
une des entrées, puisqu’il s’agit d’une variable pouvant prendre les
valeurs 0 ou 1. On peut alors établir le tableau de Karnaugh, comme on
l’a fait pour les circuits combinatoires :
Bascule JK
Par rapport à la bascule RS, l’intérêt est que l’état inutilisé devient
utilisable. En effet, à la différence de la bascule RS, si J=K=1, les 2
sorties ne sont pas égales toutes les 2 à 1.Quand on arrive dans l’état
J=K=1 à partir de l’un des 3 autres, on a donc forcément les 2sorties
complémentaires. Par contre, quand au moins l’une des 2 entrées J et
K est égale à 0, on retrouve le même comportement que la RS classique.
53
La
Bascule D
Supposons que l’on contraigne les entrée R et S de la bascule pour
qu’elles soient toujours complémentaires, avec R=D et S = /D :
54
Bascule T
55
b- Bascules synchrones :
Dans le cas des bascules asynchrones décrites dans les paragraphes
précédents, le changement d'état de la sortie se produit immédiatement
quand les valeurs d'entrée sont changées (en négligeant le temps de
transit). Il existe d'autres bascules, dites synchrones, pour lesquelles le
changement d'état de la sortie est cadencé au rythme d'un signal appelé
horloge "clock".
- sur niveau : les changements d’état ont lieu pour un niveau donné (0
ou 1) de l’horloge ;
- sur front : les bascules changent d’état uniquement sur un front
montant ou descendant de l’horloge ;
- par impulsion : les bascules changent d'état après deux fronts
successifs de l'horloge (front montant puis descendant ou vice versa).
Bascule RS synchrone (RSH)
La bascule RSH est une bascule synchrone dont les entrées n'influent
pas sur l'état de sortie tant qu'une variable nommée horloge n'est pas
activée. En fait une bascule RSH est une bascule RS à laquelle on a
ajouté deux portes NAND, pour former la borne de contrôle d'horloge H.
La figure ci-dessous présente le schéma interne de la bascule RSH.
56
Si H=0, cela est équivalent à avoir R=S=0. On est donc dans l’état de
mémorisation, et ceci quels que soient les états de R et de S.
Cette bascule est appelée également RSH ou RST. Pour obtenir la table
de vérité de cette bascule, il suffit de reprendre celle de la bascule RS à
portes NON-ET :
57
Il s’agit de la bascule JK étudiée précédemment, à laquelle une entrée
de synchronisation est ajoutée.
58
- Si /Q = 0, alors S = 0, et les sorties gardent les états précédents
après impulsion d’horloge (Q = 1).
- Si /Q =1, alors S=1, une opération de mise à 1 est commandée à la
sortie Q.
Donc la sortie Q se met à 1 quand J = 1 et K = 0.
• Si J = K = 1
Dans cette condition les retours croisés des sorties Q et /Q
commandent une opération de basculement.
En effet, si (Q = 0 donc /Q = 1), après impulsion d’horloge Q et /Q sont
respectivement à l’état 1 et 0,
tandis que si (Q = 1 donc /Q = 0), après impulsion d’horloge Q et /Q
sont respectivement à l’état 0 et 1.
59
Lorsque H = 1, la sortie Q est identique à D (Q=D) ; on dit que la bascule
est transparente. Lorsque H = 0, la sortie Q demeure à la dernière valeur
de D qu’elle avait avant que H passe au niveau 0. En d’autres termes, la
sortie est verrouillée "latched" sur D et ne change pas tant que CLK reste
au niveau bas, même si D change de valeur. Le fonctionnement de la
bascule D "latch" est résumé dans la table de vérité suivante.
Bascule T synchrone
La bascule T est une bascule qui a une seule entrée T et deux sorties
complémentaires Q et Q. Les sorties de la bascule changent d’état à
chaque front appliqué à son entrée T. La bascule T peut être réalisée à
partir d’un bascule JK ou d’une bascule D, comme le montre la figure
ci-dessous.
60
La table de vérité de la bascule T est la suivante
Synchrone vs asynchrone
leur synthèse est plus simple (on a vu que l’on pouvait synthétiser
n’importe quelle séquence, mais comment faire pareil avec un circuit
asynchrone ? La réponse sort du cadre de ce cours) ;
il sont plus lents (car il faut attendre chaque coup d’horloge pour la
mise à jour des sorties et/ou états internes) ;
Définition :
61
architecture. La programmation du circuit consiste à définir une
fonction parmi toutes celles qui sont potentiellement réalisables.
Compréhension de quelques termes :
63
PROM
La matrice AND est fixe et la matrice OR est programmable.
C’est une mémoire :
la matrice AND sert de décodeur d'adresse;
pour chaque valeur d'adresse, la PROM produit une valeur qui lui a
été programmée
Principe de PLA
Les ensembles «ET» et «OU» forment chacun ce qu’on appelle une
matrice.
Les interconnexions de ces matrices doivent être programmables
=>
Elles sont assurées par des fusibles qui sont « grillés » lors de la
programmation.
64
Lorsqu’un PLD est vierge toutes les connexions sont assurées.
Combinatoire
Séquentielle
65
Versatile
66
CHAPITRE III
MEMOIRE CENTRALE & MEMOIRE CACHE
67
I- MEMOIRE CENTRALE
68
SRAM (Static Mémoire statique. Cette mémoire a l'immense avantage de
pouvoir stocker une valeur pendant une longue période sans devoir être
rafraîchie. Cela permet des temps d'accès très court (8−20ns). Les
deux inconvénients sont son coût très élevé et son encombrement.
La DRAM, Mémoire dynamique. A l'inverse de la mémoire SRAM, elle
doit être rafraichie plusieurs fois par (Dynamic secondes, ce qui en
augmente le temps d'accès (50−80ns). Par contre son coût est nettement
inférieur et son encombrement faible. Il est facile de placer 64 Mo sur
une barrette DIMM ( 13/3cm).
La vitesse
Lors de l'achat de mémoire, il est important d'en spécifier la vitesse
désirée. Celle−ci est exprimée en nanoseconde et varie selon le type, l’âge
et la fonction de la mémoire désirée. Par exemple, pour de la mémoire
vive, on compte actuellement entre 70 et 50 ns, alors que par le passé,
cette valeur pouvait atteindre 120 ns. La vitesse est normalement
inscrite sur les circuits DIP qui composent la mémoire. Une barrette à
60 ns portera une inscription se terminant par −06 ou −60.
69
La SDRAM est un type de mémoire système utilisée dans les
ordinateurs. Le nom " synchrone " se réfère au fait qu'il transfère les
données en temps avec l'horloge interne du système d'un ordinateur.
SRAM CPU
D'une taille comprise entre 8 et 128 ko, cette mémoire est toujours
Level 1placée dans le processeur. Elle est souvent appelée cache interne
ou (L1) Registres
II-. LA MEMOIRE CACHE
Dans un ordinateur récent, le processeur est généralement le plus
rapide. Il peut ainsi traiter une quantité d'information extrêmement
conséquente par seconde
et donc répondre dans
un délai très court à
toute demande. Cette
situation serait idyllique
s'il était approvisionné
suffisamment rapidement en données, ce qui n'est malheureusement
pas le cas. En effet, les mémoires de masse, tel q'un disque dur, sont
beaucoup trop lentes pour garantir un débit suffisant. La mémoire vive
permet d'améliorer les temps d'accès mais reste bien en deçà des
possibilités du processeur. La mémoire cache permet de corriger
grandement ce problème. Composée de mémoire SRAM donc très rapide,
elle diminue les temps d'attente du processeur. Malheureusement, son
70
coût extrêmement élevé en empêche l'usage comme mémoire vive. En
effet, la quantité requise placerait un PC à un prix inabordable. Elle est
donc utilisée en petites quantités sur la carte−mère de manière à
apporter des gains de vitesses seulement où cela est vraiment
nécessaire.
71
algorithme complexe, il va déposer dans le cache les données que le CPU
devrait demander aux prochains cycles. Et cela s'avère juste la plupart
du temps, le pourcentage de réussite tend à le prouver. Lorsque les
valeurs résultantes sont retournées par le processeur, le circuit inverse
est utilisé. Les valeurs sont écrites dans la mémoire cache, puis lorsque
les ressources sont faiblement occupées, dans la mémoirevive.
Le cache Level 1 est situé dans le processeur. A l'instar du cache Level
2, il sert aussi de mémoire tampon entre un élément lent et un plus
rapide. Le plus lent est évidemment la mémoire cache L2, alors que le
rapide est le processeur.
La mémoire DDR−SRAM
Afin d'augmenter le débit de la mémoire, la mémoire DDR−SRAM est
capable de transférer des données sur les courbes montantes et
descendantes du signal. Cette technologie est appelée Double Data Rate
(DDR) permet
des transferts
de l'ordre de
1,03 Go/s. La
mémoire de
type
DDR−SRAM
ou SRAM II a
été acceptée
comme standard par huit grands fabricants (Samsung, Nec, Toshiba,)
La mémoire SLDRAM
Le standard SLDRAM est un nouveau standard ouvert, libre de royalties
proposé par SyncLink, un consortium regroupant les principaux
constructeurs de DRAM. Ce standard est très proche des mémoires de
type RDRAM proposées par Rambus. La SLDRAM propose un double
72
bus de données à 200 Mhz, 16 bits et orienté paquets. Il permettrait des
débits de l'ordre de 800 Mo
par secondes.
La mémoire Ram bus
propose une toute nouvelle
approche de la mémoire actuelle. Pour eux, la mémoire n'est pas
seulement une barrette ou une puce, mais un système complet. C'est
effectivement le seul moyen d'obtenir une mémoire efficace et cohérente.
LaTechnologie Rambus est proche des réseaux à topologie bus ou des
chaînes SCSI. A la base se trouve un contrôleur chargé de piloter
l'ensemble. Il alimente un bus à haute vitesse, où la mémoire est
connectée en série. Le tout étant terminé par une résistance le
terminateur. Tout cela permet d'atteindre une fréquence de 800 Mhz et
des débits calculés de l'ordre de 1,6 Go par secondes. Les informations
de contrôles sont transmises via des lignes dédiées, séparées des lignes
de données. Les données sont émises sur les crêtes ascendantes et
descendantes du signal d'horloge.
Les barrettes SIP
Les barrettes SIP (Single In−Line
Package) sont tombées en
désuétude depuis un certain
temps déjà. Elles se présentaient
sous forme d'une barrette avec
des broches à insérer dans un
compartiment récepteur. Ces barrettes avaient soit une valeur de 256
ko, soit de 1 Mo. Leur seule utilisation actuelle est celle de mémoire pour
certaines carte graphique. Leur fragilité est l'une des raisons de son
faible succès, en effet, une patte pouvait être trop facilement pliée ou
cassée.
73
Les barrettes SIMM 8bits / 30 pins
La mémoire SIMM (Single In−Line Memory Module) de 8 bits se présente
sous la forme d'une barrette d'environ 8.5 cm de long, sur laquelle sont
fixés des composants électroniques. Elle est aussi souvent appelée
barrette SIMM 30 pins. On les place dans des connecteurs groupés par
deux (386SX) ou quatre (dès le 386DX), généralement les cartes mères
comportent deux bank(bank 0 et bank 1).
Une bank doit impérativement être utilisée dans son intégralité. Ces
barrettes peuvent avoir une valeur de 256 ko, 1 Mo ou 4 Mo. Chaque
barrette a une encoche dans l'angle inférieur gauche qui sert de
détrompeur, évitant ainsi de la monter à l'envers.
Les barrettes SIMM 32bits / 72 pins
74
75
CHAPITRE IV
76
I- Evolution des circuits intégrés
77
78
79
80
CHAPITRE V
LES CONTROLEURS DE PERIPHERIQUE ET LES BUS
d’entree/sortie
81
I- Les Contrôleurs de Périphérique
82
1- Les contrôleurs IDE
C’est une Interface destinée aux
périphériques de stockage :
• disque dur, CD-ROM, ZIP drive,
Elle Supporte des débits allant jusqu’à
100 Mo/s. C’est une interface que l’on
retrouve la plupart du temps dans le chipset de la carte mère.
2- Les contrôleurs USB
Nouveau bus série destiné aux PC. Il supporte des taux de transfert de
données atteignant 1.5 Mo/s. Sur un même port USB on peut connecter
jusqu’à 127 périphériques. USB supporte le Plug and Play et le Hot PnP.
USB 2.0, nouvelle version de cette interface va supporter un débit de
400 Mo/s.
II- Les BUS- Entrée/Sortie
1- Les BUS :
Tous les systèmes dans un ordinateur sont reliés par un ensemble de
lignes faisant transiter les informations (signaux électriques : bits) Ces
câbles sont partagés par tous les composants.
Le Bus relie plusieurs systèmes via le même câblage électrique.
On distingue deux grandes familles de Bus :
a- Les BUS systèmes
- Le Bus de données sur lequel transitent les données,
véhiculent les instructions en provenance ou à destination du
processeur. Il s'agit d'un bus bidirectionnel.
- Le Bus d’adresse sur lequel transitent les adresses mémoires
auxquelles le processeur souhaite accéder pour lire ou écrire
une donnée. Il s'agit d'un bus unidirectionnel.
- Le Bus de contrôle ou bus de commandes, il transporte les
ordres et les signaux de synchronisation en provenance de
l'unité de commande et à destination de l'ensemble des
83
composants matériels. Il s'agit d'un bus bidirectionnel dans la
mesure où il transmet également les signaux de réponse des
éléments matériels.
b- Les types de Bus de données
ISA (Industrie standard Bus Architecture). Ce type de bus est utilisé
dans les premiers PC (8086, 80286). Développé par un consortium par
opposition à IBM micro canaux. Il contient 64 + 36 lignes :
• 20 + 4 lignes d'adresse
• 8 + 8 lignes de données
Il est Synchrone avec une horloge de 8,33 MHz Il existe trois versions de
ce bus, les deux premiers étaient 16 bits, le troisième était de 32 bits. Il
est un bus parallèle qui fonctionne de manière synchrone, mais dans la
troisième révision fonctionnait de manière asynchrone ce qui rend plus
efficaces les communications.
USB (Universal Serial Bus). Ce Bus a été développé pour connecter des
périphériques. Il a été mis au point en 1995 par un consortium :
(Compaq, HP, Intel, Lucent, Microsoft, NEC, Philips).
Il est caractérisé par : sa flexibilité, sa simplicité ; un bus unique pour
de nombreux périphériques ; extensible ; Économique. On peut
connecter les périphériques à chaud.
Les débits :
- Largeur de bande
85
parallèle. On parle ainsi de « largeur » pour désigner le nombre de bits
qu'un bus peut transmettre simultanément.
- La vitesse
La vitesse du bus est également définie par sa fréquence (exprimée en
Hertz), c'est-à-dire le nombre de paquets de données envoyés ou reçus
par seconde. On parle de cycle pour désigner chaque envoi ou réception
de données.
- Le débit
Il est donc possible de connaître la quantité de données qu'un BUS peut
transporter par unité de temps, en multipliant sa largeur de bande par
sa fréquence.
Ex : Un bus d'une largeur de 16 bits, cadencé à une fréquence de 133
MHz possède donc un débit égal à : 16 * 133.106 = 2128.106 bit/s,
- soit 2128.106/8 = 266*106 octets/s
- soit 266.106 /1000 = 266*103 Ko/s
- soit 259.7.103 /1000 = 266 Mo/s
86