Compte Urs

Chapitre 55 Introduction
Chapitre Introduction aux

aux compteurs
compteurs 5.1 Les
5.1 Les compteurs
compteurs sont
sont des
des machines
machines àà états
états
1. Les compteurs sont des machines à états • Un arc représente une période d’horloge.
• Chaque rond un état stable (0, 1,…,m)
2. Bascule T
3. Compteurs en cascade (asynchrones) S1
S2
4. Compteurs synchrones S3
5. 74LS163 et différents montages Sm

6. Petit tableau comparatif entre le
S4
74LS160, 74LS161, 74LS162, 74LS163 S5
et 74LS191. Page 693, fig. 8-26

Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
1 2
INF2501Logique
INF2501 LogiqueÉlectronique,
Électronique,Chap.
Chap.55 INF2501Logique
Électronique,Chap.
Chap.55
5.3 Compteurs
5.3 Compteurs en
en cascade
cascade (asynchrones)
(asynchrones)
5.2 Bascules
5.2 Bascules TT
Q Q0
CLK T
Q
Q Q
D Q D Q
T CLK CLK
QN QN
Q Q
Q Q1
T
Q
Q Q2
T
Q
Q Q3
Page 694, fig. 8-27
T
Page 549, fig. 7-33 Q
3 4
INF2501Logique
Électronique,Chap.
Électronique,Chap.
Chap.55
5.4 Compteurs
5.4 Compteurs synchrones
synchrones 44 bits
bits
5.4 Compteurs
5.4 Compteurs synchrones
synchrones 22 bits
bits
CNTEN EN Q Q0
CLK T
EN Q Q1
T
EN Q Q2
T
Page 695, fig. 8-29

EN Q Q3
T
Fig 7-38 : Compteur 2 bits avec une sortie MAX
5 6
INF2501Logique
Électronique,Chap.
Électronique,Chap.
Chap.55
5.5 Compteur
5.5 Compteur 74LS163
74LS163
5.5 Compteur
5.5 Compteur 74LS163
74LS163 CLK
LD_L
(2)
(9)
(1)
74x163 74x163 CLR_L
(3)
A
2 2 (14)
CLK CLOCK CLK D Q QA
1 1 CK Q
CLR CLR
9 9
LD LD
7 +5 V 7
ENP R ENP B
(4)
10 RPU 10 D Q
(13)
QB
ENT ENT CK Q
3 14 3 14
A QA A QA QA
4 13 4 13
B QB QB
5
B QB
12 5
C QC
12
QC
Page 697, fig. 8-31 C
(5)
C QC 6 11 D Q
(12)
QC
6 11 D QD QD
D QD 15
CK Q
15 RCO RCO
RCO
U1 (6)
D
(11)
QD
Copyright © 2000 by Prentice Hall, Inc. Copyright © 2000 by Prentice Hall, Inc. D Q
Digital Design Principles and Practices, 3/e Digital Design Principles and Practices, 3/e CK Q
Page 698, fig. 8-32

Page 696, fig. 8-30 (15)
RCO
(7)
ENP
7 8
(10)
ENT
INF2501Logique
Électronique,Chap.
Électronique,Chap.
Chap.55
5.5 Compteurs
5.5 Compteurs 74LS161
74LS161 et
et 74LS163
74LS163 5.5 Compteurs
5.5 Compteurs 74LS160
74LS160 et
et 74LS162
74LS162
CLK CLOCK
QA QA
QB QB
QC QC
QD QD
RCO RCO
COUNT 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 COUNT 0 1 2 3 4 5 6 7 8 9 0
Page 698, fig. 8-33 Page 699, fig. 8-34

Voir aussi le DataBook pour bien comprendre les signaux de contrôle
9 10
INF2501Logique
Électronique,Chap.
Électronique,Chap.
Chap.55
5.5 Montage
5.5 Montage avec
avec le
le 74LS163
74LS163
5.5Montage avec
5.5Montage avec le
le 74LS163
74LS163
74x163
2
CLOCK
1
CLK On a un compteur modulo-9 avec la séquence 3,4,…,12,3,4,…
9
CLR À Q3Q2Q1Q0=1100,
7
LD on recharge DCBA à CLOCK
ENP
10
ENT
0011 via LD Q0
+5 V 3 14
R A QA Q0
RPU 4 13 Q1
B QB Q1
5 12
C QC Q2 Q2
6 11
D QD Q3
15
RCO 74x00 Q3
1
3
COUNT 3 4 5 6 7 8 9 10 11 12 3
Démarre toujours U1 2
U2
à la valeurs binaire S11XX_L
Page 701, fig. 8-38
DCBA = 0011 Page 700, fig. 8-37 Copyright © 2000 by Prentice Hall, Inc.
11 12
INF2501Logique
Électronique,Chap.
Électronique,Chap.
Chap.55
5.5 Montage
5.5 Montage en
en cascade
cascade synchrone
synchrone avec
avec deux
deux 5.5 Montage
5.5 Montage avec
avec le
le 74LS163
74LS163
74LS163
74LS163
Compteur modulo-193 avec la
74x163 74x163 séquence 63,64,…,255,63,64,…
2 2
CLOCK CLK CLK
RESET_L
1
CLR
1
CLR Remarques :
9 9
LOAD_L LD LD • Une fois à 255, le
7 7
CNTEN
10
ENP
10
ENP compteur bloque tant que
ENT
3 14 3
ENT
14
GO_L n’est pas actif
D0 A QA Q0 D4 A QA Q4
4 13 4 13 • Après un reset, le
D1 B QB Q1 D5 B QB Q5
D2
5
C QC
12
Q2 D6
5
C QC
12
Q6
compteur ne commence
D3
6
D QD
11
Q3 D7
6
D QD
11
Q7 pas à 63 (comment
RCO
15 RCO4
RCO
15
RCO8 corriger cela ?)
U1 U2
Page 701, fig. 8-39
13 Page 702, fig. 8-40 14
INF2501Logique
Électronique,Chap.
Électronique,Chap.
Chap.55
5.6 Tableau
5.6 Tableau comparatif
comparatif entre
entre le
le 74LS160,
74LS160,
74LS161,74LS162,
74LS161, 74LS162,74LS163
74LS163 et et 74LS191*
74LS191*
Type de Signal CLR Signal Signal RCO

compteur LOAD
74LS160 0à9 asynchrone synchrone Dure 1

période
74LS161 0 à 15 asynchrone synchrone Dure 1

période
74LS162 0à9 synchrone synchrone Dure 1

période
74LS163 0 à 15 synchrone synchrone Dure 1

période
74LS191 0 à 15 Dure 1/2

down/up et Pas de CLR asynchrone période
min/max
15
INF2501Logique
LogiqueÉlectronique,
Électronique,Chap.
Chap.55 * Il existe d’autres compteurs, voir pp. 1-32 et 1-33 de votre DataBook
INF2501

Compte Urs

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Compte Urs

Transféré par

Droits d'auteur :

Formats disponibles

Chapitre 55 Introduction

Chapitre Introduction aux

5. 74LS163 et différents montages Sm

et 74LS191. Page 693, fig. 8-26

Page 695, fig. 8-29

74x163 74x163 CLR_L

CLK CLOCK CLK D Q QA

Page 698, fig. 8-32

Page 698, fig. 8-33 Page 699, fig. 8-34

Type de Signal CLR Signal Signal RCO

74LS160 0à9 asynchrone synchrone Dure 1

74LS161 0 à 15 asynchrone synchrone Dure 1

74LS162 0à9 synchrone synchrone Dure 1

74LS163 0 à 15 synchrone synchrone Dure 1

74LS191 0 à 15 Dure 1/2

Vous aimerez peut-être aussi