Académique Documents
Professionnel Documents
Culture Documents
Circuit Integrés
Circuit Integrés
Anne Universitaire
2011/2012
Chapitre I
Introduction
I- Evolution des circuits intgrs:
Il existe deux types de circuits intgres qui sont : analogique et numrique. Les types de
circuits analogiques que l'on peut trouver sont: les amplificateurs oprationnels, les circuits
audio, les circuits de modulations et dmodulation. Les types de circuits intgres numriques
sont : les portes logiques telles que les AND, NAND, OR, NOR, les compteurs binaires et
dcimaux, les bascules JK, RS etc.
Le but des circuits intgres est la possibilit de mettre des circuits lectroniques quelque soit
leurs fonctions, dans une surface la plus petite quel soient, et un prix de revient le moins cher que
possible. Les circuits intgres sont caractriss par le fait qu'elles contiennent un assez grand
nombre de composants en passant par plusieurs tapes au cours des annes. On peut citer en
rsum les tapes suivantes:
M.S.I (Medium Scale Integrated Circuit)
L.S.I (Large Scale Integrated Circuit)
V.L.S.I (Very Large Scale Integrated Circuit)
II- Les diffrents types de technologies
II-1 Technologie TTL:
Ce type de technologie utilise les transistors bipolaires pour raliser la plus part des
composants lectroniques, a vu le jour en 1964.
On peut citer: les transistors, les rsistances et les diodes. Cette technologie est caractris par :
- Un numro de srie 74 S, LS, H
- Une alimentation unique (0,+5V)
- Temps de commutation (2ns).
S: Schottky.
L: Low power.
H: high.
A: technologie Avanc
F: Rapidit
II-2 Technologie CMOS:
Dans cette technologie le transistor effet de champ est utilis pour raliser la plus part de
composants. A vu le jour en 1970.
Comparativement par rapport la technologie TTL, cette technologie est caractris par :
- Une technologie rcente.
- Plus de composants peut tre mis dans la mme surface.
2
Entre
Voh
Vdd
Sortie
Voh
Entre
Haut 2V
2.4 V
Vih min
Vil max
Vol
0V
Bas 30 % Vdd
Vol
Vil max
0.4 V
Bas 0.8 V
TTL
CMOS
Figure 1.1
Chapitre II
Caractristiques lectriques des circuits logiques
I-
Introduction:
Nous allons maintenant tudier les principes de base utiliss pour caractriser lectriquement
les circuits logiques. Pour cela, nous allons considrer la zone situe entre une sortie et une
entre de porte inverseuse.
Figure 2.1
I-1 Tensions
Nous allons commencer par dfinir un schma quivalent pour la sortie et lentre dun circuit
logique pour chaque niveau (les flches dfinissent le sens rel des courants) :
Une sortie 1 est un gnrateur de tension. Sa tension vide V
chute au fur et mesure
OHmax
OH
(V
OHmin
maximale. Cette valeur ne doit pas tre dpasse pour garantir le bon fonctionnement du
circuit. On peut dessiner un schma quivalent de Thvenin, dans lequel Eth reprsente V
OH
vide (ou peu charg), et Rth la rsistance interne. Rth varie un peu en fonction du courant de
sortie I (Rth est non linaire) aussi ce schma quivalent n'est quune approximation.
OH
Figure 2.2
Une sortie zro est un rcepteur . La tension ses bornes augmente au fur et mesure quil
absorbe du courant. La valeur maximale autorise de V (V
) est atteinte lorsque la charge
OL
OLmax
est maximale. Cette valeur ne doit pas tre dpasse pour garantir le bon fonctionnement du
circuit. On peut dessiner un schma de Thvenin trs approch (valable en statique et pour des
courants peu levs).
Figure 2.3
Les courants d'entre peuvent tre trs diffrents selon le niveau. Un schma quivalent
gnral n'est pas possible. Pour certaines technologies ( base de transistors MOS), les
courants d'entre sont nuls en statique. Les courants dentre I sont gnralement entrants au
I
niveau haut et sortant au niveau bas. Ils ont obligatoirement des valeurs plus faibles que les
courants de sortie quivalents. Si les tensions d'entre dpassent les valeurs minimales et
maximales autorises, les courants dentre peuvent devenir trs levs (du fait des diodes de
protection aux entres). Le constructeur garantit les niveaux de tension suivants :
* si la tension lentre de la porte est comprise entre V
et V
, la porte voit un
IHmin
niveau 1.
* si la tension lentre de la porte est comprise entre V
ILmin
IHmax
et V
, la porte voit un
ILmax
niveau 0.
Compte tenu de ces schmas quivalents, les conditions de fonctionnement en tension d'un circuit
logique connect sur un autre circuit logique sont reprsentes par le schma suivant :
Figure 2.4
Le niveau de sortie V
OHmin
niveaux, H = V
OHmin
-V
IHmin
maximal (crte) qui peut exister sur la sortie pour que lentre voie toujours un niveau 1. Le
niveau de sortie V
est toujours infrieur au niveau dentre V
. Lcart entre ces deux
OLmax
niveaux, L = V
ILmax
-V
ILmax
OLmax
I-2 Courants
Laugmentation de la charge entrane une diminution de l'immunit aux bruits (V
OH
OL
diminue et
Figure 2.5
En Rsum:
I oL = I ILi et I OH = I IH i
i
La sortance (fan out) est calcule en comparant les courants dentre et de sortie des portes au
niveau haut et au niveau bas dans le cas le plus dfavorable. Pour certaines familles (TTL
notamment), une unit logique dentrance (fan in) a t dfinie (I = 40 A, I = 1,6 mA). Une
IH
IL
entrance de 1 correspond ces courants en entre. Une porte ayant une sortance de 10 peut tre
charge par 10 portes ayant une entrance de 1 ou 20 portes ayant une entrance de 0,5. Les
constructeurs donnent souvent une sortance de 10 pour des portes de mme famille
technologique. Si la sortance dune porte standard est insuffisante pour lapplication, il faut
utiliser une porte buffer qui permet dattaquer un nombre de portes beaucoup plus important.
Figure 2.6
Nous allons supposer qu ltat 0, le transistor se comporte comme un court-circuit, et qu ltat
1, il soit quivalent un circuit ouvert. La puissance statique dissipe ltat 1 est alors nulle (I
C
CE
= 0) vaut P
SD0
C2CC
RV. La puissance
statique dissipe en basse frquence est donc fonction du rapport cyclique du signal de sortie et
vaut :
ce
I- Introduction
Le terme bipolaire se rfre llment de base utilis qui est le transistor bipolaire. Depuis le
circuit originel TTL, de nombreuses amliorations ont t employes en vue notamment de
rduire la consommation et daugmenter la vitesse de cette technologie. La srie L (Low power)
pour rduire la consommation, la srie S qui utilise des diodes Schottky pour augmenter la vitesse
puis enfin la srie LS qui combine les avantages des deux prcdentes. Seule la TTL LS (Low
power Schottky) est encore commercialise aujourdhui. Elle a volu avec la srie ALS
(Advanced Low power Schottky) et la srie FAST (Advanced Schottky).
La vitesse leve de la TTL et la basse consommation de la CMOS ont aussi t combines dans
la famille ABT (Advanced BiCMOS) qui utilise la TTL pour les entres-sorties et la CMOS pour
lintrieur du circuit. Pour pouvoir tudier le fonctionnement dune porte TTL, il faut dabord
voir le fonctionnement du transistor bipolaire en commutation.
II- Le transistor en commutation
Figure 3.1
BE
BE
3. Le rgime de saturation. Le courant de base est tel que le courant de collecteur est
maximum. 0,5 V < V < 0,8 V. V = V
= 0,2 V. La saturation commence quand I devient
BE
CE
CEsat
Figure 3.2
2- blocage : V
BE
on B
< 0,5 V ou I = 0.
B
Cest la premire structure vraiment efficace utilise en logique TTL standard. Prenons lexemple
dune porte NAND deux entres de type SN7400 :
Figure 3.3
Le transistor T1 est un transistor multi-metteur. Ce nest pas vraiment un transistor, mais
plutt un aiguilleur de courant dont le schma quivalent est, par exemple pour un multi-metteur
trois entres.
10
Figure 3.4
Figure 3.5
Une entre en lair peut tre considre comme un niveau 1 (le courant nest aiguill vers une
entre que si elle est 0). Cela nest vrai que pour la logique TTL. Toutefois, afin dviter des
parasites, il est prfrable de ne jamais laisser en lair des entres non-utilises.
Il existe une forte dissymtrie des courants dentres au niveau haut et au niveau bas (I
10
IHmax
A, I
ILmax
1 mA). Si on veut imposer un niveau bas lentre dune porte avec une rsistance
ILmax
ne soit pas
Tableau 1
11
OHmin
-V
IHmin
= 0,4 V et L = V
ILmax
-V
OLmax
= 0,4
Figure 3.6
CE
BE
technologie S (pour Schottky) trs rapide mais qui a pour inconvnient une consommation trs
leve. Le tableau ci-dessous donne en les courants et tensions de la technologie TTL.
Tableau 2
Iol 16mA
12
Figure 3.6
On peut ainsi relier plusieurs sorties pour raliser des fonctions logiques avec une seule rsistance
de rappel R . Par exemple, on ralise la fonction
avec le schma
suivant :
Figure 3.7
On ralise de cette manire une fonction ET cble en logique positive (ou bien un OU en
logique ngative). On peut aussi utiliser la porte collecteur ouvert pour commander une diode
lectroluminescente (LED) ou un relais. Les principaux inconvnients de cette porte sont :
1 la dissymtrie des temps de commutation: la charge tant gnralement capacitive, le front
montant est une charge de condensateur travers R . Le front descendant est une dcharge
C
travers le transistor de sortie qui absorbe beaucoup plus de courant que ne peut en fournir R .
C
13
La valeur de R
Cmin
La valeur de R
Cmax
est
Figure 3.8
II-3 La porte TTL 3 tats notion de bus
1- La porte 3 tats
Un signal de commande C est ajout la porte totem pole afin de mettre la sortie S ltat haute
impdance (S est en lair). Quand C = 0, les transistors de sortie sont tous bloqus et la sortie est
flottante. Quand C = 1, la porte NAND fonctionne normalement.
14
Figure 3.9
Le schma logique quivalent est le suivant :
Quand la sortie S est ltat haute impdance, on dit quelle est ltat Z (ou HiZ).
15
Chapitre IV
La Tchnologie CMOS
Figure 4.1
Ces caractristiques lectriques sont :
Figure 4.2
16
Cest pourquoi la quasi-totalit des circuits intgrs sont dvelopps aujourdhui en logique
CMOS ( lexception de certains convertisseurs analogique/numrique et de circuits trs
rapides). De la srie classique MG (Metal-Gate CMOS), on est pass la HC (High-speed
CMOS) puis la FACT (Advanced CMOS). La plus rcente volution consiste en la diminution
de la tension dalimentation.
La zone de saturation pour un transistor MOS quivaut la zone
linaire (active) d'un transistor bipolaire, o I est un gnrateur command en tension. V est la
D
GS
quivalent est donc un gnrateur de courant command par Vgs. La zone de rsistance variable
se situe au pied de la caractristique, pour V petit. Le schma quivalent est une rsistance
DS
variable Ron. On utilise cette zone pour raliser des interrupteurs MOS analogiques. Les
transistors MOS canal N sont les plus utiliss car ils commutent plus vite que les canaux P. La
premire application la plus simple et la plus vidente fut linverseur :
Figure 4.3
Les avantages de cette technologie sont le courant nul en entre et la grande excursion de la
tension de sortie (V = U, V est faible). Les principaux inconvnients sont la prsence
OH
OL
OL
DSS
les deux niveaux. On peut considrer que lentre dune porte CMOS est une capacit pure de
lordre de quelques pF. La sortie dune porte ne voit donc quune capacit C reprsentant les
capacits dentres des portes connectes plus la capacit de la ligne. Ce phnomne a une
importance capitale et reprsente un des intrts majeurs de cette technologie. La vitesse de
fonctionnement de la porte CMOS est quasiment dtermine par la valeur de cette capacit. Or,
17
Figure 4.4
Il faut noter dautre part que la vitesse de commutation est proportionnelle la valeur de la
tension dalimentation. En effet, le courant disponible maximum vaut :
et augmente donc proportionnellement U , tandis que dans la formule approche des temps de
commutation, on a
Dmax
Ainsi, un circuit CMOS proche de sa frquence limite consomme autant (voir plus) quun circuit
TTL-LS. Ce n'est qu'en basses frquences que les consommations sont bien infrieures.
Figure 4.5
Voici un exemple de fonction logique NAND base de transistors CMOS.
Figure 4.6
Tous les MOS ralisant les fonctions logiques internes ont de faibles I
DSS
DSS
capacitives.
4- Caractristiques lectriques
Tant que les circuits CMOS restent chargs par dautres circuits CMOS, les niveaux hauts et bas
restent V et 0 (car les courants dentres sont nuls). Les immunits aux bruits sont leves et
CC
19
Figure 4.7
La sortance en CMOS est dtermine par le temps de propagation maximum du circuit et
non par le rapport entre le courant de sortie et le courant dentre comme en TTL.
Les constructeurs prconisent une sortance de 10 pour garantir les temps de propagation
maximaux fournis. En effet, le temps de propagation du circuit est gal la somme du temps de
propagation interne plus le temps de transition en sortie. Or, cest la valeur de la capacit de
charge qui dtermine ce temps de transition. Par exemple, pour une capacit d'entre de porte
gale 5 pF, un circuit fournissant un courant moyen de 20 mA effectue des transitions de 12 V
en 30 ns avec une charge de 10 portes. Le temps de propagation du circuit est donc fix en
pratique par la capacit de charge. On peut trouver dans les caractristiques constructeurs les
formules du temps de propagation en fonction de la capacit de charge. En basse frquence, on
peut souvent aller au-del de la sortance limite 10, en sachant que les fronts vont se dtriorer,
ce qui n'est pas forcment gnant pour des circuits combinatoires.
Le mlange de circuits TTL et CMOS sur une carte doit tre effectu avec prcaution. Il y a deux
cas (en 5V) :
CMOS TTL. Le constructeur fournit des valeurs maximales conseilles pour I et
OH
I . On en tient compte pour calculer la sortance sur des circuits TTL. La limitation pour les
OL
, la valeur V
OLmax
OHvide
OL
marge de bruit est alors diminue surtout sil y a des portes TTL parmi les portes CMOS. Il faut
ajouter une rsistance de pullup de 10 k sur la sortie TTL pour remonter le niveau haut.
4 - Tension dalimentation et puissance
Trois facteurs sont essentiels en technologie CMOS : la longueur du canal du transistor MOS, la
tension dalimentation du circuit et sa puissance dissipe maximale. La longueur du canal est
passe de 10 m dans les annes 70 0.5 m vers 1995. Jusqu' cette date, la tension
dalimentation est reste fixe 5 V en rgle gnrale (sauf pour des sries spciales basse
20
La logique ECL doit son nom sa structure base damplificateur diffrentiel. Les transistors
bipolaires qui la composent restent constamment en rgime linaire (ni saturs, ni bloqus). Cest
une logique transistors non-saturs. Cest aujourdhui encore la technologie la plus rapide au
prix dune consommation trs leve. Elle ncessite par ailleurs une alimentation ngative. Cette
technologie a elle aussi bien volu depuis la srie 100K des dbuts (1975), la srie 10KH (1981)
jusqu' la srie rcente srie E-lite. Il faut toutefois signaler que la mise au point dune carte en
technologie ECL est beaucoup plus dlicate quen TTL ou en CMOS.
Figure 4.8
Cette technologie est encore utilise aujourdhui pour les circuits logiques trs rapides et
notamment base dArsniure de Gallium dans le domaine militaire.
6- Comparaison des technologies
Le tableau comparatif suivant essaye de synthtiser les caractristiques typiques de ces
diffrentes familles de circuits partir des feuilles de caractristiques constructeurs (data sheet).
Les comparaisons sont difficiles effectuer car ces caractristiques ne sont pas mesures dans les
mmes conditions. Il faut utiliser ce tableau pour comparer les caractristiques gnrales de
chaque famille et se reporter aux data sheet correspondantes pour tudier plus en dtail les
spcifications min/max qui sont plus proches de lutilisation relle du composant. Les paramtres
utiliss dans ce tableau sont les suivants :
PLH
Temps de propagation
Frquence maximale
21
TLH
LS
ABT
FAST
MG
HC
FACT
LVC
10KH
E-lite
22