Académique Documents
Professionnel Documents
Culture Documents
Circuit Integrés PDF
Circuit Integrés PDF
1- Courants
2- Tensions
3- Puissance dissipe
1- Transistor en commutation
2- Porte TTL trois tats
3- Porte avec Buffer
1- Logique CMOS
2- Caractristiques lectriques
3- Puissance
V- Technologie ECL
1- Logique ECL
2- Caractristiques lectriques
Anne Universitaire
2011/2012
1
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Chapitre I
Introduction
I- Evolution des circuits intgrs:
Il existe deux types de circuits intgres qui sont : analogique et numrique. Les types de
circuits analogiques que l'on peut trouver sont: les amplificateurs oprationnels, les circuits
audio, les circuits de modulations et dmodulation. Les types de circuits intgres numriques
sont : les portes logiques telles que les AND, NAND, OR, NOR, les compteurs binaires et
dcimaux, les bascules JK, RS etc.
Le but des circuits intgres est la possibilit de mettre des circuits lectroniques quelque soit
leurs fonctions, dans une surface la plus petite quel soient, et un prix de revient le moins cher que
possible. Les circuits intgres sont caractriss par le fait qu'elles contiennent un assez grand
nombre de composants en passant par plusieurs tapes au cours des annes. On peut citer en
rsum les tapes suivantes:
Ce type de technologie utilise les transistors bipolaires pour raliser la plus part des
composants lectroniques, a vu le jour en 1964.
On peut citer: les transistors, les rsistances et les diodes. Cette technologie est caractris par :
- Un numro de srie 74 S, LS, H
- Une alimentation unique (0,+5V)
- Temps de commutation (2ns).
S: Schottky.
L: Low power.
H: high.
A: technologie Avanc
F: Rapidit
Dans cette technologie le transistor effet de champ est utilis pour raliser la plus part de
composants. A vu le jour en 1970.
Comparativement par rapport la technologie TTL, cette technologie est caractris par :
- Une technologie rcente.
- Plus de composants peut tre mis dans la mme surface.
2
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Est la plus rcente de toutes ; son avantage principal est la rapidit (100 fois plus
Rapide que la srie 4000 en CMOS). Mais en change dun temps de propagation relativement faible
(Moins de 1 ns) la technologie ECL prsente les inconvnients suivants :
Consommation leve
Difficult de mise en oeuvre
Prix des circuits logiques lev
Nombre de fonctions logiques existantes limit dans cette technologie
ECL Logic Levels: Logic 1 = -0.8V; Logic 0 = -1.7V
Les seuils des niveau haut et bas, entre et sortie dependent de la technologie utilise, le tableau
ci-dessous ulistre le detail des seuils des niveaux des deux technologies CMOS et TTL.
CMOS TTL
Figure 1.1
3
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Chapitre II
Caractristiques lectriques des circuits logiques
I- Introduction:
Nous allons maintenant tudier les principes de base utiliss pour caractriser lectriquement
les circuits logiques. Pour cela, nous allons considrer la zone situe entre une sortie et une
entre de porte inverseuse.
Figure 2.1
I-1 Tensions
Nous allons commencer par dfinir un schma quivalent pour la sortie et lentre dun circuit
logique pour chaque niveau (les flches dfinissent le sens rel des courants) :
Une sortie 1 est un gnrateur de tension. Sa tension vide V chute au fur et mesure
OHmax
quon le charge. La valeur minimale permise de V (V ) est atteinte lorsque la charge est
OH OHmin
maximale. Cette valeur ne doit pas tre dpasse pour garantir le bon fonctionnement du
circuit. On peut dessiner un schma quivalent de Thvenin, dans lequel Eth reprsente V
OH
vide (ou peu charg), et Rth la rsistance interne. Rth varie un peu en fonction du courant de
sortie I (Rth est non linaire) aussi ce schma quivalent n'est quune approximation.
OH
Figure 2.2
4
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Une sortie zro est un rcepteur . La tension ses bornes augmente au fur et mesure quil
absorbe du courant. La valeur maximale autorise de V (V ) est atteinte lorsque la charge
OL OLmax
est maximale. Cette valeur ne doit pas tre dpasse pour garantir le bon fonctionnement du
circuit. On peut dessiner un schma de Thvenin trs approch (valable en statique et pour des
courants peu levs).
Figure 2.3
Les courants d'entre peuvent tre trs diffrents selon le niveau. Un schma quivalent
gnral n'est pas possible. Pour certaines technologies ( base de transistors MOS), les
courants d'entre sont nuls en statique. Les courants dentre I sont gnralement entrants au
I
niveau haut et sortant au niveau bas. Ils ont obligatoirement des valeurs plus faibles que les
courants de sortie quivalents. Si les tensions d'entre dpassent les valeurs minimales et
maximales autorises, les courants dentre peuvent devenir trs levs (du fait des diodes de
protection aux entres). Le constructeur garantit les niveaux de tension suivants :
* si la tension lentre de la porte est comprise entre V et V , la porte voit un
IHmin IHmax
niveau 1.
* si la tension lentre de la porte est comprise entre V et V , la porte voit un
ILmin ILmax
niveau 0.
Compte tenu de ces schmas quivalents, les conditions de fonctionnement en tension d'un circuit
logique connect sur un autre circuit logique sont reprsentes par le schma suivant :
Figure 2.4
5
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Le niveau de sortie V est toujours suprieur au niveau dentre V . Lcart entre ces deux
OHmin IHmin
niveaux, H = V -V , est appel marge de bruit ltat haut. Cest le niveau de bruit
OHmin IHmin
maximal (crte) qui peut exister sur la sortie pour que lentre voie toujours un niveau 1. Le
niveau de sortie V est toujours infrieur au niveau dentre V . Lcart entre ces deux
OLmax ILmax
niveaux, L = V -V , est appel marge de bruit ltat bas.
ILmax OLmax
I-2 Courants
Figure 2.5
En Rsum:
I oL = I ILi et I OH = I IH i
i i
La sortance (fan out) est calcule en comparant les courants dentre et de sortie des portes au
niveau haut et au niveau bas dans le cas le plus dfavorable. Pour certaines familles (TTL
notamment), une unit logique dentrance (fan in) a t dfinie (I = 40 A, I = 1,6 mA). Une
IH IL
entrance de 1 correspond ces courants en entre. Une porte ayant une sortance de 10 peut tre
charge par 10 portes ayant une entrance de 1 ou 20 portes ayant une entrance de 0,5. Les
constructeurs donnent souvent une sortance de 10 pour des portes de mme famille
technologique. Si la sortance dune porte standard est insuffisante pour lapplication, il faut
utiliser une porte buffer qui permet dattaquer un nombre de portes beaucoup plus important.
6
Cours circuits Intgr Universit du 20 Aout 55 Skikda
La puissance dissipe en fonction de la frquence peut tre spare en deux termes, la puissance
statique (en continu ou en basse frquence) et la puissance dynamique (au moment de la
commutation). Illustrons ce phnomne sur un exemple. Soit le schma trs simplifi de la sortie
dun circuit logique :
Figure 2.6
7
Cours circuits Intgr Universit du 20 Aout 55 Skikda
8
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Chapitre III
Technologie TTL
I- Introduction
Le terme bipolaire se rfre llment de base utilis qui est le transistor bipolaire. Depuis le
circuit originel TTL, de nombreuses amliorations ont t employes en vue notamment de
rduire la consommation et daugmenter la vitesse de cette technologie. La srie L (Low power)
pour rduire la consommation, la srie S qui utilise des diodes Schottky pour augmenter la vitesse
puis enfin la srie LS qui combine les avantages des deux prcdentes. Seule la TTL LS (Low
power Schottky) est encore commercialise aujourdhui. Elle a volu avec la srie ALS
(Advanced Low power Schottky) et la srie FAST (Advanced Schottky).
La vitesse leve de la TTL et la basse consommation de la CMOS ont aussi t combines dans
la famille ABT (Advanced BiCMOS) qui utilise la TTL pour les entres-sorties et la CMOS pour
lintrieur du circuit. Pour pouvoir tudier le fonctionnement dune porte TTL, il faut dabord
voir le fonctionnement du transistor bipolaire en commutation.
Figure 3.1
9
Cours circuits Intgr Universit du 20 Aout 55 Skikda
3. Le rgime de saturation. Le courant de base est tel que le courant de collecteur est
maximum. 0,5 V < V < 0,8 V. V = V = 0,2 V. La saturation commence quand I devient
BE CE CEsat C
infrieur .I . Son schma quivalent est le suivant :
B
Figure 3.2
Cest la premire structure vraiment efficace utilise en logique TTL standard. Prenons lexemple
dune porte NAND deux entres de type SN7400 :
Figure 3.3
10
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Figure 3.4
Figure 3.5
Une entre en lair peut tre considre comme un niveau 1 (le courant nest aiguill vers une
entre que si elle est 0). Cela nest vrai que pour la logique TTL. Toutefois, afin dviter des
parasites, il est prfrable de ne jamais laisser en lair des entres non-utilises.
Il existe une forte dissymtrie des courants dentres au niveau haut et au niveau bas (I 10
IHmax
A, I 1 mA). Si on veut imposer un niveau bas lentre dune porte avec une rsistance
ILmax
connecte la masse, il faut tenir compte du courant dentre pour que V ne soit pas
ILmax
dpasse (quelques centaines dOhms en pratique). Daprs les feuilles de caractristiques, on
relve pour une SN7400 (V = 5 V):
CC
Tableau 1
11
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Figure 3.6
V ne peut pas devenir infrieure V - Vd 0,5 V, vitant ainsi la saturation. Cela donne la
CE BE
technologie S (pour Schottky) trs rapide mais qui a pour inconvnient une consommation trs
leve. Le tableau ci-dessous donne en les courants et tensions de la technologie TTL.
Tableau 2
Iol 16mA
12
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Il existe une variante de la porte prcdente dite collecteur ouvert . La charge du transistor
de sortie ne se trouve plus dans le circuit mais lextrieur, sur la carte.
Figure 3.6
On peut ainsi relier plusieurs sorties pour raliser des fonctions logiques avec une seule rsistance
de rappel R . Par exemple, on ralise la fonction avec le schma
C
suivant :
Figure 3.7
On ralise de cette manire une fonction ET cble en logique positive (ou bien un OU en
logique ngative). On peut aussi utiliser la porte collecteur ouvert pour commander une diode
lectroluminescente (LED) ou un relais. Les principaux inconvnients de cette porte sont :
1 la dissymtrie des temps de commutation: la charge tant gnralement capacitive, le front
montant est une charge de condensateur travers R . Le front descendant est une dcharge
C
travers le transistor de sortie qui absorbe beaucoup plus de courant que ne peut en fournir R .
C
13
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Pour renforcer la sortance en vue de commander un plus grand nombre de portes, on remplace le
transistor T4 de la porte totem pole par un montage Darlington qui augmente la quantit de
courant disponible ltat haut. Il existe deux familles de circuits sortance amliore :
Les drivers de ligne. Ils fournissent suffisamment de courant pour pouvoir attaquer une ligne
50 adapte.
Les buffers. Ils fournissent suffisamment de courant pour pouvoir attaquer plusieurs dizaines
de portes comme par exemple dans le cas dune ligne dhorloge.
Figure 3.8
1- La porte 3 tats
Un signal de commande C est ajout la porte totem pole afin de mettre la sortie S ltat haute
impdance (S est en lair). Quand C = 0, les transistors de sortie sont tous bloqus et la sortie est
flottante. Quand C = 1, la porte NAND fonctionne normalement.
14
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Figure 3.9
Quand la sortie S est ltat haute impdance, on dit quelle est ltat Z (ou HiZ).
15
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Chapitre IV
La Tchnologie CMOS
Lavantage principal de la technologie CMOS sur la TTL est sa faible consommation statique et
sa plus grande facilit dintgration dans un circuit intgr. Son principal inconvnient son
lancement tait sa trs faible vitesse. De plus, sa frquence de fonctionnement est
proportionnelle sa tension dalimentation ce qui la pnalisait fortement lors de la conception de
cartes alimentes uniquement en 5 V. En effet, les premires familles pouvaient tre alimentes
entre 3 V et 18 V et elles taient 3 4 fois plus rapides alimentes en 15 V quen 5 V. Depuis son
introduction, cette technologie a subit de nombreuses amliorations et elle est aujourdhui plus
rapide que la TTL tout en gardant ses avantages initiaux.
Figure 4.1
Ces caractristiques lectriques sont :
Figure 4.2
16
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Cest pourquoi la quasi-totalit des circuits intgrs sont dvelopps aujourdhui en logique
CMOS ( lexception de certains convertisseurs analogique/numrique et de circuits trs
rapides). De la srie classique MG (Metal-Gate CMOS), on est pass la HC (High-speed
CMOS) puis la FACT (Advanced CMOS). La plus rcente volution consiste en la diminution
de la tension dalimentation. La zone de saturation pour un transistor MOS quivaut la zone
linaire (active) d'un transistor bipolaire, o I est un gnrateur command en tension. V est la
D p
tension de pincement. Quand V > V , le courant de drain apparat dans le MOS. Le schma
GS P
quivalent est donc un gnrateur de courant command par Vgs. La zone de rsistance variable
se situe au pied de la caractristique, pour V petit. Le schma quivalent est une rsistance
DS
variable Ron. On utilise cette zone pour raliser des interrupteurs MOS analogiques. Les
transistors MOS canal N sont les plus utiliss car ils commutent plus vite que les canaux P. La
premire application la plus simple et la plus vidente fut linverseur :
Figure 4.3
Les avantages de cette technologie sont le courant nul en entre et la grande excursion de la
tension de sortie (V = U, V est faible). Les principaux inconvnients sont la prsence
OH OL
encombrante dune rsistance difficilement intgrable dans un circuit intgr et la consommation
statique au niveau bas. Le remplacement de la rsistance par un autre transistor MOS a t la
principale volution de la technologie NMOS (technologie du 80286 dINTEL). Toutefois, la
technologie CMOS la progressivement supplant et elle nest plus utilise aujourdhui.
3- La logique CMOS
Les deux transistors MOS complmentaires utiliss sont enrichissement. Les courants
consomms aux niveaux haut et bas sont nuls. La consommation statique et basse frquence est
trs faible ( < au micro ampre). Lexcursion de sortie est maximale (V = U, V = 0). Les
OH OL
deux transistors ayant le mme I , les temps de commutation de la porte sont identiques pour
DSS
les deux niveaux. On peut considrer que lentre dune porte CMOS est une capacit pure de
lordre de quelques pF. La sortie dune porte ne voit donc quune capacit C reprsentant les
capacits dentres des portes connectes plus la capacit de la ligne. Ce phnomne a une
importance capitale et reprsente un des intrts majeurs de cette technologie. La vitesse de
fonctionnement de la porte CMOS est quasiment dtermine par la valeur de cette capacit. Or,
17
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Figure 4.4
Il faut noter dautre part que la vitesse de commutation est proportionnelle la valeur de la
tension dalimentation. En effet, le courant disponible maximum vaut :
2
et augmente donc proportionnellement U , tandis que dans la formule approche des temps de
commutation, on a
Comme Imoyen = k.I , t diminue linairement quand U augmente. Les performances dun
Dmax T
circuit CMOS sont donc proportionnelles U.
Nous savons que la puissance dissipe Pd = Po(statique) + k.F. En statique, la consommation Po
est nulle (ou presque), donc Pd est proportionnelle F. Quand la frquence augmente, la
consommation dun circuit CMOS slve beaucoup plus rapidement que pour un circuit TTL.
18
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Ainsi, un circuit CMOS proche de sa frquence limite consomme autant (voir plus) quun circuit
TTL-LS. Ce n'est qu'en basses frquences que les consommations sont bien infrieures.
Figure 4.5
Figure 4.6
Tous les MOS ralisant les fonctions logiques internes ont de faibles I , la sortance est ensuite
DSS
renforce par des MOS I plus lev pour assurer des commutations rapides sur charges
DSS
capacitives.
4- Caractristiques lectriques
Tant que les circuits CMOS restent chargs par dautres circuits CMOS, les niveaux hauts et bas
restent V et 0 (car les courants dentres sont nuls). Les immunits aux bruits sont leves et
CC
proportionnelles VCC : H = L = 0,3.Vcc. Il est interdit de laisser des entres en lair en
CMOS, sinon le niveau peut prendre nimporte quelle valeur et peut mme provoquer une
oscillation en sortie.
19
Cours circuits Intgr Universit du 20 Aout 55 Skikda
Figure 4.7
Les constructeurs prconisent une sortance de 10 pour garantir les temps de propagation
maximaux fournis. En effet, le temps de propagation du circuit est gal la somme du temps de
propagation interne plus le temps de transition en sortie. Or, cest la valeur de la capacit de
charge qui dtermine ce temps de transition. Par exemple, pour une capacit d'entre de porte
gale 5 pF, un circuit fournissant un courant moyen de 20 mA effectue des transitions de 12 V
en 30 ns avec une charge de 10 portes. Le temps de propagation du circuit est donc fix en
pratique par la capacit de charge. On peut trouver dans les caractristiques constructeurs les
formules du temps de propagation en fonction de la capacit de charge. En basse frquence, on
peut souvent aller au-del de la sortance limite 10, en sachant que les fronts vont se dtriorer,
ce qui n'est pas forcment gnant pour des circuits combinatoires.
Le mlange de circuits TTL et CMOS sur une carte doit tre effectu avec prcaution. Il y a deux
cas (en 5V) :
CMOS TTL. Le constructeur fournit des valeurs maximales conseilles pour I et
OH
I . On en tient compte pour calculer la sortance sur des circuits TTL. La limitation pour les
OL
charges TTL vient du niveau bas. Si on dpasse I , la valeur V risque d'tre trop prs du
OLmax OL
seuil TTL ( 1,4V).
TTL CMOS. Le V est trop faible par rapport la tension de seuil CMOS. La
OHvide
marge de bruit est alors diminue surtout sil y a des portes TTL parmi les portes CMOS. Il faut
ajouter une rsistance de pullup de 10 k sur la sortie TTL pour remonter le niveau haut.
Trois facteurs sont essentiels en technologie CMOS : la longueur du canal du transistor MOS, la
tension dalimentation du circuit et sa puissance dissipe maximale. La longueur du canal est
passe de 10 m dans les annes 70 0.5 m vers 1995. Jusqu' cette date, la tension
dalimentation est reste fixe 5 V en rgle gnrale (sauf pour des sries spciales basse
20
Cours circuits Intgr Universit du 20 Aout 55 Skikda
4- Technologie ECL
La logique ECL doit son nom sa structure base damplificateur diffrentiel. Les transistors
bipolaires qui la composent restent constamment en rgime linaire (ni saturs, ni bloqus). Cest
une logique transistors non-saturs. Cest aujourdhui encore la technologie la plus rapide au
prix dune consommation trs leve. Elle ncessite par ailleurs une alimentation ngative. Cette
technologie a elle aussi bien volu depuis la srie 100K des dbuts (1975), la srie 10KH (1981)
jusqu' la srie rcente srie E-lite. Il faut toutefois signaler que la mise au point dune carte en
technologie ECL est beaucoup plus dlicate quen TTL ou en CMOS.
Figure 4.8
Cette technologie est encore utilise aujourdhui pour les circuits logiques trs rapides et
notamment base dArsniure de Gallium dans le domaine militaire.
Botiers : ce tableau concerne des circuits intgrs ayant un faible nombre de broches
(catalogue MSI/LSI).
Cot : le prix relatif par porte en prenant comme rfrence la technologie ALS.
La signification des diffrents sigles utiliss est la suivante :
Motorola Low power Schottky TTL LS
22