Ministère de l’Enseignement Supérieur et de la Recherche Scientifique

Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

Chapitre 1 : Les Circuits Combinatoires

Introduction
Les circuits logiques sont à la base de tout matériel électronique, en particulier les ordinateurs. Nous
ne pouvons pas comprendre la structure ni le fonctionnement d’une machine électronique sans comprendre
le fonctionnement de ses circuits logiques de base.

Il existe deux types de circuits logiques :

- Circuits logiques combinatoires
- Circuits logiques séquentiels

1.1 Définition d’un circuit logique combinatoire

Un circuit combinatoire est un circuit numérique dont les sorties dépendent uniquement des entrées.

Il est constitué de portes logiques, elles reçoivent des signaux appliqués en entrée et produisent des
signaux en sortie.
Ainsi, une information binaire transmise en entrée est transformée en une autre information demandée en
sortie. Cela permet de schématiser un circuit combinatoire comme suit :

Variables Circuit Variables

d’entrée Combinatoire de sortie

C’est possible d’utiliser des circuits combinatoires pour réaliser d’autres circuits plus complexes.

1.2 Exemple de Circuits Combinatoire

- Demi-Additionneur
- Additionneur complet
- Comparateur
- Multiplexeur
- Démultiplexeur
- Encodeur
- Décodeur

Rédigée par Mme TOUIL Page 1

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

1.3 Additionneur et Demi-Additionneur

Un Additionneur est un circuit combinatoire qui est un élément fondamental de toute unité de
traitement, son rôle est d’additionner des bits.
L’addition de deux nombres binaires s’accomplit en additionnant les bits de même rang en
commençant par les bits les moins forts en allant vers ceux des rangs les plus forts.

a- Demi-Additionneur

Un tel circuit doit présenter :

 Des entrées (les nombres à additionner en binaire).
 Une sortie (résultat).
 Une retenue.

L’addition de deux nombres d’un bit nous donne le circuit appelé demi-additionneur :
Sa table de vérité est :

A B S R
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

Où S est la somme et R est la retenue

Avec et

Logigramme :

b- Additionneur Complet
En binaire lorsque on fait une addition, il faut tenir en compte de la retenue entrante
- L’additionneur complet un bit possède 3 entrées :
 : le premier nombre sur un bit.
 : le deuxième nombre sur un bit.
 : la retenue entrante sur un bit.
- Il possède deux sorties :
 : la somme.
Rédigée par Mme TOUIL Page 2
 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

 : la retenue sortante

Sa table de vérité :

0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Logigramme :
ai
bi
Si
Ri-1

Ri

Rédigée par Mme TOUIL Page 3

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

1.4 Comparateur

Un comparateur est un circuit combinatoire qui permet de comparer entre deux nombres binaires A et B.

a- Comparateur sur 1 bit

- Il possède 2 entrées :
 A : sur 1 bit.
 B : sur 1 bit.
- Il possède 3 sorties :
 Fe : égalité (A=B).
 Fi : inférieur (A<B)
 Fs : supérieur (A>B).

Sa table de vérité :
A B Fi Fe Fs
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0

Logigramme :

Rédigée par Mme TOUIL Page 4

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

b- Comparateur sur 2 bits

Il permet de faire la comparaison entre deux nombres A(A1A0) et B(B1B0) chacun sur deux bits.

Sa table de vérité :
A1 A0 B1 B0 Fi Fe Fs
0 0 0 0 0 1 0
0 0 0 1 1 0 0
0 0 1 0 1 0 0
0 0 1 1 1 0 0
0 1 0 0 0 0 1
0 1 0 1 0 1 0
0 1 1 0 1 0 0
0 1 1 1 1 0 0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 0 1
1 1 0 1 0 0 1
1 1 1 0 0 0 1
1 1 1 1 0 1 0

Sachant que les sorties d’un comparateur 1 bit sont les suivantes :

Donc les sorties d’un comparateur 2 bits sont comme suit :

Rédigée par Mme TOUIL Page 5

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

c- Comparateur 2 bits avec des entrées de mise en cascade

 On remarque que :
- Si A2 > B2 alors A > B
- Si A2 < B2 alors A < B
- Par contre si A2=B2 alors il faut tenir compte du résultat de la comparaison des bits du rang
faible.
- Pour cela, on rajoute au comparateur des entrées qui nous indiquent le résultat de la
comparaison précédente.
- Ces entrées sont appelées des entrées de mise en cascade.
- Il va avoir une entrée de supérieur, une entrée d’inférieur et une entrée d’égalité

Le schéma général d’un tel comparateur est :

A B

Ecs
Comparateur Ece
Eci

Fs Fe Fi

Rédigée par Mme TOUIL Page 6

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

Si on veut réaliser un comparateur 2bits avec 2 comparateur 1 bit avec des entrées mises en cascade :

La table de vérité correspondante est :

A1 A0 B1 B0 Ecs Ece Eci Fs Fe Fi

0 0 0 0 0 1 0 0 1 0 A1=B1 et A0=B0
0 0 0 1 0 0 1 0 0 1 A1=B1 et A0<B0
0 0 1 0 X X X 0 0 1 A1<B1 → A<B
0 0 1 1 X X X 0 0 1
0 1 0 0 1 0 0 1 0 0 A1=B1 et A0>B0
0 1 0 1 0 1 0 0 1 0 A1=B1 et A0=B0
0 1 1 0 X X X 0 0 1 A1<B1 → A<B
0 1 1 1 X X X 0 0 1
1 0 0 0 X X X 1 0 0 A1>B1 →A>B
1 0 0 1 X X X 1 0 0
1 0 1 0 0 1 0 0 1 0 A1=B1 et A0=B0
1 0 1 1 0 0 1 0 0 1 A1=B1 et A0<B0
1 1 0 0 X X X 1 0 0 A1>B1 →A>B
1 1 0 1 X X X 1 0 0
1 1 1 0 1 0 0 1 0 0 A1=B1 et A0>B0
1 1 1 1 0 1 0 0 1 0 A1=B1 et A0=B0

Fs=1 si (A1>B1)ou (A1=B1 et A0>B0) or la fonction de sortie de A0>B0 est Ecs=1

Fi=1 si (A1<B1)ou(A1=B1 et A0<B0) or la fonction de sortie de A0<B0 est Eci=1
Fe=1 si (A1=B1 et A0=B0) or la fonction de sortie de A0=B0 est Ece=1
Les entrées en cascade Ecs, Ece et Eci sont des sorties d’un comparateur 1 bit des bits du rang faible.

A1 B1 A0 B0

Comparateur
Comparateur
Fs0 Fe0 Fi0

Fs1 Fe1 Fi1

Rédigée par Mme TOUIL Page 7

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

1.5 Multiplexeur

Définition : le multiplexage consiste à envoyer sur une même ligne de transmission des informations
provenant de sources différentes. Exemple : ligne téléphonique

Principe : Un multiplexeur (MUX) est généralement un circuit constitué d’un ou plusieurs qui reçoit N
entrées et transmet par sa sortie une de ses entrées au choix. Pour sélectionner cette entrée le
multiplexeur reçoit une adresse codée. On pourra de plus trouver une entrée de validation.

Un multiplexeur dispose de :
 2n entrés.
 1 sortie.
 N lignes de sélections (d’adresse)
 1 validation.

a- Multiplexeur 2x1
Ce multiplexeur dispose de :
 21 entrées E1 et E0
 1 sortie S
 1 ligne de commande ou de sélection C
 1 validation V
E1 E0

V MUX 2x1 C

S
Sa table de vérité :

V C S
1 0 E0
1 1 E1
0 X 0 MUX non validé

Sa fonction de sortie est :

Rédigée par Mme TOUIL Page 8

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

Logigramme :

b- Multiplexeur 4x1

Ce multiplexeur à 4 entrées, appelé aussi MUX 4x1

Ce multiplexeur dispose de :
 4 entrées de données E0, E1, E2 et E3
 2 entrées d’adresses A0 et A1
 1 sortie S
 1 entrée de validation V.

Le multiplexeur consiste à envoyer sur une même ligne de transmission des informations provenant des
sources differentes.
S=E0 si A0=0 et A1=0 et V=1
S=E1 si A0=1 et A1=0 et V=1
S=E2 si A0=0 et A1=1 et V=1
S=E3 si A0=1 et A1=1 et V=1

Rédigée par Mme TOUIL Page 9

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

Sa table de fonctionnement est la suivante :

V A1 A0 S
1 0 0 E0
1 0 1 E1
1 1 0 E2
1 1 1 E3
0 X X 0 MUX non validé

Equation de S :

Les lignes d’adresse (de séléction ou de commande ) determinent quelle entrée se retrouve en sortie ; de ce
faite, on dira qu’un multiplexeur est un sélécteur de données .

Exercice : verifier que le Multiplexeur 4x1 peut etre obtenu par 3 Multiplexeur 2x1.
Solution :
Prenons l’equation de sortie du MUX 4x1 en le supposant valide :

Or : est un MUX 2x1 avec E0 et E1 comme etant les entrées, A0 la ligne de

commande.
De même pour : est un MUX 2x1 avec E2 et E3 comme etant les entrées, A0 la ligne
de commande.
E3 E2 E1 E0
Circuit :

A0 MUX 2X1 MUX 2X1

MUX 2X1
A1

Rédigée par Mme TOUIL Page 10

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

c- Multiplexeur 8X1 (MUX 8x1)

Ce multiplexeur dispose de :
 23 = 8 entrées de données E0, E1, E2,E3,E4,E5,E6 et E7
 3 entrées d’adresses A0 , A1 et A2
 1 sortie S
 1 entrée de validation V.
Sa table de fonctionnement est :
V A2 A1 A0 S
1 0 0 0 E0
1 0 0 1 E1
1 0 1 0 E2
1 0 1 1 E3
1 1 0 0 E4
1 1 0 1 E5
1 1 1 0 E6
1 1 1 1 E7
0 X X X 0 MUX non validé

Execice 1 : verifier qu’on peut obtenir un MUX 8x1 en utilisant 2 MUX 4x1 et 1 MUX 2x1
Solution : prenons l’expression algébrique S d’un MUX 8x1

Rédigée par Mme TOUIL Page 11

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

E7 E6 E5 E4 E3 E2 E1 E0

A0
MUX 4x1 MUX 4x1
A1

MUX 2x1
A2

Exercice 2:
Réaliser un additionneur complet 1 bit avec des multiplexeur 8x1.

d- Mulriplexeur 16x1
Ce multiplexeur dispose de :
 24=16 entrées de données E0, E1,…, E14, E15.
 4 entrées d’adresses A0, A1, A2, A3
 1 sortie S.
 1 entrées de validation

1.6 Démultiplexeur
Il joue le rôle inverse d’un multiplexeur , il permet de faire passer une information dans l’une dessortes
selon les valeurs des entrées de commandes.
Il possède :
 Une seule entrée
 2n sorties.
 n entrées de selections ( commandes)

a- Démultiplexeur 1x2
Appelé aussi DMUX 1x2.
Ce DMUX possede :
 1 entrée E
 2 sorties S0 et S1
 1 ligne de commande C
 1 entrée de validation

Rédigée par Mme TOUIL Page 12

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

V DMUX 2x1 C

S1 S0

Sa table de vérité :

V C S0 S1
1 0 E 0
1 1 0 E
0 X 0 0 DMUX non validé

Sa fonction de sortie est :

b- Démultiplexeur 4x1
Un Démultiplexeur à 4 sorties, appelé aussi DMUX 4x1

Ce démultiplexeur possède :
 1 seule entrée.
 1 entrée de validation.
 4 sorties
 2 entrées de commandes.

Le démultiplexage consiste à répartir sur plusieurs lignes des informations qui arrivent en série sur une
même ligne.
S0=E si A0=0 et A1=0 et V=1
S1=E si A0=1 et A1=0 et V=1
S2=E si A0=0 et A1=1 et V=1
S3=E si A0=1 et A1=1 et V=1

Rédigée par Mme TOUIL Page 13

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

Sa table de fonctionnement est :

V A1 A0 S0 S1 S2 S3
1 0 0 E 0 0 0
1 0 1 0 E 0 0
1 1 0 0 0 E 0
1 1 1 0 0 0 E
0 X X 0 0 0 0 DMUX non validé

Les équations de sorties :

c- Demultiplexeur 1x8
Est un demultiplexeur à 8 sorties
V

S0
S1
S2
S3
E DMUX 1x8
S4
S5
S6
S7

A0
A1
A2

Ce multiplexeur possede :
 1 entrée de données E,
 3 lignes d’adresse (de séléction ou de commande) A0, A1 et A2,
 1 ligne de validation V et
 8 sorties S0, S1, S2, S3, S4, S5, S6 et S7

Rédigée par Mme TOUIL Page 14

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

1.7 Décodeur

Définition 1 : C’est un circuit logique comportant n entrées et 2n sorties. Lorsque le signal de validation est actif,
seule la sortie dont le numéro correspond à la valeur binaire affichée sur l’entrée est active. Toutes les autres sont
inactives.

Définition 2 : Un décodeur est circuit combinatoire qui traduit l’information binaire presente sur n lignes
d’entrées et l’utilise pour mettre à l’etat 1 l’une et seulement de ses 2n lignes de sortie. Un décodeur est
dit de type n vers 2n.

Définition 2 : C’est un circuit logique comportant n entrées et 2n sorties. Lorsque le signal de validation
est actif, seule la sortie dont le numéro correspond à la valeur binaire affichée sur l’entrée est active.
Toutes les autres sont inactives.

Exemple :
 Nous pouvons citer le clavier d’une porte automatique
 Le décodeur BCD/Afficheur 7 segments.

Le décodeur est un circuit très employé dans les microprocesseurs. Son rôle est de sélectionner entre
autres, une adresse précise de mémoire parmi un lot important d’adresses différentes.

Supposez qu’il faille aller chercher dans une mémoire d’une capacité de 1024 mots, un mot donné situé
à une adresse bien précise. Il n’est pas question d’adresser les 1024 mots différents contenus dans la
mémoire. Cela nécessiterait 1024 fils. Pour résoudre ce problème il ne faut relier le microprocesseur que
par 10 fils, car c’est un mot de 10 bit qui permet d’adresser 1024 places (210 = 1024). Il nous faudra alors
un décodeurs 10 entrées et 1024 sorties

a- Décodeur 2 vers 4 ou 1 parmi 4

Ce décodeur possède :
 2 entrées A et B
 4 sorties D0, D1, D2, D3

A D0
Décodeur D1
B D2
D4

Rédigée par Mme TOUIL Page 15

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

Sa table de vérité :
V A B D0 D1 D2 D3
0 x x 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 1 0 0
1 1 0 0 0 1 0
1 1 1 0 0 0 1

Les équations de sortie :

Logigramme

b- Décodeur 3 vers 8 ou 1 parmi 8

Ce décodeur possède :
 3 entrées A, B et C
 8 sorties D0, D1, D2, D3, D4, D5, D6, D7

V
A D0
D1
B
Décodeur
C
D7

Rédigée par Mme TOUIL Page 16

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

Table de vérité :
V A B C D0 D1 D2 D3 D4 D5 D6 D7
0 X X X 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 0 0 0 0
1 0 0 1 0 1 0 0 0 0 0 0
1 0 1 0 0 0 1 0 0 0 0 0
1 0 1 1 0 0 0 1 0 0 0 0
1 1 0 0 0 0 0 0 1 0 0 0
1 1 0 1 0 0 0 0 0 1 0 0
1 1 1 0 0 0 0 0 0 0 1 0
1 1 1 1 0 0 0 0 0 0 0 1

Ses equations de sortie :

1-8 Codeur (ou l’encodeur)

Le codeur réalise la fonction inverse du décodeur, c'est-à-dire à une entrée active (etat 1), parmi les
n
2 entrées, il fait correspondre en sortie un code sur n lignes (bits).

Un encodeur est système qui comporte N lignes d’entré et n lignes de sorties. Lorsqu’une des lignes d’entré est
activité l’encodeur fournit en sortie un mot de n bit correspondant au codage de l’information identifié par la ligne
activée.

a- Codeur élémentaire à 2bits : 4 vers 2 ou bien 4→2

Il possede :
 4 entrées
 1 ligne de validation
 2 sorties

V
D0
D1 A
Codeur
D2
D4 B

Rédigée par Mme TOUIL Page 17

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

Table de vérité

V D0 D1 D2 D3 A B
0 0 0 0 0 X X
1 1 0 0 0 0 0
1 0 1 0 0 0 1
1 0 0 1 0 1 0
1 0 0 0 1 1 1

Les équations de sortie :

A=D2+D3 ; B=D1+D3

Logigramme :

les lignes d’entrées (D0 à D3) sont toujours à l’état 0 sauf une d’entre elles (etat 1), les sorties (A,B) dont
sont toujours à l’état 0 sauf si une entrée (autre que D0) est activée.

b- Codeur à 3 bits : 8 vers 3 ou bien 8→3

D0 A
D1
Codeur B
D7 C

Rédigée par Mme TOUIL Page 18

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

Table de vérité :
V D0 D1 D2 D3 D4 D5 D6 D7 A B C
0 0 0 0 0 0 0 0 0 X X X
1 1 0 0 0 0 0 0 0 0 0 0
1 0 1 0 0 0 0 0 0 0 0 1
1 0 0 1 0 0 0 0 0 0 1 0
1 0 0 0 1 0 0 0 0 0 1 1
1 0 0 0 0 1 0 0 0 1 0 0
1 0 0 0 0 0 1 0 0 1 0 1
1 0 0 0 0 0 0 1 0 1 1 0
1 0 0 0 0 0 0 0 1 1 1 1

Les équations de sortie :

A= D4+D5+D6+D7
B=D2+D3+D6+D7
C=D1+D3+D5+D7

c- Transcodeur

Definition : Un transcodeur est un circuit combinatoire qui permet de faire passer une information
écrite dans le code C1 sur n lignes à un autre code C2 sur n lignes.
les deux plus importantes applications des transactions sont : le conversion de code et l’affiichage par
segment.

Exemple : conversion de code : transcodeur Gray- Binaire

Pour passer d’un code à un autre, on utilisera un convertisseur de code.
Cherchons le circuit d’un transcodeur qui permet de convertir le code Gray à 3 bits en code binaire.
La table de conversion Gray-Binaire est donnée par le tableau suivant :

Gray Binaire
G2 G1 G0 B2 B1 B0
0 0 0 0 0 0
0 0 1 0 0 1
0 1 0 0 1 1
0 1 1 0 1 0
1 0 0 1 1 1
1 0 1 1 1 0
1 1 0 1 0 0
1 1 1 1 0 1

Rédigée par Mme TOUIL Page 19

 Ministère de l’Enseignement Supérieur et de la Recherche Scientifique
Université Alger 1
Faculté des sciences
Département Mathématiques Informatique

On utilisera le tableau de Karnaugh pour obtenir l’expression logique simplifiée de Bi

 Expression de B2
G1G0 00 01 11 10
G2
0 0 0 0 0
1 1 1 1 1

 Expression de B1
G1G0 00 01 11 10
G2
0 0 0 1 1
1 1 1 0 0

 Expression de B0
G1G0 00 01 11 10
G2
0 0 1 0 1
1 1 0 1 0

Logigramme

Rédigée par Mme TOUIL Page 20