ELectronique Numérique

Ecole Supérieure de Technologie
Béni Mellal
Département : Mécatronique
Filière : DUT-GIM
Semestre : S1
Module : M2-E2
Electronique numérique
Professeur : A . BOUDAOUD
Sommaire
A. Systèmes de numération et codes ........................................................................................ 3
B. Algèbre de Boole et logique combinatoire ......................................................................... 12
C. La logique séquentielle: Les bascules ................................................................................. 24
D. Les compteurs ................................................................................................................... 33
E. Les registres ...................................................................................................................... 46
F. Les familles logiques.......................................................................................................... 50
Page: 2
Préparé par: Mr. A.BOUDAOUD EST-Beni Mellal
Systèmes de numération et codes
I. Introduction
Les systèmes de numération sont utilisés pour compter des objets et de les représenter sous formes
de nombres.
D’une façon générale, à partir d’un entier , on peut construire une base pour un système de
numération. Les digits («chiffres» ou symboles) du système sont des caractères tous différents et
chacun représente un élément de la base b. un système de numération de base b possède b digits. Le
poids d’un digit désigne son rang (sa position) dans le nombre.
Ecriture d'un nombre N dans une base b:
Avec
On écrit alors
Exemples des bases

Base Symboles de la base Nbr. de symboles Intervalles
Décimale (Dix) 0, 1 ,2, 3, 4, 5, 6, 7, 8, 9 10 0 à 9
Binaire (Deux) 0 ,1 2 0 à 1
Hexadécimale (Seize) 0, 1 ,2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F 16 0 à 15
Octale (Huit) 0, 1, 2, 3, 4, 5, 6, 7 8 0 à 7
Sexagésimale (soixante) 0, 1, 2, 3, ....... 60 0 à 59
Ternaire ou Trinaire (trois ) 0, 1, 2 3 0 à 2
Une base b 0, 1, 2, 3, ... ,b-1 b 0 à (b-1)
Représentation en puissance (décroissante) de la base
Page: 3
II. Conversion d’un nombre d’une base b quelconque vers la base 10
Règle:
Pour convertir un nombre, d’une base b vers la base décimale (10), on calcule la
décomposition de ce nombre dans sa base b.
Exemples:
III. Conversion d’un nombre de la base 10 vers une base b
Règle:
Pour convertir un nombre, de la base décimale vers une base b (quelconque), on procède de la
manière suivante:
 La partie entière: on utilise la méthode des divisions successives par b.
 La partie fractionnaire: on utilise la méthode des multiplications successives par b.
Exemples: convertir les nombres suivants vers la base demandée
20,625(10) = ? (2) 99,025(10) = ? (8) 1020,5(10) = ? (16)
Page: 4
20,625(10) = ? (2) 99,025(10) = ? (8) 1020,5(10) = ? (16)
Partie entière
successives)
(Divisions
73 (10) = 143 (8) 1020 (10) = 3FC (16)

20 (10) = 10100 (2)
Partie fractionnaire
(Multiplications
successives)
0,5(10) =0,8 (16)

0,625(10) = 0,101 (2) 0,025(10) = 0,014631 (8)
20,625(10) = 10100,101 (2) 99,025(10) = 143,014631 (8) 1020,5(10) = 3FC,8 (16)
IV. Conversion d’un nombre de la base 2 vers une base 2n
Règle: Pour convertir un nombre, de la base 2 vers une base puissance de deux (2n), on remplace chaque
groupe de n bit «digits binaires» (on commence à droite et à gauche de la virgule) par un symbole de la
base 2n, en utilisant le tableau de conversion ci-dessous.
Exemples
Conversion des valeurs binaires ci-dessous, vers la base demandée :
111001,101(2) = ? (8) ; 10100101,001(2) = ? (16) ; 1100110,00010111(2) = ? (8)
V. Conversion d’un nombre d’une base 2n vers la base 2

Règle: Pour convertir un nombre, d’une base puissance de deux (2n) vers la base 2, on remplace chaque
symbole de la base 2n par un groupe de n bits digits binaires, en utilisant le tableau de conversion ci-
dessous.
Page: 5
Exemples :
AB,05(16) = 1010 1011, 0000 0101 (2)
275 , 34(8) = 010 111 101, 011 100 (2)
Tableau des conversions
Base 8
Base 16 Base 2
Base 10 (n= 3)
(n=4)
0 0 0 0 0 0 0
1 1 0 0 0 1 1
2 2 0 0 1 0 2
3 3 0 0 1 1 3
4 4 0 1 0 0 4
5 5 0 1 0 1 5
6 6 0 1 1 0 6
7 7 0 1 1 1 7
8 8 1 0 0 0
9 9 1 0 0 1
10 A 1 0 1 0
11 B 1 0 1 1
12 C 1 1 0 0
13 D 1 1 0 1
14 E 1 1 1 0
15 F 1 1 1 1
VI. Récapitulation
VII. Les unités de mesure des données numériques
bit: Binary digit (symbole b ou Bit)

Octet: 1 octet =8 bits, Octet=Byte : pour las anglo-saxons (symbole O ou B)
Kilo : 1K=210=1024 ; 1Kb=1024b ; 1Ko=1KB=1024 B=8x1024 b
10 10 20
Méga: 1M=2 K=1024K; 1Mb=2 Kb=2 b
10 20
Giga: 1G=2 M=2 K; 1Go=210MB=220KB=230 B= 8x230b
Téra: 1T=210G=220M; 1To=210Go=220Mo=240 o= 8x240b
Page: 6
VIII. Les codes binaires
Un code binaire est une convention permettant de traduire une donnée quelconque en une valeur
ne comportant que des «0» et des «1». La numérotation binaire, est un code permettant de transformer
les nombres décimaux en nombres binaires et inversement: c'est le code binaire naturel (appelé aussi
code 8421). Il convient pour effectuer des opérations arithmétiques sur des nombres à base 10, mais on
peut avoir à pratiquer sur des nombres d'autres opérations (mise en mémoire, comptage,
transmission,…), et dans ce cas, le code binaire naturel n'est pas forcément le meilleur à utiliser.
Il existe plusieurs codes binaires, et chacun d’entre eux possède des particularités qui
correspondent à une application précise.
1- Code BCD (ou DCB)
Code «Décimal Codé en Binaire» DCB (ou Binary Coded Decimal BCD) est un code qui permet
de représenter les dix premiers chiffres décimaux. Ils comportent 4 bits. Ce code est très utilisé sur les
mini-calculateurs, et pour l’affichage. Le BCD est un code pondéré, Pour retrouver un chiffre décimal
à partir de son mot-code en BCD, il suffit d’effectuer une conversion binaire-décimal pour chaque 4
bits composant le code BCD.
Exemple:
2- Code Gray (ou le code binaire réfléchi)
Le code binaire réfléchi est code où on change l'état d'un seul bit entre deux nombres consécutifs.
Cette propriété est très importante pour plusieurs applications:
 Simplification des équations logiques par les tableaux de Karnaugh,
 Pour éviter les problèmes liés aux états transitoires des roues codeuses, dans la mesure de
la position et la vitesse des machines tournantes.
Le tableau suivant représente le code binaire naturel et le code binaire réfléchi.
Page: 7
3- Le code à excès de trois (ou code de STIBITZ)
Le code à excès de trois (Excess 3 noté XS 3 en abrégé) s’obtient en ajoutant 3 à chaque mot-code
du code BCD. Le code à excès de 3 est un code décimal, son tableau de conversion ne concerne que
les chiffres de 0 à 9, comme en BCD. Le complément à 1 d’un mot-code en XS 3 correspond au
complément à 9 du chiffre en décimal.
 Pour coder un nombre en code à excès de trois, il faudra concaténer une succession de tétrades
(4 bits), traduisant chacune un chiffre du nombre à coder.
 Pour l’addition en XS-3: on calcule l’addition comme en binaire naturel; puis on ajoute 0011 à
la tétrade qui a généré un bit de dépassement et on retranche 0011 de la tétrade qui n’a pas
généré le dépassement.
 Pour la soustraction en XS-3: on calcule la soustraction comme en binaire naturel; puis on
ajoute 0011 à la tétrade qui n’a pas généré de dépassement et on retranche 0011 de la tétrade
qui a généré le dépassement.
Le tableau suivant représente les codes BCD et XS 3.
Code BCD Code XS-3
b3 b2 b1 b0 X3 X2 X1 X0
0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 1 0 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 0 0
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0
Page: 8
Exemple de représentation d’un nombre en XS-3:
4- Le code Aïken
Le code Aïken est un code auto-complémentaire. Les poids des éléments binaires sont 2421. La
différence entre le code Aïken et le code BCD est le poids du premier bit à gauche: il est égal à 8 en
BCD alors qu’il vaut 2 en code Aïken.
Code BCD Code Aïken
b3 b2 b1 b0 A3 A2 A1 A0
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 0
3 0 0 1 1 0 0 1 1
4 0 1 0 0 0 1 0 0
5 0 1 0 1 1 0 1 1
6 0 1 1 0 1 1 0 0
7 0 1 1 1 1 1 0 1
8 1 0 0 0 1 1 1 0
9 1 0 0 1 1 1 1 1
5- Le code ASCII
ASCII: «American Standard Code for Information Interchange»
ASCII est un code standard pour l’affichage des caractères à travers des dispositifs électroniques.
Sur un ordinateur, les processeurs de calcul sont généralement basés sur le système binaire. Le code
ASCII est également construit sur ce système. La norme ASCII d’origine définit différents caractères
codés sur 7 bits (voir la première figure ci-dessous). Le huitième bit, qui appartient à un octet entier,
est traditionnellement utilisé à des fins de vérification. Les versions étendues basées sur ASCII
utilisent précisément ce bit pour étendre les caractères disponibles à 256 (voir la deuxième figure ci-
dessous).
Les caractères ASCII peuvent être divisés en plusieurs groupes :
 Caractère de commandes (0–31 & 127): les caractères de contrôle sont des caractères non
imprimables. Ils sont utilisés pour transmettre des commandes au PC ou à l'imprimante et sont basés
sur la technologie de télécopie. Ces caractères sont utilisés, par exemple, pour définir des sauts de
ligne ou des tabulations. Plusieurs caractères ne sont plus utilisés aujourd'hui.
 Caractères spéciaux (32–47 / 58–64 / 91–96 / 123–126) : les caractères spéciaux comprennent
tous les caractères imprimables qui ne sont ni des lettres ni des chiffres, tels que les signes de
ponctuation ou les caractères techniques et mathématiques. ASCII inclut également le caractère
blanc, qui est considéré comme un caractère non visible mais imprimable.
 Nombres (30–39) : les nombres comprennent les dix chiffres arabes de zéro à neuf.
Page: 9
 Lettres (65–90 / 97–122) : les lettres sont divisées en deux blocs, le premier groupe contenant
les majuscules et le second les minuscules. La figure suivante représente le tableau du code ASCII
standard.
Code ASCII standard
La suite du code ASCII étendu
Page: 10
Béni Mellal
Algèbre de Boole et logique combinatoire

Algèbre de Boole et logique combinatoire
I. Définitions
 Variable logique (binaire ou booléenne): C’est une variable qui ne peut prendre que deux états:
(Vrai et Faux), ou (0 et 1) ou (L et H)…
Exemples:
La proposition «Porte ouverte» ne peut être que Vraie ou Fausse.
La proposition «Lampe allumée» ne peut être que Vraie ou Fausse.
On désigne, par exemple, par la lettre p la proposition «porte ouverte»:
Si la porte est effectivement ouverte alors la variable p=Vrai;
Et si la porte est fermée alors la variable p=Faux.
 Fonction logique (binaire ou booléenne): elle représente un groupe de variables binaires liées par
des opérateurs logiques. Elle exprime une relation logique entre une sortie et des entrées. Une
fonction logique est une application qui associe à des variables logiques une
fonction logique F.
F est fonction logique
Avec { } ou { }
 Système logique: On appelle système logique un système qui possède des entrées et des sorties
logiques. Le fonctionnement d’un système logique peut être décrit par des propositions qui
décrivent la relation de cause à effet qui existe entre les entrées et les sorties.
Pour déterminer l’état des sorties du système, il faut examiner les combinaisons des entrées. On
parle alors de la logique combinatoire.
x0
x1 Système
x2 F
. logique
.
xn-1 .
II. Table de vérité
La table de vérité est un tableau récapitulatif de tous les états que peuvent prendre les entrées et
l’état des sorties correspondant à chaque combinaison. Elle permet de simuler et vérifier le
comportement des sorties en fonctions de l’état des entrées.
Pour 1 variable d’entrée, 2 combinaisons sont possibles, et la table de vérité comporte 2 lignes.
Pour 4 variables d’entrée, 16 combinaisons sont possibles, et la table de vérité comporte 16 lignes.
Page: 12
La table de vérité d’un système à n entrées dénombrera 2n combinaisons donc constituée de 2n
lignes.
Exemple de table de vérité à 2 variables d’entrées a et b et deux variables fonction de sortie E et F :
Entrées sorties
a b E F
0 0
0 1
1 0
1 0
III. Opérateurs logiques
Les opérateurs logiques expriment les relations existant entre les variables logiques.
1. Opérateur Non (Not)
L’opérateur logique Non établit une relation entre une variable d’entrée et une variable de sortie.
L’état de la variable de sortie de l’opérateur Non est le complément logique de la variable d’entrée.
2. Opérateur OU (OR)
L’opérateur OU établit une relation entre au moins deux variables d’entrées et une variable de
sortie. La variable de sortie est «Vrai», si et seulement si au moins une des variables d’entrées est
«Vrai».
Exemple on considère les propositions
a=«avoir un stylo noir». b=«avoir un stylo bleu» et S=«pouvoir écrire la leçon»
Logiquement on dit que pour «pouvoir écrire la leçon» il faut «avoir un stylo noir» Ou «avoir
un stylo bleu».
D’où S= a OU b on écrit aussi S= a + b
Page: 13
3. Opérateur ET (AND)
L’opérateur ET établit une relation entre au moins deux variables d’entrées et une variable de
sortie. La variable de sortie est «Vrai», si et seulement si toutes les variables d’entrées sont «Vrai».
Exemple on considère les propositions
a=«avoir un stylo noir» et b=«avoir un cahier» S=«pouvoir écrire la leçon»
Logiquement on dit que pour «pouvoir écrire la leçon» il faut «avoir un stylo noir» ET «avoir
un cahier».
D’où S= a ET b on écrit aussi S= a.b ou S= ab
4. Opérateur Non OU (NOR)
5. Opérateur Non ET (NAND)
6. Opérateur Ou exclusif (XOR)
Page: 14
IV. Symboles logiques
Opérateurs Expression logique Symbole américain Symbole européen
Non
OU
ET
Non ET
Non OU
XOR
XNOR
V. Propriétés de l’algèbre de Boole
Propretés L’opérateur OU L’opérateur ET

L’élément neutre
L’élément absorbant
Idempotence
Complémentation
Involution
Commutativité
Associativité
 Distributivité de ET par OU:

Distributivité
 Distributivité de OU par ET:
Page: 15
Théorème de De Morgan Généralisation: Généralisation:
Théorème de consensus
VI. Formes canoniques
 On appelle minterme de n variables logique un ET logique de ces variables. Avec n variables, on a

2n mintermes.
(Exemple: une fonction à 2 variables a et b, possède 22=4 mintermes { })
 On appelle maxterme de n variables logique un OU logique de ces variables. Avec n variables on
a 2n maxtermes.
(Exemple: une fonction à 2 variables a et b, possède 22=4 maxtermes { }).
 Formes canoniques: ce sont des écritures algébriques des fonctions logiques sous des formes
particulières.
 Première forme canonique: expression de «OU de ET» ou bien OU des mintermes.
Exemple:
 Deuxième forme canonique: expression de «ET des OU» ou bien ET des maxtermes.
Exemple: ( )( )
VII. Extraction de l’expression à partir de la table de vérité
Théorème de Shannon
Soit F une fonction logique à n variables où les nombres ,
, … représentent les 2n valeurs que peut prendre la fonction pour
les 2n états correspondants. La fonction F s’écrit alors:
 1er forme canonique:
𝐅 𝐱𝟏 𝐱𝟐 𝐱𝐧 𝟏 𝐱𝐧
𝐅 𝐅 𝟏 𝐅 𝟏
𝐅 𝐅 .
ème
2 forme canonique:
𝐅 𝐱𝟏 𝐱𝟐 𝐱𝐧 𝟏 𝐱𝐧
(𝐱𝟏+ 𝐱𝟐 𝐱𝐧 𝟏 𝐱𝐧 𝟎𝟎 𝟎 𝟎 )(𝐱𝟏+ 𝐱𝟐 𝐱𝐧 𝟏 𝐱𝐧 𝐅 𝟎𝟎 𝟎 𝟏 ) (𝐱𝟏+ 𝐱 𝟐 𝐱𝐧 𝟏 𝐱𝐧
𝐅 𝟎𝟎 𝟏 𝟎 )(𝐱𝟏+ 𝐱𝟐 𝐱𝐧 𝟏 𝐱𝐧 𝐅 𝟎𝟎 𝟏𝟏 ) (𝐱𝟏+ 𝐱𝟐 𝐱𝐧 𝟏 𝐱𝐧 𝐅 𝟏𝟏 𝟏 𝟏 ).
Page: 16
Exemple1 fonction à 2 variables
a b F . Mintermes correspondant Maxtermes correspondant

0 0 0
0 1 1
1 0 1
1 1 0
 1er forme canonique:
⏟ ⏟
 2ème forme canonique:
(⏟ ) (⏟ )( ) ( )
( )
Remarque:
 A partir de la table de vérité, la 1ère forme canonique est obtenue en considérant mintermes des
états où la fonction est égale à 1.
 A partir de la table de vérité, la 2ème forme canonique est obtenue en considérant les maxtermes
des états où la fonction est égale à 0.
 Les deux formes canoniques doivent donner deux expressions égales.
Exemple 2 fonction à 3 variables
Mintermes pour Maxtermes pour

a b c F .
les états où F=1 les états où F=0

0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0 ̅
1 0 1 0 ̅ ̅
1 1 0 1
1 1 1 1
1er forme canonique 2ème forme canonique
̅ ̅ ̅
Exercice
Soient les tables de vérité suivantes, donner les expressions logiques de chaque fonction sous
formes canoniques 1 et 2.
Page: 17
VIII. Logigramme
Le logigramme est un diagramme, constitué des symboles de portes logiques, qui permet de
représenter une fonction logique
Exemple
Exercice
Donner le logigramme des fonctions suivantes:

 ̅
 ̅ ̅
 ̅ ̅ ̅ ̅
IX. Simplification des fonctions logiques
La simplification des fonctions logiques consiste à réduire le nombre des termes de la fonction et
le nombre de variables dans un terme. Cela a pour objectif de diminuer le nombre des portes logiques
utilisées, ce qui minimise le nombre des circuits utilisés et par conséquence:
- La réduction du coût de la conception
- La réduction de la puissance consommée.
- Facilité la réalisation et la maintenance.
Plusieurs méthodes existent pour la simplification, les plus utilisés sont:
 La méthode algébrique où on utilise les propriétés de l’algèbre de Boole.
Exemples: simplifions les expressions suivantes
- ̅
Page: 18
- ̅ ̅
Correction
- ̅
- ̅ ̅ ̅ ̅ ̅ ̅ ̅
Exercice: simplifier les expressions suivantes:
- ̅
- ( )
 Les méthodes graphiques (ex : tableaux de Karnaugh).
X. Tableau de Karnaugh
Un tableau de Karnaugh est une table de vérité de 2n cases organisées en lignes et colonnes. Une
seule variable change de valeur entre deux cases voisines. D’où l’utilisation du code Gray (code
binaire réfléchi).
Exemples:
T.K pour une fonction à 2

variables T.K pour une fonction à 3 variables T.K pour une fonction à 4 variables
 Règles de regroupement
 Le nombre des cases regroupées est une puissance de 2 c’est-à-dire: 1, 2, 4, 8...;
 Les cases regroupées doivent former rectangle;
 Toutes les cases contenants des «1» doivent être regroupées au moins une fois.
 Regrouper le plus grands nombre de cases.
 Règles de minimisation de la fonction
 Chaque groupement donne un terme constitué des variables qui ne changent pas de valeurs.
 L’expression logique finale est le OU logique des termes issus de chaque groupement.
Exemple soit la table de vérité ci de-dessous, le TK correspondant est donné à droite de la figure.
Page: 19
Expression simplifiée est H
Exercice 1: simplifier les expressions suivantes, en utilisant le tableau de Karnaugh:
- ̅
- ̅
Exercice 2: extraire les expressions simplifiées à partir des tableaux de Karnaugh suivants:
XI. Les fonctions logiques universelles
Une fonction est universelle lorsqu'elle permet, à elle seule, d'exprimer les fonctions de base:
NON, ET et OU. L’écriture utilisant un seul opérateur économise considérablement les circuits
utilisés et par conséquence la réduction de l’encombrement et le coût du système. On distingue deux
fonctions universelles NOR et NAND
1. La fonction NON OU (NOR)
Fonction Schéma Expression
NON
ET
OU
Page: 20
L’expression utilisant des portes NOR seules est obtenue à partir de la deuxième forme canonique,
comme indiqué par l’exemple suivant:
Soit
On a
2. La fonction NON ET (NAND)
Fonction Schéma Expression
NON
ET
OU
L’expression utilisant des portes NAND seules est obtenue à partir de la première forme
canonique, comme indiqué par l’exemple suivant:
Soit
Alors
XII. Les étapes de conception d’un système combinatoire
Pour réaliser un système combinatoire on suit les étapes suivantes:

- A partir d’un cahier des charges
- Etablir la table de vérité
- Extraire les équations logiques
- Simplifier les équations logiques
- Ecrire les équations simplifiées en utilisant un seul type d’opérateur
- Elaborer le logigramme et réalisation.
Exemple:
Etude d’un transcodeur: code 8421ves le code Gray
Les transcodeurs sont des circuits de la logique combinatoire, permettant de convertir un mot-code d’un
code vers un autre.
Page: 21
1. Etape 1 : Table de vérité
2. Etape 2: Equation logique 1er forme canonique

̅3 ̅ ̅ ̅3 ̅ ̅ ̅3 ̅ ̅3 ̅ 3
̅ ̅ 3
̅ ̅ 3
̅ 3
̅
̅3 ̅ ̅ ̅3 ̅ ̅3 ̅ ̅ ̅3 ̅ 3
̅ ̅ 3
̅ 3
̅ ̅ 3
̅
̅3 ̅ ̅ ̅3 ̅ ̅3 ̅ ̅3 3
̅ ̅̅̅ ̅ 3
̅ ̅̅̅ 3
̅ ̅ 3
̅
3 3
̅ ̅̅̅ ̅ 3
̅ ̅̅̅ 3
̅ ̅ 3
̅ 3
̅ ̅ 3
̅ 3
̅ 3
3. Etape 3: Equation simplifiée Tableau de Karnaugh
Etape 4: logigramme
𝑔 𝑏̅ 𝑏 𝑏 𝑏̅ 𝑏 𝑏 𝑔 𝑏 𝑏
𝑔 𝑏3 𝑏 𝑔3 𝑏3
Page: 22
Béni Mellal
La logique séquentielle: Les bascules

La logique séquentielle: Les bascules
I. Introduction
Pour la logique combinatoire, l’état de la sortie ne dépend que des états des entrées.
Pour la logique séquentielle, l’état de la sortie dépend des états des entrées et de l’état
précédent de la sortie. Ce qui fait que la logique séquentielle permet de réaliser des circuits dont le
comportement est variable avec le temps. L'état d'un système constitue une mémoire du passé.
Les circuits séquentiels fondamentaux sont: bascules, compteurs, registres, les mémoires…
Ces circuits peuvent fonctionner en mode synchrone ou en mode asynchrone:
 Mode asynchrone: À tout moment, les signaux d’entrée peuvent provoquer le changement d’état des
sorties. (après un certain retard appelé «temps de réponse»).
 Mode synchrone: Le moment exact où les sorties peut changer d’état est commandé par un signal
d’horloge. Les changements d’état s’effectuent tous pendant une transition «front » montant ou
descendant.
II. Bascule RS
La bascule RS possède deux entrées: S «Set» et R «Reset». L’application d’une impulsion à

une entrée impose un certain état à la bascule, celle-ci demeure dans cet état, même après que
l’impulsion ait disparu:
 Une impulsion sur S , et Q reste à cet état même si S passe à 0;
 Une impulsion sur R et Q garde la valeur 0
même si R passe à 0 ;
La bascule RS est le circuit séquentiel le plus simple. Son rôle
consiste à mémoriser une information. Son symbole est donné dans la Symbole de la bascule RS
figure à droite.
Table de vérité Table de vérité réduite Tableau de Karnaugh et l’équation

simplifiée (x=1)
R S 𝑸𝒏 𝟏 𝑸𝒏 ̅𝒏
𝑸 R S 𝑸𝒏 ̅𝒏
𝑸
0 0 0 0 1 0 0 𝑸𝒏 𝟏 ̅𝒏 𝟏
𝑸 mémorisation
0 0 1 1 0 0 1 1 0 Mise à 1
0 1 0 1 0 1 0 0 1 Remise à 0
0 1 1 1 0 1 1 x x Etat interdit
1 0 0 0 1
1 0 1 0 1
1 1 0 x x Q ̅ Q
1 1 1 x x
Page: 24
Logigramme pour (x=1)
Logigramme avec des portes NAND
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ Q ̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ ̅̅̅̅̅̅̅̅̅̅
̅ Q
Q
Remarque
 RS à base des portes NOR: Si on considère x=0 on obtient:
Q ̅ ̅ Q ̅ Q
Q ̿̿̿̿
Q ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿
̅ Q ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅
Q
D’où le logigramme de la bascule RS à base des portes NOR Logigramme de la bascule RS
avec des portes NOR
 Etat interdit: Lorsqu’on passe de l’état (R, S)=(1,1) à (R,S)=(0,0)
en passant soit par l’état stable correspondant à (R,S)=(1,0), soit par l’état stable correspondant à
(R,S)=(0,1), selon la rapidité relative des passages de chacun des signaux, alors la sortie
peut prendre aussi bien l’état Q=1 que Q=0. il faut donc interdire la combinaison R=S=1 afin de
lever l’ambiguïté pour un état R=S=0 venant après un état R=S=1.
Chronogrammes
Exemple d’application : Dispositif anti-rebond
Page: 25
On est souvent amené à commander un état physique à l'aide d'un bouton poussoir (par
exemple les touches d'un clavier). Cependant lorsqu'on ferme un interrupteur le contact ne se ferme
pas instantanément et on peut observer une série de rebonds du signal avant d'obtenir la position finale.
Pour éviter ce défaut on réalise un montage faisant appel à un inverseur et une bascule.
III. Bascule RS synchrone (ou RSH)
La bascule R.S.H. est une bascule pour laquelle les effets des entrées S et R ne sont pris en
compte que sous «l’autorisation» d’un un signal de commande (Horloge). Le schéma, le symbole et la
H R S 𝑄𝑛 𝑄̅𝑛
table de vérité de la bascule RSH sont donnés ci-dessous.
0 x x 𝑄𝑛 ̅
𝑄𝑛
0 0 𝑄𝑛 𝑄̅𝑛
0 1 1 0
1
1 0 0 1
1 1 x x
Symbole: Horloge Table de vérité (Horloge

Logigramme de la Symbole: Horloge
active sur niveau haut)
bascule RSH active sur niveau bas active sur niveau haut
Chronogrammes; Pour Horloge active sur niveau haut
IV. Bascule D statique
C’est une bascule qu’on peut construire à partir de la bascule RS. Le schéma, le symbole et la
table de vérité de la bascule D sont donnés ci-dessous.
Page: 26
H D 𝑄𝑛 𝑄̅𝑛
0 x 𝑄𝑛 𝑄̅𝑛
0 0 1
1
1 1 0
Logigramme de la bascule D Symboles de la bascule D Table de vérité (Horloge
active sur niveau haut)
Chronogrammes (Horloge active sur niveau haut)
V. Bascule JK statique
Contrairement à la bascule RS, la condition J=K=1, ne donne pas lieu à une condition
indéterminée, mais par contre la bascule passe à l’état opposé. Donc La bascule J-K permet de lever
l'ambiguïté qui existe dans la table de la bascule RS. Ceci peut être obtenu en asservissant les entrées R
̅ selon le schéma logique indiqué ci-dessous. On a
et S aux sorties Q et Q ̅ et
Q Q donc la
combinaison ne peut pas avoir lieu.
H J K 𝐐𝐧 ̅𝐧
𝐐
0 x x 𝐐𝐧 𝟏 ̅𝐧 𝟏
𝐐
00 𝐐𝐧 𝟏 ̅ 𝐧 𝟏 Mémorisation
𝐐
01 0 1 Remise à zéro (RAZ)
1
10 1 0 Mise à un (RAU)
11 ̅𝐧 𝟏
𝐐 𝐐𝐧 𝟏 complémentation
Table de vérité
Horloge active sur niveau haut Horloge active sur niveau bas
Page: 27
Chronogrammes (pour H active sur niveau haut)
Remarque: Si J=K=1 et l’horloge est active, on aura la sortie qui oscille entre 0 et 1. Pour éviter
ce problème on met en cascade deux bascules RSH en construisant une bascule appelée Maître–
Esclave.
VI. Bascule JK maître-esclave (JK dynamique)
Structure de la bascule maitre-esclave
Chronogrammes
Page: 28
D’après les chronogrammes on remarque que la sortie Q ne varie que pendant les fronts
descendants de l’horloge. Le fonctionnement de la bascule JK maitre- H J K 𝐐𝐧 ̅𝐧
𝐐
Ailleurs x x 𝐐𝐧 𝟏 ̅𝐧 𝟏
𝐐
esclave est résumée la table ci-contre. Cette table ressemble à celle de ̅𝐧 𝟏
0 0 𝐐𝐧 𝟏 𝐐
la bascule JK avec l’horloge active sur front. 0 1 0 1
1 0 1 0
On peut remarquer aussi que pour obtenir une bascule active
1 ̅𝐧 𝟏
1 𝐐 𝐐𝐧 𝟏
sur front montant, il suffit d’ajouter un inverseur à l’entrée de
Table de vérité de la bascule JK
l’horloge. Sur la figure suivante est représenté les symboles de la Maitre-esclave
bascule JK maitre-esclave (JK dynamique).
Active sur front montant Active sur front descendant
Symboles de la bascule JK Maitre-esclave
VII. Bascule D dynamique
La bascule D dynamique peut être réalisée à partir de la

bascule JK dynamique, en rajoutant un inverseur entre S et R
comme indiqué par la figure ci-contre. Sur la figure ci-dessous
sont représentés les symboles de la bascule D dynamique
(pour les cas: horloge active sur front montant et horloge Logigramme de la bascule D dynamique
active sur front descendant),
Active sur front montant Active sur front descendant
Symboles de la bascule D dynamique
Page: 29
H D 𝐐𝐧 𝐐 ̅𝐧
̅𝐧 𝟏
Ailleurs x 𝐐𝐧 𝟏 𝐐 Bascule opaque
0 0 1
Bascule transparente
1 1 0
Table de vérité de la bascule D dynamique active sur front descendant
Chronogrammes: H active sur front descendant
VIII. Bascule T(Toggle)
La bascule T est une bascule dynamique, qui est obtenue en reliant les entrées J et K d’une
bascule JK. Ci-dessous sont représentés: le logigramme, le symbole et la table de vérité de cette
bascule.
Logigramme de la bascule T Symboles de la bascule T active sur front montant
H T 𝐐𝐧 ̅𝐧
𝐐
Ailleurs x 𝐐𝐧 𝟏
̅𝐧 𝟏
𝐐
0 𝐐𝐧 𝟏
̅𝐧
𝐐 𝟏
Mémorisation
1 ̅𝐧
𝐐 𝟏 𝐐𝐧 𝟏
Complémentation
Table de vérité d’une bascule T active sur front descendant

Chronogrammes
Page: 30
Remarque: la bascule T(pour le cas T=1) peut être réalisée à base de la bascule D dynamique,
comme indiqué par la figure ci-contre.
IX. Les entrées de forçage
Certaines bascules sont équipées des entrées particulières :

 Entrée de forçage à 1: Preset (ou Set),
 Entrée de forçage à 0: Reset (ou Clear).
Généralement, ces entrées sont asynchrones, c’est dire que leurs effets sont immédiats et ne
dépendent pas de l’horloge. Elles peuvent être actives sur niveau haut ou niveau bas. Dans la suite
nous avons pris comme exemple une bascule D dynamique, avec l’entrée Preset active sur niveau bas,
et Clear active sur niveau haut.
H Preset Clear D 𝐐𝐧 𝐐 ̅𝐧 Remarque

x 0 0 x 1 0 Forçage à 1
x 1 1 x 0 1 Forçage à 0
1 0 0 0 1
1 0 1 1 0 Fonctionnement normal
Ailleurs 1 0 ̅
x 𝐐𝐧 𝟏 𝐐𝐧 𝟏
Table de vérité de la bascule D dynamique avec les entrées de forçage
Page: 31
Béni Mellal
Les compteurs
Les compteurs
I. Introduction
Une bascule peut avoir 2 états différents à sa sortie (0 ou 1), et peut donc permettre de compter
de 0 à 1. Avec 2 bascules on peut avoir jusqu’à 4 états différents : 00, 01, 10 et 11, ce qui permet de
compter de 0 à 3 en binaire naturel. Avec 3 bascules on a 8 états (de 000 à 111), et en général avec n
bascules on a 2n états: on peut donc compter de 0 à (2n-1).
Il reste à trouver comment doivent être connectées les n bascules entre
elles pour réaliser un compteur, sachant qu’il existe plusieurs types de compteurs,
et donc plusieurs techniques de réalisation.
II. Caractéristiques
1 – Le sens de comptage
 Les compteurs (évolution croissante);
 Les décompteurs (évolution décroissante);
2 – Le code dans lequel est exprimée la valeur sortie
Les compteurs binaire naturel, BCD, «décimaux» (ou à décade), Code Gray…
3 – Le type de basculement du compteur
 Les compteurs asynchrones;
 Les compteurs synchrones;
4 – Le nombre de bits en sortie, ou l’intervalle de la valeur de sortie
Il permet de connaître l’ensemble des valeurs que peut prendre la valeur de sortie du compteur.
Exemples:
 Compteur 4 bits;
 Décompteur de 25 à 3 (sous-entendu décompteur 5bits). Mais le nombre de bits du compteur
ne suffit pas toujours pour exprimer l’ensemble des valeurs par lesquelles passera la sortie.
5 – Le mode de comptage
Il permet de différencier :
 Les compteurs à cycle complet
 Les compteurs à cycle incomplet
Exemples :
Un compteur 4 bits qui compte de 0 à 15 en binaire naturel est un compteur à cycle complet,
car sa valeur de sortie utilise toutes les combinaisons possibles de ses sorties.
Page: 33
 Un compteur 4 bits qui compte de 0 à 9 seulement (on l’appelle aussi compteur BCD) est un
compteur à cycle incomplet, car les 16 combinaisons de ses 4 sorties ne sont pas toutes
utilisées.
 Un décompteur 6 bits qui décompte de 53 à 12 est un décompteur à cycle incomplet.
 Si on parle d’un compteur binaire naturel 7 bits à cycle complet, on sait qu’il compte
forcément de 0 à 127.
Remarque :
Dans tous les cas, on appelle MODULO d’un compteur le nombre d’états différents que peut
prendre la valeur de sortie sur l’ensemble du cycle de comptage.
Exemples à compléter :
 Un compteur BCD est un compteur MODULO ………………………………………………
 Un décompteur en Code Gray qui décompte de 27 à 13 est un MODULO …………………………
 Un compteur en binaire naturel sur N bits est un compteur MODULO ……………………………
 Un décompteur en binaire naturel sur N bits est un compteur MODULO …………………………
 Un compteur en Code Gray sur N bits est un compteur MODULO ………………………………
 Un décompteur synchrone à cycle incomplet, qui a 6 bits en sortie, et qui décompte de 59 à 4 est un
décompteur compteur MODULO ……………………
 Soit un décompteur en binaire naturel sur 6 bits, qui est MODULO 64 :
 S’agit-il d’un compteur à cycle complet ou incomplet ? ………………………… … .
 Quel est l’intervalle exact des valeurs de sa sortie ? ……………………
 Soit un compteur en binaire naturel sur 5 bits, qui est MODULO 11 :
 S’agit-il d’un compteur à cycle complet ou incomplet ? … ………………………………………...
 Quel est l’intervalle exact des valeurs de sa sortie ? …………………………………..
Le MODULO d’un compteur n’est donc pas une 6ème caractéristique, mais est déduit à partir de
l’intervalle exact des valeurs de sortie.
III. Les compteurs et décompteurs asynchrones
On réalise les compteurs asynchrones à partir des bascules JK avec J=K=1. On connecte
l’entrée d’horloge d’une bascule à la sortie de la bascule qui la précède, et l’entrée d’horloge de la
première bascule à l’horloge principale.
Page: 34
1- Compteur binaire à cycle complet sur 3 bits, asynchrone
Table de fonctionnement du compteur:
Réalisation avec des bascules JK:
Chronogramme du compteur
Remarque
̅
 Si les sorties sur Q
 Horloge active sur front montant
Page: 35
 Tableau récapitulatif
Front active Sorties sur Compteur/décompteur

de l’horloge
Descendant Q Compteur
Descendant ̅
Q Décompteur
Montant Q Décompteur
Montant ̅
Q Compteur
2- Compteur asynchrone ayant un modulo différent de 2n
Soit à étudier l’exemple d’un compteur asynchrone modulo N, avec N n’est pas une puissance
de 2. (On prend comme exemple N=10, qui compte de 0 à 9.
 On cherche d’abord la puissance de 2 immédiatement supérieure à N, et qui est pour notre
3
compteur . L’exposant de cette puissance de 2, donne le nombre de bascules JK
à monter en cascade, 4 pour notre exemple.
 On détecte ensuite l’état N qui remettra le compteur à 0 et qui est pour notre compteur
10(10)=1010(2). (Sous forme et Q3Q2Q1Q0)
 On relie les sorties Q=1, (Q1 et Q3 pour notre cas) aux entrées d’une porte NAND dont la sortie
commandera l’entrée CLR de chaque bascule.
Page: 36
Remarques sur les compteurs asynchrones :
 On constate que la fréquence du signal Q0 est la moitié de celle de l’horloge H, la fréquence du
signal Q1 est la moitié de celle de Q0 ...et de manière générale la fréquence de Qn est la moitié de celle
de Qn-1.
 Généralement, on préfèrera compter par décades successives de 0 à 9 (unité, dizaines,
centaines, milliers, ….).
 Chaque bascule commande l’horloge de la bascule suivante, ce qui crée un temps de décalage
entre les fronts des signaux de sortie, dû au temps de propagation des bascules. Ce temps de décalage
est gênant dans deux cas:
 Soit lorsqu’on travaille à fréquence élevée.
 Soit lorsqu’on a un grand nombre de bascules en cascade.
D’où l’utilisation des compteur synchrones
IV. Les compteurs et décompteurs synchrones
1- Introduction
Dans un compteur synchrone, toutes les bascules internes reçoivent le même signal d’horloge,
en même temps : toutes les sorties du compteur basculent donc au même instant, sans faire apparaître
de temps de décalage entre elles.
2- Réalisation d’un compteur binaire à cycle complet sur 3 bits synchrone

A chaque front actif sur l’horloge, une bascule réagira en fonction des états qui étaient
présents sur ces entrées J et K avant le front d’horloge. Les équations des entrées J et K de chaque
bascule à un instant t se déterminent donc à partir de l’état qu’il y sur les sorties à cet instant t, mais
en connaissant les valeurs que l’on veut obtenir sur les sorties à l’instant t+ 1.
Table de fonctionnement du compteur binaire 3 bits à cycle complet :
Page: 37
Table d’excitation de la bascule
JK
Qn-1 Qn J K
0 0
0 1
1 0
1 1
Equations des entrées J et K de chaque bascules :

J0= K0= ……………………
J1= K1= ……………………
J2= K2= ……………………
Et si on avait plus de 3 bascules (compteur synchrone modulo 16, 32, 64, ou plus), les équations des
entrées des bascules suivantes seraient :
J3= K3= …………………………………………
J4= K4= …………………………………………
J5= K5= ………………………………………… Etc.
On obtient donc, à partir de la deuxième bascule, le module cascadable suivant :
Schéma du compteur synchrone 3 bits modulo 8 :
Page: 38
Application du module cascadable: réalisation d’un compteur synchrone 5 bits modulo 32 (il
est donc à cycle complet et compte de 0 à 31) :
Le fonctionnement d’un compteur peut être résumé par son diagramme des transitions, qui
représente l’ensemble des valeurs de sortie du compteur durant un cycle. Pour le compteur 3 bits en
binaire naturel et à cycle complet (il compte de 0 à 7, puis recommence à 0 après 7), le diagramme des
transitions est le suivant :
Diagramme des transitions d’un compteur 3 bits à cycle complet
3- Réalisation d’un compteur 3 bits à cycle incomplet

On veut réaliser, à l’aide des bascules JK, un compteur dont les caractéristiques sont les
suivantes :
 Sens de comptage : compteur ;
 Code de sortie : binaire naturel;
 Type de basculement : synchrone ;
 Nombre de bits en sortie : 3 bits (Q0 étant le LSB et Q2 le MSB);
 Mode de comptage : à cycle incomplet;
Page: 39
 Intervalle exact des valeurs de sorties : il compte de 0 à 4, puis recommence.
 Il s’agit donc d’un compteur modulo 5.
Diagramme des transitions de ce compteur :
Table de fonctionnement du compteur binaire 3 bits à cycle incomplet:

J0 = …………………… K0= ……………………
J1= …………………… .K1= ……………………
J2 = …………………… K2=.. ……………………
Schéma du compteur synchrone 3 bits à cycle incomplet :
Page: 40
Chronogrammes du compteur synchrone 3 bits à cycle incomplet, avec Q0=Q1=Q2=0 à
l’origine :
Problème posé :
Si à l’origine, le nombre N à la sortie des bascules est compris dans le cycle de comptage (N=0
ou 1 ou 2 ou 3 ou 4) le cycle commence et le compteur comptera normalement de 0 à 4. Mais que se
passe-t-il si au démarrage nous avons N= 5, ou N= 6, ou N= 7, c’est -à-dire une des valeurs possibles à
la sortie des bascules, mais non comprise dans le cycle de comptage ?
Pour connaître le comportement de notre compteur dans de pareils cas, nous allons compléter
les chronogrammes suivants, en analysant chacune des situations.
A partir des chronogrammes ci-dessus, on peut en déduire le diagramme des transitions

complet, faisant apparaître les 8 états possibles à la sortie du compteur 3 bits:
Page: 41
Diagramme des transitions complet du compteur 3 bits à cycle incomplet
Remarque :
……………………………………………………………………………………………
………………………………………………………………………………………
4- Synthèse d’un compteur de Johnson 3 bits

Un compteur de Johnson (appelé aussi « compteur décimal » lorsqu’il a 10 sorties) est un
séquenceur synchrone dont les sorties passent successivement à 1, une seule sortie étant à «1» à un
instant donné. Le diagramme des transitions d’un compteur de Johnson 3 bits est le suivant :
Il s’agit d’un compteur modulo 3 puisque dans le cycle normal de comptage, la sortie ne
présente que 3 état différents (1 , 2, 4, 1, 2, 4, etc.).
Table de fonctionnement du compteur de Johnson 3 bits :
Page: 42
J0 = …………………… K0= ……………………
J1= …………………… K1= ……………………
J2 = …………………… K2= ……………………
Schéma du compteur de Johnson 3 bits :
En analysant le montage réalisé ci-dessus, compléter le diagramme des transitions complet de

ce compteur, et en déduire s’il s’agit d’un compteur auto-correcteur ou pas.
Conclusion:………………………………………………………………………………………………
………………………………………………………………………………… ……
On désire maintenant réaliser un compteur de Johnson 3 bits auto-correcteur dont le diagramme des
transitions complet est le suivant :
Page: 43
Proposer un montage à bascules JK réalisant ce compteur de Johnson auto-correcteur
V. Exemple de circuits intégrés existants
De nombreux circuits intégrés réalisant la fonction comptage existent.

Dans la série 4000 (CMOS), on trouve entre autres les circuits suivants :
 4017 : compteur de Johnson à 10 sorties (appelé aussi compteur décimal)
 4022 : compteur de Johnson à 8 sorties (appelé aussi compteur octal)
 4518 : double compteur BCD;
 4520 : double compteur binaire 4 bits, etc.
Dans la série 74XX (TTL), on trouve entre autres:
 7490 : compteur BCD (diviseur par 5 cascadable avec un diviseur 2)
 7492 : compteur modulo 12 (diviseur par 6 cascadable avec un diviseur 2)
 74192 : compteur/décompteur Binaire,
D’autres circuits proposent tout un ensemble de fonctionnalités, comme par exemple: le circuit 4029,
dont les possibilités sont les suivantes :
 4029 est un compteur intégré synchrone 4 bits
 il peut compter ou décompter, en fonction de l’état de
l’entrée U/D
 il compte en binaire naturel (de 0 à 15) ou en BCD (de 0
à 9) en fonction de l’état appliqué sur l’entrée B/D
 l’entrée PL permet le pré-chargement de la valeur
appliquée sur les entrée P0 à P3 ce qui permet au 4029
de commencer à compter à partir de n’importe quelle
valeur
 il est auto-correcteur (si par exemple on précharche
«1111» et qu’on compte en BCD, le 4029 revient
automatiquement dans le cycle normal de comptage BCD)
Page: 44
 il est cascadable, grâce à son entrée CE (retenue d’entrée) et à sa sortie TC (retenue de sortie),
ce qui lui permet de compter par décade (unités, dizaines, centaines, etc.) ; on utilise un 4029
par décades.
 l’entrée CP est l’entrée d’horloge, active sur fronts montants.
Page: 45
Béni Mellal
Les registres
Les registres
I. Introduction
Un registre est un ensemble de cellules mémoire, où les données peuvent être écrites ou lues, en
parallèle ou en série. Le nombre de bits du registre correspond au nombre de cellules mémoire du
registre (généralement, une cellule mémoire est une bascule D ou JK). On note que toutes les entrées
d’horloge (H) des bascules sont reliées. Les registres sont classées par le nombre des bits(cellules) et le
mode de fonctionnement. Les modes de fonctionnement sont:
 Entrées parallèles et sorties parallèles: PIPO (Parallel IN-Parallel OUT).
 Entrées parallèles et sorties séries: PISO (Parallel IN-Serial OUT).
 Entrées séries et sorties parallèles: SIPO (Serial IN- Parallel OUT).
 Entrées séries et sorties séries: SISO (Serial IN- Serial OUT).
II. Le registre de mémorisation ou registre tampon
Un registre de mémorisation (ou registre de données) est un registre dans lequel les différents
étages sont indépendants les uns des autres, cependant certains signaux agissent sur l’ensemble des
étages, tel que l’horloge, la remise à 0 et la mise à 1.
Sur la figure ci-dessus, une réalisation avec des bascules D latches ou D flip-flops
III. Les registres à décalage
Pour les registres à décalage, les bascules sont interconnectées. On peut réaliser des registres
avec décalage à droite ou à gauche.
1. Fonction décalage à droite
Pour réaliser la fonction décalage à droite, on relie Di à Qi-1. Selon la figure suivante:
La valeur de E arrive à Qn après n fronts actifs d’horloge.

2. Fonction décalage à gauche
Pour réaliser la fonction décalage à gauche, on relie Di à Qi+1. Selon la figure suivante:
Page: 47
La valeur de E arrive à Q1 après n fronts actifs d’horloge.
3. Fonction chargement parallèle avec décalage
Load=1, on aura chargement parallèle du registre par la donnée EP1, EP2,....EPn.

Load=0, mode décalage.
4. Le registre universel ou multifonctions
 MODE : Chargement série ou parallèle ;

 ESD, ESG: entrées séries ;
 . E1, E2, ,... En-1 et En: entrées parallèles ;
 SSD, SSG: sorties séries ;
 Q1, Q2, ,... Qn-1 et Qn: sorties parallèles ;
 SENS: décalage à droite et à gauche ;
 INIT: initialisation.
Exemple de réalisation d’une cellule de base d'un registre universel
Page: 48
MODE = 0, chargement parallèle
MODE = 1, décalage (série)
SENS = 1, décalage droite
SENS = 0, décalage gauche
IV. Applications des registres:

1. Conversion parallèle-série et série-parallèle de mots binaires
2. Ligne à retard
3. Division et multiplication par 2n

Division par 2: décalage à droite
Multiplication par 2: décalage à gauche
Page: 49
Béni Mellal
Les familles logiques

Les familles logiques
I. Introduction
Lorsqu’un concepteur désire connaître les caractéristiques d’un circuit quelconque, il trouve en
général cette information dans le document constructeur (Data Book ou data Sheet). Chaque
compagnie (Tableau suivant) qui Préfixe Compagnie ou organisation
AD Analog Devices Inc.
produit des circuits intégrés logiques Am Advanced Microdevices
CA, CD RCA (now part of Harris)
et linéaires (ampli-op, convertisseurs
DM, DS, LF, LE, LM, LS National Semiconductor Corporation
analogique/numérique et HA, HC, HD, H,I HM Harris Semiconductor Products Division
ICL, ICM Intersil
numérique/analogique, circuits
IDT Integrated Device Technology
combinatoires, circuits séquentiels, L, LD Siliconix
MC, MM Motorola
mémoires, etc.) dans une technologie LT Linear Technology
donnée (TTL, CMOS...) produit SN, TL, TA, TS, TSM Texas Instruments Incorporated
PM Precision Monolithics
également un Data Book NE, SA, SD, SD, SU, SE Signetics Corporation
correspondant pour spécifier les SP Plessey
µA Fairchild Semiconductors
caractéristiques du circuit.
Les fabricants de circuits électroniques ont adopté différentes méthodes au niveau de la

conception des circuits, ce qui se traduit par la commercialisation d'une série de familles concurrentes
de circuits logiques. Parmi ces familles, on trouve les logiques:
RTL Resistor-Transistor Logic, (Logique à Résistances et Transistors) technologie désuète

DTL Diode -Resistor Transistor Logic (logique à diodes et transistors) technologie désuète
TTL Transistor-Transistor Logic (logique transistor- transistor) A base du Transistor bipolaire
ECL Emitter coupled Logic (logique par couplage d'émetteurs) A base du Transistor bipolaire
Complementary Metal Oxide Semi-conductor (logique MOS
CMOS A base du des transistors MOS-FET
complémentaire)
BICMOS mélange de ECL et CMOS
La famille logique décrit le type de circuit utilisé pour effectuer les opérations logiques de base,
c'est-à-dire, ET, OU, NON, NON-OU, NON-ET, OU exclusif et le non OU exclusif.
Remarques :
 Étant donné les portes universelles, il n'est pas nécessaire qu'une famille logique produise
toutes ces portes ;
Page: 51
 Dans la conception d'un circuit intégré, le coût dépend directement de l'espace requis par un
élément ;
 Il est très difficile d'intégrer des condensateurs et des résistances, et beaucoup plus facile
d'intégrer et de miniaturiser les transistors. Par conséquent, les technologies TTL, ECL, CMOS
et BICMOS sont de nos jours les plus populaires
II. Niveaux logiques
Un niveau logique peut être défini de deux façons :
 Logique négative: le «0» logique correspond à l’état haut et «1» logique à l’état bas
 Logique positive: le «0» logique correspond à l’état bas et «1» logique ç l’état haut.
La logique positive est la plus utilisée.
III. Caractéristiques des familles logiques
Malgré le grand nombre de circuits intégrés, la terminologie utilisée est presque normalisée. On
utilise principalement 4 caractéristiques pour comparer les familles ou circuits logiques:
 Marge de bruit,
 Délai de propagation,
 Dissipation de puissance,
 Sortance.
Pour définir certaines de ces caractéristiques, on doit utiliser les paramètres de courants et
tensions:
 VIL max: tension d'entrée maximale au niveau bas:
 VO L max: tension de sortie maximale au niveau bas
 VIH min: tension d'entrée minimale au niveau haut;
 VOH min: tension de sortie minimale au niveau haut.
 IIH : courant d'entrée niveau HAUT;
Page: 52
 IIL : courant d'entrée niveau BAS.
 IOH : courant de sortie niveau HAUT;
 IOL: courant de sortie niveau BAS.
1. Marge de bruit
Le bruit: tensions parasites introduites dans les fils de raccordement des circuits logiques par
des champs électriques et magnétiques parasites.
L'immunité aux bruits d'un circuit logique définit l'aptitude du circuit à tolérer des tensions
parasites sur ses entrées.
On détermine l’immunité de bruit (ou marge de bruit) pour chaque état logique comme suit:
 Marge de bruit état haut: MbH = VOH min - VIH min
 Marge de bruit état bas: MbB = VIL max - VOL max
La figure ci-dessous présente un exemple de marge de sensibilité aux bruits.
Connexion entre deux portes et tensions correspondantes

2. Temps de propagation
Page: 53
C'est le temps que met un signal pour passer d’une entrée à la sortie d’une porte. On distingue:
 : Temps de propagation, lorsque la sortie passe de l’état bas à l’état haut.
 : Temps de propagation, lorsque la sortie passe de l’état haut à l’état bas.
3. Dissipation de puissance et consommation

La puissance dissipée par un circuit intégré est généralement spécifiée par le courant ICC, tiré de
l'alimentation VCC (pour les circuits TTL) et VDD (pour les circuits CMOS). Donc, la puissance réelle
est . Dans le cas de nombreux circuits, ICC varie en fonction des états logiques. On a
donc et . On obtiendra donc, le courant moyen de la façon suivante:
⁄
: représente donc, la puissance dissipée moyenne pour tout le circuit intégré.
Si on désire connaître la puissance dissipée par une seule porte, on devrait diviser par le nombre
de portes présentes à l'intérieur du circuit.
4. Sortance (fan-out)
Nombre maximal d'entrées logiques, de la même série, qui peuvent être pilotées sans problèmes
par une sortie. Par exemple, lorsqu'il est indiqué qu'une porte logique, TTL standard, a une sortance de
10, cela signifie qu'elle peut piloter 10 entrées logiques standards.
La sortance est calculée à partir des courants: , , et ,...
On calcule le nombre de porte qu’on peut brancher à l’état bas et à l’état haut
 | ⁄ |: est le nombre maximal de portes qu’on peut brancher sur la sortie
au niveau bas.
 | ⁄ | l om r m m l por qu’o p u r h r ur l
sortie au niveau haut.
La sortance est égale au minimum des deux nombres et .
Page: 54
IV. Famille et sous-famillesTTL
Les circuits intégrés de cette famille ont comme numéro d’identification 74 ou 54, la tension
d’alimentation est d’environ .
La classe 74 est appelée classe civile (ou commerciale), sa gamme de température est de -40°C
85°C. La classe 54 ou classe militaire (ou industrielle) se distingue par une plage plus large pour la
tension d’alimentation et pour la température de fonctionnement (-55 à 125°C) elle est coûteuse, donc
réservée aux utilisations dans des conditions ambiantes extrêmes : militaire, engins spatiaux, etc.
Identification d’un circuit de la famille TTL
1. TTL Standard, série 74

En 1964, la Société Texas Instruments lançait la première série de circuits intégrés TTL, la série
74, sans doute la famille la plus utilisée de toutes les familles logiques intégrées. Pour la série standard
74, le temps de propagation typique est de l'ordre de 10 ns et la dissipation de puissance de
10mW/porte. De plus, ce type de circuit tout comme la plupart des sous-familles TTL de la série 74, a
une sortie dite de type "Totem pole".
Page: 55
Porte NAND en TTL standard avec le symbole NAND
2. TTL faible consommation (Low-Power TTL), série 74L

L'utilisation de résistances plus élevées que dans le circuit standard permet une dissipation
d'énergie beaucoup plus petite (1 mW/porte), donc une plus faible consommation; par contre, le temps
de propagation est augmenté (33 ns).
3. TTL rapide -TTL (High-Speed), série 74H

L'utilisation de résistances plus petites que dans le circuit standard ainsi que d'un Darlington
permet de réduire les délais de propagation à 6ns, environ. Par contre, la dissipation d'énergie est plus
élevée (22 mW/porte).
4. Schottky TTL, série 74S

L'opération des transistors en saturation cause un délai de déclenchement (Storage Time Delay)
dégradant ainsi, le temps de propagation. On peut éviter cet effet indésirable en plaçant une diode
appelée (Schottky Barrier Diode) entre la base et le collecteur, pour éviter de polariser directement la
jonction base-collecteur Le temps de propagation est de 3ns et la dissipation de puissance de
19mW/porte
5. TTL Schottky faible consommation (Low Power Schottky TTL), série 74LS
La famille Low- Power Schottky TTL constitue un excellent compromis entre les familles Low-
Power TTL (74L) et Schottky TTL (74S). Le temps de propagation est d'environ 9 ns et la dissipation
d'énergie de 2 mW/porte
6. Advanced TTL Schottky (74AS) et Advanced Low Power Schottky (74ALS)

Ce sont des séries TTL améliorées: la série Schottky avancée (74AS) et la série Schottky
Page: 56
avancée faible consommation (74ALS). La série 74AS constitue un progrès considérable par rapport à
la série 74S, puisqu'elle fonctionne plus rapidement en consommant un peu moins. Quant à la série
74ALS, elle représente une version perfectionnée de la série 74LS
En résumé
1) En général, une diminution du délai de propagation (augmentation de la vitesse) implique une
augmentation de la consommation et vice-versa.
2) Une bonne vitesse de propagation, une bonne immunité contre le bruit et un faible coût, font
de la famille TTL une des plus populaires au niveau des circuits SSI et MSI.
3) Lorsqu'une nouvelle série constitue un progrès considérable par rapport à une série existante
(exemple: 74ALS et 74LS), le prix des pièces de cette nouvelle série augmente
inévitablement.
V. Familles et sous familles CMOS
La technologie CMOS utilise le transistor à effet de champ (MOSFET à canal P et à canal N).
La logique CMOS s'impose de plus en plus dans le secteur des dispositifs MSI principalement aux
dépens de la famille TTL, qu'elle concurrence directement. Le procédé de fabrication des CMOS est
plus simple que celui des TTL, ce qui permet donc, de mettre plus de circuits par unité de surface et de
réduire le coût par fonction. Les CMOS consomment moins de puissance par rapport la série TTL
faible consommation (74L) et conviennent donc parfaitement aux applications fonctionnant sur pile.
Normalement, la vitesse de fonctionnement des CMOS est inférieure au TTL, mais la nouvelle série
CMOS rapide, concurrence 74 et 74LS.
Les circuits de la famille CMOS ne sont pas forcément alimentés entre une tension positive fixe
et la masse comme c'est le cas de la famille TTL, ils peuvent être alimentés entre une tension VDD et
VSS quelconques en respectant les limites suivantes 3V < VDD-VSS < 18V.
Contrairement au TTL, on doit ici faire la différence entre consommation statique et
dynamique. Quand un circuit logique CMOS est dans un état statique ou en régime continu (ne change
pas d'état), sa consommation est extrêmement faible. Par exemple, cette consommation ne dépasse pas
Schéma interne de la porte logique NON (technologie CMOS) et le symbole NON Page: 57
2.5nW. Cependant, cette consommation augmente proportionnellement avec la fréquence de
commutation des circuits.
1. CMOS, série 74C

Cette série CMOS est compatible broche à broche avec la série TTL de même numéro et réalise
les mêmes fonctions. Par exemple, le 74C74 renferme deux bascules D déclenchées par un signal, et le
TTL 7474 est aussi une puce renfermant deux bascules D déclenchées par un signal. Une majorité de
fonctions réalisées en version TTL se retrouvent dans la version CMOS. Il est donc possible de
remplacer des circuits TTL par une réalisation CMOS équivalente.
Le temps de propagation typique est d'environ 50ns et la dissipation de puissance est de 0.1
mW à la fréquence 100 kHz. Cette famille trouve ses applications dans les dispositifs LSI et VLSI
(mémoire, microcontrôleur, microprocesseur …). Elle comporte plusieurs séries. Les anciennes séries
4000 et 14000 non compatible avec la TTL, et les nouvelles séries 74C, 74HC et 74HCT ont le même
brochage que la TTL.
2. CMOS rapide (High Speed CMOS), série 74HC

Il s'agit d'une version améliorée de la série 74C, le perfectionnement majeur étant une
multiplication par dix de la vitesse de commutation. La vitesse de ces dispositifs se compare à celle des
dispositifs de la série TTL 74LS.
Le temps de propagation typique est d'environ 18ns et la dissipation de puissance est de
0.06mW à 100 kHz.
3. CMOS rapide compatible TTL (High Speed CMOS, TTL compatible): HC, HCT, AHC et
AHCT
La série 74HCT est de type CMOS rapides. La grande différence avec la série précédente est
que la 74HCT a été étudiée pour être compatible en tension avec les dispositifs TTL. Autrement dit, on
peut se raccorder directement à des dispositifs TTL. Ce qui n'est pas vrai pour les autres séries CMOS.
Les caractéristiques de la série 74HCT sont pratiquement les mêmes que celles de la série 74HC.
Les autre sous-famille CMOS rapide est constituée de la série 74HC dont l'alimentation peut
aller de 2V à 6V et les séries avancées 74AHC et 74AHCT ont des performances accrues.
4. Advanced CMOS (74AC) et Advanced CMOS, TTL compatible (74ACT)

Comme il a été mentionné pour la sous famille 74ALS, des conceptions de circuits intégrés ont
conduit à la mise au point de deux nouvelles séries CMOS dont les vitesses de propagation ont été
grandement améliorées par rapport aux séries CMOS précédentes: la série CMOS avancée et la série
CMOS avancée compatible TTL. Ces deux séries rivalisent les séries TTL 74ALS et 74AS.
Page: 58
5. Technologie BiCMOS
La technologie BCT (BiCMOS technology) combine les avantages de la technologie bipolaire
et de la technologie CMOS. L'étage d'entrée est constitué essentiellement de transistor MOS et l'étage
de sortie de transistors bipolaires. Grâce à ses performances accrues, la technologie ABT (Advanced
BiCMOS) remplace la famille BCT. La technologie BiCMOS regroupe les avantages de faible
consommation et de fort taux d'intégration de la technologie CMOS et de vitesse et de "driving" élevés
de la technologie bipolaire.Les performances typiques sont :
tp ≈ 2-3 ns ICCmax/100MHz ≈ 35 mA IOL ≈ 64 mA IOH ≈ 32 mA
En résumé
Bien que la famille CMOS semble en voie de supplanter le TTL, il faut noter un désavantage
sérieux, qui est la très haute impédance d'entrée de ces composantes et qui les rend très fragiles; en
effet, en manipulant un circuit CMOS, on peut facilement lui appliquer une charge statique qui risque
de le détruire (le brûler).
Plus le circuit est complexe (1 000 000 de portes et plus) et plus la fréquence de l’horloge
augmente, plus la puissance dissipée augmente.
Il faut noter qu’un circuit (puce) VLSI peut supporter (évacuer) jusqu’à environ 10W/cm2.
6. Familles basse tension (Low voltage)

Page: 59
Parmi ces familles on cite :
 LV : Low Voltage, HCMOS Technology
 LVC : Low Voltage CMOS
 ALVC : Advanced Low Voltage CMOS
 LVT : Low Voltage Technology
 ALVT : Advanced Low Voltage Technology
 ALB : Advanced Low voltage BiCMOS
 CBTLV : Low Voltage Bus Switches (Crossbar technology)
LV LVC ALVC LVT ALB

Famille 5V correspondante HC AC ≈AC BCT et ABT -
CMOS CMOS CMOS BiCMOS BiCMOS
procédé
2,0μm 0,8μm 0,6μm 0,8μm 0,6μm
Vcc min 2V 2,7V 2,3V 2,7V 3,0V
Entrée compatible TTL oui oui oui oui oui
Entrée accepte TTL 5V oui oui
sortie compatible TTL oui oui oui oui oui
Vcc 2,7V à 5,5V 2,7V à 3,6V 2,3V à 3,6V 2,3V à 3,6V 3V à 3,6V
Tension d’entrée de Vcc/2 Vcc/2 Vcc/2
1,4V *
basculement Typ. 1,65V Typ. 1,65V Typ. 1,65V
VOH Vcc Vcc Vcc Vcc Vi-0,2V
Tension de sortie
VOL 0 0 0 0 Vi+0,2V
IOH -8mA -24mA -24mA -32mA -25mA
Courant max
IOL 8mA 24mA 24mA 64mA 25mA
IccH 20μA 20μA 40μA 190μA 5,6mA/buffer
Courant max en
IccL 20μA 20μA 40μA 5mA 5,6mA/buffer
statique
Iccz 20μA 20μA 40μA 190μA 0,8mA
Typ 9,0ns 4,0ns 2,2ns 2,4ns *
Délais de propagation
max 14,0ns 6,5ns 4,0ns 3,9ns *
La tension de 5 V a longtemps été adoptée comme standard d'alimentation des circuits logiques.
Ceci a été dicté par le fait que les transistors multi-émetteurs utilisés sur les familles bipolaires a une
tension d'avalanche de 5.5 V. Plusieurs raisons justifient l’intérêt d’une alimentation plus faible:
 Pour diminuer les temps de propagation internes des circuits; les dimensions des transistors ont
été très fortement réduites grâce aux nouvelles techniques de fabrication des circuits intégrés. La
tension d'alimentation de 5V produit des champs assez forts, qui augmentent le risque de claquage des
oxydes dans les transistors MOS.
Page: 60
 L'utilisation des CI dans la fabrication d'équipements portables alimentés sur pile nécessite
l'utilisation de circuits à faible consommation. La consommation en puissance dépend linéairement de
la fréquence et de la capacité de charge, et varie comme le carré de la tension d'alimentation (Wdyn ≈
CL Vcc2 f).
 Une faible tension d'alimentation diminue la chaleur dissipée par le circuit ce qui facilite la
conception de circuits et de systèmes à forte densité de composants tout en améliorant leur sécurité et
leur durée de vie.
Les circuits des familles LV, LVC, ALVC, LVT et ALB ont été développés pour une tension
d'alimentation typique de 3.3 V. Ce sont des améliorations des familles HC, AC et ABT, elles ont donc
une structure interne très voisine.
VI. Famille logique à émetteur couplé (Emitter Coupled Logic ECL)
C’est la famille ECL la plus rapide sur le marché, sa rapidité résulte de l’utilisation de la paire
différentielle à couplage par les émetteurs. La série ECL la plus répandue est la série 10000 (ou 10k)
qui possède un temps de propagation de l’ordre de 2ns. Les séries les plus récentes 10kH et 100k
possèdent un temps de propagation inférieure à 1ns, cependant elles possèdent une consommation
élevée. Cette famille repose sur une technologie chère donc réservée aux applications où un gain en
vitesse réduit le coût du système. Elle trouve son application aux hautes fréquences telles que les
télécommunications, le traitement des signaux …la figure suivante représente une porte NOR en
technologie ECL.
VII. Comparaisons
La marge de sensibilité aux bruits. Le tableau ci-dessous compare les marges de sensibilité aux
bruits entre les principales séries de circuits intégrés numériques. On peut remarquer dans ce tableau
que les marges de sensibilité aux bruits pour les circuits CMOS sont meilleures par rapport à celles des
circuits TTL. En effet, les CMOS sont particulièrement intéressants pour les applications que l'on doit
monter dans les milieux très parasités (donc, où il y a beaucoup de bruit); par exemple, à proximité
Page: 61
d'un moteur électrique.
74 74S 74LS 74AS 74ALS 74F 74HC 74HCT 4000B 74LVT

Paramètres
Porte statique 10 19 2 8,5 1,2 5,5 - - 0,001 -
Puissance dissipée
Porte à 100
(mW) 10 19 2 8,5 1,2 5,5 0,075 0,1 0,1
kHz
Fréq. max. d'horloge Bascule D
25 100 33 160 60 125 55 12 150
(MHz)
Porte (typique) 10 3 9,5 1,5 4 3 7 7 40
Temps de
Porte
propagation (ns) 20 5 15 2,5 7 4 14 15 80 3,5
(maximum)
Tension 2,7 à
5±5% 5±5% 5±5% 5±10% 5±10% 5±5% 2 à 6 5±10% 3 à 15
d'alimentation (V) 3,6
IOLmin (mA) 64
16 20 8 20 8 20 4 4 6,8
(max)
Courant IOHmax (mA) -0,4 -1 -0,4 -0,2 -0,4 -1 - - -6,8 -32
IILmax (mA) -1,6 -0,2 -0,36 -0,5 -0,2 -0,6 0,001 0,001 - -
IIHmax (µA) 40 50 20 20 20 20 - - - 71 µA
VOLmax (V) 0,4 0,5 0,5 0,5 0,5 0,5 0,1 0,1 0,1 0,55
VOHmin (V) 2,4 2,7 2,7 Vcc-2 Vcc-2 2,5 4,9 4,9 4,9 2
Tension
VILmax (V) 0,8 0,8 0,7 0,8 0,8 0,8 1 0,8 0,8 0,8
VIHmin (V) 2 2 2 2 2 2 3,5 2 2 2
Etat haut 0,4 0,7 0,7 Vcc-4 Vcc-4 0,5 1,4 2,9 2,9 0,8
Marge de bruit (V)
Etat bas 0,4 0,3 0,2 0,3 0,3 0,3 0,9 0,7 0,7 1,2
Technologie Vitesse Consommation Densité

TTL Grande Grande Petite
ECL Très grande Très grande Petite
NMOS moyenne Grande Très grande
PMOS Petite Grande Grande
CMOS Très petite Très petite Grande
VIII. Complexité et niveau d’intégration
Les circuits intégrés (TTL ou CMOS ou autres) sont souvent désignés selon le nombre de
portes logiques équivalentes intégrées sur la puce (par exemple, en multipliant par 10, on obtient
approximativement le nombre de transistors). On retient habituellement cinq niveaux de complexité
Page: 62
(Tableau ci-dessous).
La famille TTL domine particulièrement les dispositifs SSI et MSI, tandis que la famille
CMOS, domine les dispositifs LSI, VLSI et ULSI. Par exemple, un microprocesseur 68000 (plus de 10
000 portes) est principalement réalisé en CMOS.
COMPLEXITÉ NOMBRE DE PORTES

Intégration à petite échelle (SSI) Moins de 12
Intégration à moyenne échelle (MSI) 12 à 99
Intégration à grande échelle (LSI) 100 à 9999
Intégration à très grande échelle (VLSI) 10 000 à 99 999
Intégration à ultra grande échelle (ULSI) Plus de 1000 000
IX. Les sorties usuelles des portes logiques
Le circuit de sortie est un peu modifié dans les circuits intégrés pour régler les problèmes de
fuite, de sécurités des transistors. Parmi les type de sortie on cite : Totem pole, sortie à trois états ;
collecteur ouvert...
1. Sortie Totem pole
Une sortie totem-pole est un montage push-pull dans lequel les

composants actifs sont des transistors complémentaires, recevant le
même signal en phase.
S'il s'agit de transistors bipolaires, le collecteur de l'un est relié à

l'alimentation, tandis que l'émetteur est relié à la sortie et au collecteur
de l'autre, dont l'émetteur est relié à la masse. Les circuits CMOS
utilisent un couple de transistors à effet de champ complémentaires. Schéma simplifié d’une
sortie Totem pole
2. Collecteur ouvert (ou drain ouvert)
Le montage pour une sortie à collecteur ouvert est donné sur le schéma ci-dessous. La sortie est
prise à partir du collecteur d’un transistor qu’est non connecté (d’où le nom collecteur ouvert). Pour
que ce montage fonctionne il faut ajouter une résistance externe pour relier le collecteur à VCC. Cette
résistance est calculée à partir des courants d’entrée du circuit attaqué et des courants de sorties du
circuit.
 Ce type de sortie est utilisé principalement pour réaliser un «ET cablée» : Contrairement à une
sortie standard totem pole, il est possible de relier plusieurs sorties sans risque de conflit. Le fait
de raccorder les sorties est équivalent à un ET.
Page: 63
 Cette sortie permet de piloter une charge avec une tension supérieure à la tension d'alimentation
du circuit.
Porte NAND avec sortie à collecteur Schéma simplifié d’une

ouvert sortie à collecteur ouvert Symbole d’une sortie à collecteur
ouvert
3. Sortie trois états
Cette sortie possède trois états possibles : haut, bas et haute impédance (tristate). L’état haute
impédance se réalise lorsque les deux transistors en totem sont bloqués tous les deux, la sortie présente
donc un état de haute impédance par rapport à la masse. Ce type de circuit est utilisé pour connecter
simultanément plusieurs circuits sur un même bus, un seul des circuits est connecté à un instant, les
autres sont en haute impédance pour éviter les conflits. C'est le cas dans les microsystèmes avec le bus
de données sur lequel sont raccordés de nombreux circuits (RAM, ROM...)
Symbole d’une porte NON Symbole d’une sortie trois

Schéma de la porte NON à
trois états états
sortie trois états(CMOS)
X. Compatibilité CMOS et TTL
Dans une application donnée on peut avoir recours à différentes familles afin de profiter des
Page: 64
avantages qu’elles offrent. Toutefois, il faut faire attention lors du raccordement des différentes
familles car les niveaux de tensions et de courants ne sont pas les mêmes (non compatibilités). Il est
capital de consulter les fiches techniques des composants pour connaître les paramètres de tensions et
de courants des sorties et des entrées, pour pouvoir concevoir un circuit d’interface pour satisfaire les
besoins en courant et en tension des circuits pilotés
La famille TTL peut être piloté par les nouvelles séries CMOS (VDD=VCC=5V).
Et pour que la TTL pilote un CMOS (VDD=VCC=5V) soit :
 On intercale une porte de la famille HCT

 On utilisé une sortie à collecteur ouvert .La sortie TTL délivre une tension VOH très proche
deVIH(min) de l'entrée CMOS. On peut relever le potentiel de la sortie TTL. La solution la plus
simple consiste à utiliser une résistance de rappel à la source Rp telle que:
Une valeur trop grande de Rp diminuera la fréquence maximale d’utilisation et une valeur trop
petite augmentera la puissance dissipée.
La commande d’une porte

CMOS par une porte TTL
Adaptation TTL-CMOS par un circuit
ne pose pas du problème Adaptation TTL-CMOS par une de la série HCT
d’adaptation résistance de rappel
XI. Boitiers des circuits intégrés
Un boîtier de circuit intégré (ou package) sert à la fois de jonction électrique et d'interface
mécanique entre la puce du circuit intégré et le circuit imprimé. Il est généralement composé de
plastique, céramique ou métal. Certains boîtiers possèdent des fenêtres transparentes permettant
l'effacement par ultraviolet de certaines mémoires (EPROM).
Exemple d’identification des matériaux utilisés pour les boitiers
 C (céramique scellé par du métal)

 G (céramique, scellé par du verre)
 M (métal)
Page: 65
 P (plastique moulé)
 S (silicone)
 T (polymère, généralement ruban polyimide)
Page: 66

ELectronique Numérique

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

ELectronique Numérique

Transféré par

Droits d'auteur :

Formats disponibles

Ecole Supérieure de Technologie

A. Systèmes de numération et codes ........................................................................................ 3

B. Algèbre de Boole et logique combinatoire ......................................................................... 12

C. La logique séquentielle: Les bascules ................................................................................. 24

D. Les compteurs ................................................................................................................... 33

E. Les registres ...................................................................................................................... 46

F. Les familles logiques.......................................................................................................... 50

Exemples des bases

Représentation en puissance (décroissante) de la base

III. Conversion d’un nombre de la base 10 vers une base b

Exemples: convertir les nombres suivants vers la base demandée

20,625(10) = ? (2) 99,025(10) = ? (8) 1020,5(10) = ? (16)

73 (10) = 143 (8) 1020 (10) = 3FC (16)

0,5(10) =0,8 (16)

20,625(10) = 10100,101 (2) 99,025(10) = 143,014631 (8) 1020,5(10) = 3FC,8 (16)

IV. Conversion d’un nombre de la base 2 vers une base 2n

V. Conversion d’un nombre d’une base 2n vers la base 2

VII. Les unités de mesure des données numériques

bit: Binary digit (symbole b ou Bit)

Code ASCII standard

La suite du code ASCII étendu

Algèbre de Boole et logique combinatoire

II. Table de vérité

4. Opérateur Non OU (NOR)

5. Opérateur Non ET (NAND)

6. Opérateur Ou exclusif (XOR)

Opérateurs Expression logique Symbole américain Symbole européen

V. Propriétés de l’algèbre de Boole

Propretés L’opérateur OU L’opérateur ET

 Distributivité de ET par OU:

VI. Formes canoniques

 On appelle minterme de n variables logique un ET logique de ces variables. Avec n variables, on a

a b F . Mintermes correspondant Maxtermes correspondant

 1er forme canonique:

 2ème forme canonique:

Mintermes pour Maxtermes pour

les états où F=1 les états où F=0

Donner le logigramme des fonctions suivantes:

IX. Simplification des fonctions logiques

T.K pour une fonction à 2

Exercice 1: simplifier les expressions suivantes, en utilisant le tableau de Karnaugh:

XI. Les fonctions logiques universelles

Fonction Schéma Expression

2. La fonction NON ET (NAND)

Fonction Schéma Expression

XII. Les étapes de conception d’un système combinatoire

Pour réaliser un système combinatoire on suit les étapes suivantes:

2. Etape 2: Equation logique 1er forme canonique

3. Etape 3: Equation simplifiée Tableau de Karnaugh

La logique séquentielle: Les bascules

La bascule RS possède deux entrées: S «Set» et R «Reset». L’application d’une impulsion à

Table de vérité Table de vérité réduite Tableau de Karnaugh et l’équation

Logigramme avec des portes NAND

Exemple d’application : Dispositif anti-rebond

III. Bascule RS synchrone (ou RSH)

Symbole: Horloge Table de vérité (Horloge

Chronogrammes; Pour Horloge active sur niveau haut

IV. Bascule D statique

Chronogrammes (Horloge active sur niveau haut)

VI. Bascule JK maître-esclave (JK dynamique)

Structure de la bascule maitre-esclave

Active sur front montant Active sur front descendant

Symboles de la bascule JK Maitre-esclave