Electronique analogique LST_IEEA 2022/2023

Contrôle n°2 d’électronique analogique

Le 19 novembre 2022 : Durée 2h00

Exercice 1 : on se propose d’étudier l’amplificateur à transistors bipolaires de la

figure 1 ci-dessous. Les transistors ont un gain en courant β1=β2=β=180. On
suppose IC=βIB et IC=IE. Ce et Cs sont des condensateurs de liaison et CE un
condensateur de découplage. RC=10kΩ ; R3=1.2kΩ ; RE=2.2kΩ;
R2=75kΩ; Ru=22kΩ et VCC=20V.

VCC

RC C2
R1 B2
C1 T2
Ce
T1 E2 Cs
B1 E1 vs(t)
ve(t) R2 R3 CE Ru
RE

Figure 1

1. Etude statique : On impose VBE1=VBE2=0.7V et VCE1=VCE2=VCC/2.

1.1. Donner le schéma du montage pour l’étude statique.
1.2. Calculer le potentiel VE2 de l’émetteur du transistor T2 par rapport à la masse.
Calculer le courant IC2. En déduire le courant IB2.
1.3. Calculer le potentiel VB2 du point B2 par rapport à la masse. En déduire le
courant IRC dans la résistance RC.
1.4. Exprimer le courant IRC en fonction de IC1 et IB2. Calculer IC1. En déduire IB1.
1.5. Calculer le potentiel VE1 du point E1 par rapport à la masse. Calculer en suite
le potentiel VB1 du point B1 par rapport à la masse.
1.6. Calculer le courant I2 dans la résistance R2. En déduire le courant I1 dans R1.
1.7. Calculer alors la valeur de R1.
1.8. Calculer r1=h11 pour le transistor T1 et r2=h11 pour le transistor T2.

2. Etude dynamique moyennes fréquences : Les transistors sont modélisés

par le schéma équivalent utilisant β et r = h11. On posera R0=RE//Ru,
RB=R1//R2 et RL=RC//Re2.
Pour ces fréquences on suppose que les réactances des condensateurs Ce, Cs
et CE sont nulles.
2.1. Donner le schéma équivalent en dynamique du montage complet.
2.2. Donner le schéma équivalent en dynamique du 2ème étage en pointillé sur la
figure 1.
2.3. Calculer le gain en tension A2 de cet étage et sa résistance d’entrée Re2.
2.4. En remplaçant le l’étage 2 par Re2, donner le schéma équivalent en dynamique
du 1er étage.
2.5. Calculer le gain en tension A1 du 1er étage et sa résistance d’entrée Re.
2.6. Le gain du montage complet étant A = A1.A2. Montrer que :
R0 RC
A = −β 2 .
r1 (r2 + RC + βR0 )
2.7. En déduire le gain de l’amplificateur à vide A0.

Université Cadi Ayyad Faculté des Sciences et Techniques Guéliz 1

 Electronique analogique LST_IEEA 2022/2023

2.8. A partir du schéma équivalent donné dans 2.1, tracer le schéma pour calculer la
résistance de sortie Rs (ve=0).
2.9. Calculer Rs.

3. Etude dynamique basses fréquences : On modélise le montage complet par

ses paramètres A0 (gain à vide) et Re (résistance d’entrée). On supposera que
Rs=0 et que seuls le condensateur Cs intervient alors que Ce et CE sont
considérés comme des courts-circuits.
3.1. Donner le schéma du montage pour cette étude.
3.2. Calculer le gain en tension Ab et le mettre sous la forme :
ω
j
ωs
Ab = A0 Donner l’expression de ωs.
ω
1+ j
ωs
3.3. Calculer la fréquence de coupure basse fcb.
3.4. Tracer le diagramme de Bode relatif au gain Ab.

4. Etude dynamique hautes fréquences. On suppose que seul l’effet du

transistor T1 intervient en hautes fréquences (HF). Le schéma équivalent en
HF pour T1 est donné sur la figure 2 avec Cbc=13.6pF. T2 étant toujours
modélisé par le schéma équivalent utilisant β et r2. On remplace donc le 2ème
étage par Re2.
4.1. En remplaçant le l’étage 2 par Re2, donner le schéma équivalent en dynamique
en HF du 1er étage.
4.2. Appliquer le théorème de Miller pour remplacer Cbc par deux
condensateurs Cje en parallèle sur l’entrée et Cjs en parallèle sur la sortie.
Donner les expressions de Cje et Cjs.
4.3. Exprimer le gain en tension du premier étage Ah et le mettre sous la forme :
1
Ah = Ac . Donner les expressions de Ac et ωh.
ω
1+ j
ωh
4.4. Calculer la valeur de la fréquence de coupure haute fch.
4.5. Tracer le diagramme de Bode relatif au gain Ah.

Cbc
B C

Vbe r gmVbe
Cbe

Figure 2

Université Cadi Ayyad Faculté des Sciences et Techniques Guéliz 2