Exercices

Exercices
Exercice 01:

5.9 utilisant un transistor NPN au Si. On donne VCC=10 V, β=100,

On considère le montage amplificateur de la figure
Rg = 50 Ω, RU = RC. On pose RB = R1 // R2. Les condensateurs utilisés ont des impédances nulles aux fréquences de
travail.

1.1. On désire polariser ce transistor de sorte que :

VCE0 = 5 V, IC0 = 1 mA, VBE0 = 0.7 V et que RC = 4RE et Ip = 10 IB.

Calculer les valeurs de RC, RE, R1 et R2.

1.2. En régime variable le transistor est caractérisé par ses paramètres hybrides :
h11 = 1 kΩ, h12 = 0, h21 = 100 et h22 = 0.

1.2.1. Donner le schéma équivalent en BF et petits signaux de cet amplificateur.

1.2.2. Calculer le gain en tension Av = vs/ve.
1.2.3. Calculer le gain en tension Avc= vs/eg.
1.2.4. Calculer le gain en courant Ai = is/ie.
1.2.5. Calculer les impédances d’entrée Ze et de sortie Zs.

vS

Figure 5.9

Exercice 0 2 :

Le transistor NPN, utilisé dans le montage de la figure5.10, est défini par ses paramètres hybrides:

h11e = 1 kΩ, h12e =0, h21e = 100 et h22e = 10­4 Ω­1

1. Définir quel type de montage du transistor.

2. Donner le schéma équivalent du montage
3. Calculer le gain en tension Av, le gain en courant Ai et les impédances d’entrée Ze et de sortie Zs de cet étage
amplificateur.
Exercices

vS

Figure5.10

Exercice 0 3 :

Les deux transistors T1 et T2 utilisés dans le montage de la figure5.11 sont identiques et caractérisés par les paramètres
suivants : β = h21e = 100 et h11e = 1 kΩ, h12e= 0 et h22e = 10­4Ω­1.

Le point de fonctionnement de chaqu

e transistor est défini: VCE = 3V, IC = 2mA, IB = 20µA et VBE = 0.2V.

Pour des raisons de stabilité thermique en utilise la résistance RE = 2 kΩ et R1 = 21 kΩ.

1. Déterminer R2, R3 et RC2 .

2. Donner le schéma équivalent du montage. En déduire le type de montage de chaque transistor.
3. Calculer le gain en tension (BF) Av et les impédances d’entrée Ze et de sortie Zs.

vS

Figure 5.11
Exercices

Exercice 0 4 :

On considère le montage de la figure5.12 dans lequel on associe deux transistors T et T’ (montage Darlington). Les
deux transistors sont définis par leurs paramètres hybrides ­EC.

Pour le transistor T : h11 = 100 kΩ, h21 = 150, h12= 0 et h22 = 0.

Pour le transistor T’ : h’11= 5.7 kΩ, h’21 = 100, h’12 =0 et h’22 = 0.

1. Etude statique :
Le point de repos du transistor T est défini par:

VCE0 = 7.5 V, IC0 = 75 mA, VBE0 =0.7 V et IC = 150 IB. On donne VCC = 15 V

Calculer les résistances R1, R2 et RE. On admet que IC = 100 I’B et I’p = 10 I’B. On négligera V’BE.

2. Etude dynamique :
Le montage est utilisé en régime alternatif sinusoïdal. Aux fréquences d’étude, les condensateurs possèdent des

impédances nulles.

2.1. Donner le schéma équivalent de l’étage.

v = vs/ve
2.2. Calculer l’amplification en tension A
2.3. Calculer son impédance d’entrée Ze.

vS

Figure 5.12
Corrigés des Exercices

Correction des Exercices

Exercice 0 1 :
1.1. partie statique : C1, C2 et C3 sont équivalents à des interrupteurs ouverts
Le point de fonctionnement est défini par :

VCE0 = 5 V, IC0 = 1 mA, VBE0 = 0.7 V et IB0 = IC0 /  = 10 µA

RC = 4 RE et IP = 10 IB

* VCC = RC IC + VCE + RE (IC + IB)→ VCC = RC (1 + 0.25*(1 + 1/b) IC + VCE

D’où : RC 
VCC  VCE 
  
1  0.25  1  1  IC
  
>> 1
4 VCC  VCE  1 VCC  VCE 
RC  et RE 
5 IC 5 IC

  VBE  1  
* R 2 IP = VBE + RE (IC + IB)→ R2    1  R E 
10  IC    

>> 1

  VBE 
R2    R E 

10  I C 

 V R 
* VCC = R1 (IP + IB) + R2 IP→ R1     CC  2 
 11  I C 10 
AN:

RC = 4 k, RE = 1 k, R1 = 75 k et R2 = 17 k

1.2. Partie dynamique: C1, C2 et C3 sont équivalents à des interrupteurs fermés

1.2.1. Schéma équivalent :

ie iB
ic is

Ve RL
Vs

1.2.2. Gain en tension Av = vs/ve

ve = (R1//R2//h11) ie = h11ib
vs h R // R L
vs = ­ h21 (RC//RL) ib→ AV    21 C
ve h11
v s v e vs R 1 // R 2 // h11 h 21R C // R L
1.2.3. A VC    
eg e g v e rg  R1 // R 2 // h11 h11

69
Corrigés des Exercices

1.2.4. Gain en courant Ai = is/ie

h11 
ie  ib 
R1 // R 2 // h11
 h 21R C R // R 2 // h11
  Ai   1
 RC  RL h11
vs R h R
i s  h 21i b   h 21i b  L i s  is  21 C i b 
RC RC R C  R L 

1.2.5. Impédance d’entrée Ze = ve/ie et impédance de sortie Zs = vs/is (eg=0)

Ze = R1//R2//h11
Zs = RC (sans la charge)

Exercice 02:

1. Le transistor est monté en Base Commune

2. Schéma équivalent (le transistor est caractérisé par ses paramètres hybrides Emetteur Commun)

ie ic is
Vs
iB RL
Ve V

3. Gain en tensionAv = vs/ve

ve = ­ h11ib
vs = ­ RL is
is = vs/RC + h21ib + (vs – ve) h22

vs  h 21  RL
Av     h 22 
ve  h11 R
 1 L  R Lh 22
RC

* Gain en courant Ai = is/ie

v e   h11i b  R E // h11 i e  h 21i b  v s  v e h 22  (1)

RL  R 
is   is  h 21i b  v s  v e h 22  1  L  h 22 R L i s  h 21  h11h 22 i b
 R  (2)
RC  C 
On remplace ib de (2) dans (1), on obtient une relation entre les courants ie et is, on en déduit ainsi le gain en courant Ai

* Impédance d’entrée Ze = ve/ie

Corrigés des Exercices

RL
1  h 22 R L
v v i i RC
Ze  e  e  b  s  h11   Ai
ie i b is ie h 21  h11h 22

* Impédance de sortie Zs = vs/is (eg = 0) (rg négligeable donc ve = eg)

Zs = RC//h22­1

Exercice 03 :

1. Partie statique

IB1 et IB2 sont négligeables devant les courants IC1 et IC2

VBE1  R E IC1
R1I  VBE1  R E IC1  I
R1
VBE 2  VCE1  VBE1
R 2 I  IB1   VBE 2  VCE1  VBE1  R2 
I  IB1

VCC  R 3 I  I B1  IB2   R 2 I  IB1   R1I

VCC  R C 2 IC 2  VCE 2  VCE1  R E IC1

VCC  VCE 2  VCE1  R E IC1

R C2 
IC 2
VCC  R 2 I  IB1   R1I
R3 
I  IB1  I B2

2. Partie dynamique

* Schéma équivalent
T1 et T2 sont montés respectivement en EC et en BC

* Gain en tension Av = vs/ve

ve  R1 // R 2 // h11 i e  h11i b1

vs
  h 21i b 2  vs  h11i b 2 h 22
RC2
1
 h11i b 2  h 22 1  h 21 i b2  vs  h11ib 2 h 22  h 21ib1 

i b1 1 h h h h  h 22 h11
 1  2 11 22  22 21
ib2 h 21 h 21 h 21 h 22  1
R C2

1  
vs 1  i b1  vs 1  h 21  h 22 h11  1
Av   
     

ve h11  i b 2  i b 2 h11  h 22  1 1 h h h h  h 22 h11
 R C 2  1   2 11 22  22 21
h 21 h 21 h 21 h 22  1
R C2
Corrigés des Exercices

* Impédance d’entrée

Ze = R1//R2//h11

* Impédance de sortie

Zs = vs/is (ve=0)

1 1 1
  h 22  Zs  R C 2 // h 22
Zs R C 2

Exercice 0 4 :

1. Etude statique

VCC  VCE  R E IC (IB  IC )

VCC  VCE 0
RE 
IC0

I'C  IB I'B  I'C

'
VCE  VCE ­ VBE IC  150 IB
I'C  100 I'B
VCC  11R1  10 R 2 I'B
10 R 2 I'B  VBE  R E IC  VBE
' '
VBE négligeable

VBE  R E IC VCC  VBE  R E IC

R2  R1 
10 I'B 11 I'B

2. Etude dynamique
2.1. Schéma équivalent
Corrigés des Exercices

1
2.2. Gain en tension : Av  ' '
h11 1 h11h 21
1 
h 21  R E // R L R E // R L h 21

2.3. Impédance d’entrée

h 21h '21
Ze  R1 // R 2  
A v  h 21h '21