Master IST –M1 UE 432 Université Paris Sud

Polycopié de TP

UE 432
Electronique pour la
transmission de l’information

2016-2017 1
Master IST –M1 UE432 Université Paris Sud

Avertissement
A lire avant chaque séance de TP

Les sujets de travaux pratiques comportent des

questions qui doivent être préparées impérativement par
tous les étudiants avant le début de la séance de travaux
pratiques. Une seule préparation doit être rédigée par
binôme, préparation qui sera présentée en début de séance
et jointe au compte-rendu. Le compte-rendu de
manipulation est rédigé au cours de la séance de TP et il
doit présenter tous les résultats de manipulations
commentés et justifiés en accord avec la préparation. Il
cherche également à tirer des conclusions de la séance.

Le compte-rendu est remis à la fin de la séance. Les

modalités de notation sont les suivantes : une note de
préparation sur 5, une note de participation sur 5 et une
note de compte-rendu sur 10. Les binômes seront formés
lors de la première séance et pour l’ensemble des séances
de travaux pratiques de l’UE.

2016-2017 1
M1-IST TP UE 432 -1- Université Paris XI

.TP n°1 : Modulation d'amplitude, modulation de fréquence,

démodulation et analyse spectrale

1. Introduction :

La modulation d'amplitude permet de transmettre des informations (paroles, données numériques)

sous formes de variations d'amplitude d'une tension alternative de fréquence constante, dite
fréquence porteuse. L'information modulante constitue ainsi l'enveloppe de la porteuse. La
transmission ne sera fidèle que si la fréquence porteuse est grande devant la fréquence la plus élevée
qu'on risque de rencontrer dans le signal modulant. Ce procédé permet d'acheminer, sur un même
vecteur, plusieurs canaux d'information, pourvu qu'on dote les divers canaux de fréquences
porteuses suffisamment différentes pour qu'une sélection soit possible à la réception. Le vecteur
peut être un fil conducteur (téléphonie à courant porteurs) ou l'espace (radiodiffusion, télévision,
lignes hertziennes). La modulation d'amplitude est utilisée sur toutes les bandes radio-TV à
l'exception de celle de 88 à 105 MHz (modulation de fréquence). Les applications professionnelles
font également appel à la modulation de phase, aux modulations par largeur, densité, position de
phase ou codage d'impulsions, et à des formes particulières ou combinées, telles que la modulation
delta, les modulations sans porteuse, à bande latérale unique ou à quadrature.

2. Travail préparatoire:

2.1. La paire différentielle

VCC
RC1 RC2

S1 S2 La figure 1 représente

T1 T2 une paire différentielle dans

RB laquelle T1 et T2 sont deux

e1 RB e2
REE transistors bipolaires NPN.

-VEE

Fig. 1 : Paire différentielle avec résistance REE à l'émetteur commun.

2016-2017 1
M1-IST TP UE 432 -1- Université Paris XI

Montrer que les tensions que l'on recueille à chacune des sorties S1 et S2 peuvent s'exprimer
e1 + e 2
sous la forme : S1,2 = Gd (e1 - e2) + Gc + S0
2
où S0 est la valeur de repos (e1 = e2 = 0) de la tension de sortie (tension d'offset due à des différence
entre T1 et T2 ou entre des résistances de charge), Gd est le gain en mode différentiel et Gc est le
gain en mode commun. On a RC1 ≈ RC2 et on considérera les transistors T1 et T2 appariés.

Expliciter Gd et Gc en fonction des paramètres des transistors que l'on supposera identiques. Le
Gd
rapport (en dB) est appelé taux de réjection du mode commun (CMRR). Si on suppose que le
Gc
schéma équivalent petit signal d’un BJT Si peut se ramener à celui de la Figure 2.

Base Collecteur
où β est le gain en courant et
R π β ⋅ iB Rπ la résistance d’entrée (pour
mémoire Rπ = β g m avec gm la
Emetteur transconductance - g m = I C VT et
Fig. 2: Schéma équivalent petit signal d’un transistor bipolaire à homo- VT = k BT q -)
jonction.

VCC
RC1 RC2

S1 S2

T1 T2

e1 RB RB e2

IEE
RC3

Vi2 T3 T4
-VEE
Fig. 3 : Paire différentielle avec miroir de courant à l'émetteur commun.

2016-2017 2
M1-IST TP UE 432 -1- Université Paris XI

Si on remplace la résistance RE et la source de tension -VEE par le montage de la figure 3,

montrer que l'on peut alors obtenir en sortie un signal proportionnel au produit Vi2 × (e2-e1).

2.2. La modulation d'amplitude

Rappeler brièvement le principe de la modulation d'amplitude avec porteuse à l'aide d'un schéma
simplifié. A quoi peut servir le montage de la figure 3 dans ce schéma ? Qu'appelle-t-on taux de
modulation ?

2.3. Circuit multiplieur et modulation

Pour la partie manipulation, vous utiliserez tant pour la modulation que la démodulation
synchrone un circuit multiplieur AD633 câblé suivant le montage indiqué ci-dessous à la figure 3.

+15 V
C0
x1
1 - 8
+
C R -
+
x2
w
e1(t) 2 7
R 1/10 V π Σ R1
y1
z
e2(t) 3 6 R2 u
C +
y2 -
4 5
AD633
C0

-15 V

Fig. 4 : Multiplieur AD633 et son schéma de câblage.

Sur ce schéma, on prend R = 22 kΩ, C = 100 nF et C0 = 100 nF également. Expliquer d'une part
l'intérêt des cellules RC sur les entrées du circuit et d'autre part la raison de la présence des
condensateurs C0 au niveau de l'alimentation du circuit.
Démontrer que l'on a en sortie du circuit :

e1 × e 2 R 1 + R 2
w=− +u
E0 R1

où E0 = 10 V. On a R1 = 620 Ω et R2 = 5,6 kΩ. Quel est l'intérêt de placer ces résistances R1 et R2

en sortie du montage ?

2016-2017 3
M1-IST TP UE 432 -1- Université Paris XI

Comment utiliser le montage de la figure 3 pour réaliser une modulation d'amplitude avec ou
sans porteuse ?

2.4. La démodulation par détection d'enveloppe

Afin de restituer l'information Udm lors de la réception d'une émission modulée en amplitude
(signal Sm), on peut utiliser le schéma de la figure 5. Expliquer son fonctionnement. Comment
doit-on choisir les valeurs de R et de C ? Ce montage permet-il de démoduler un signal modulé en
amplitude sans porteuse, ou avec porteuse quel que soit l'indice de modulation ?

s(t) R C u(t)

Fig. 5 : Circuit de démodulation d'amplitude

2.5. La démodulation synchrone

Afin de pallier les limitations de la détection d'enveloppe, on utilise la démodulation synchrone

(cf. figure 6) : le signal modulé sm(t) est multiplié par la porteuse pr(t), éventuellement régénérée si
besoin est, et la sortie u(t) du multiplieur est injectée dans un filtre passe-bas afin de ne conserver
que le signal modulant initial.

sm(t) u(t)
d(t)
pr(t)

Fig. 6 : Démodulation synchrone

Pour sm(t) = S cos(ωmt).cos(Ωt) et pr(t) = P cos(Ωt), avec ωm << Ω, calculer u(t) (on notera k, en
V-1, le coefficient multiplicatif du multiplieur). Comment doit-on choisir la fréquence de coupure du
filtre passe-bas utilisé pour obtenir en d(t) un signal proportionnel à la modulante
m(t) = M cos(ωmt) ?

La porteuse n'est pas toujours directement disponible à la démodulation. Elle doit alors être
régénérée localement. Calculer u(t) et d(t) pour dans les mêmes conditions que précédemment à
l'exception de pr(t) : considérer pr1(t) = P cos(Ωt + ϕ) puis pr2(t) = P cos(Ωt + ∆Ωt) (la porteuse est

2016-2017 4
M1-IST TP UE 432 -1- Université Paris XI

supposée régénérée avec une erreur de phase ou de fréquence). Quel problème se pose lorsque ϕ ou
∆Ω varient aléatoirement ? Comment éviter ce problème ?

3. Manipulation

Les documentations des générateurs numériques, des oscilloscopes numériques ainsi que des
modules FFT sont disponibles en salle de TP du Bâtiment 220, en aucun cas ces documents ne
doivent quitter cette salle.

3.1. Modulation d'amplitude et modulation de fréquence : analyse spectrale

Vous disposez de trois maquettes pour ce TP, ceci pour éviter de perdre du temps à câbler les
circuits. Sur la première maquette vous disposez d’un circuit de modulation d’amplitude et d’un
circuit de démodulation par détection crête. Cette maquette n°1 sert pour la modulation d’amplitude
avec ou sans porteuse. Sur la maquette n°2 (la plus grande) se trouve un circuit de récupération de
porteuse. Enfin la dernière maquette contient un circuit de démodulation synchrone suivi d’un filtre
passe bas.

a. Prise en main de l'oscilloscope et de son module FFT

Générer par exemple un signal sinusoïdal de fréquence f = 100 kHz. Observer le spectre
correspondant sur un oscilloscope numérique muni d'un module FFT (HP56400A(B) ou Tektronix
TDS210). Faire de même avec des signaux rectangulaires (faire varier le rapport de cycle). Pour
chacun des types de signaux, faire varier le moyennage sur l'oscilloscope, ainsi que le type de
"fenêtrage".

b. Spectre d'un signal modulé en amplitude

A l'aide de la maquette n°1, réaliser une modulation d'amplitude avec porteuse (signal sinusoïdal
de fréquence Fp = 100 kHz, le signal modulant étant une sinusoïde de fréquence FM = 10 kHz).
Observer le spectre de ce signal, faire varier lentement la fréquence du signal modulant puis celle
de la porteuse ; enfin, faire varier les amplitudes des deux signaux.

c. Repliement de spectre

Si la base de temps est inadaptée à l’observation du signal on peut voir apparaître des raies
virtuelles, on parle alors de "repliement de spectre". Observer ce phénomène et expliquer le en vous
appuyant sur le théorème de Shannon concernant l’échantillonnage.

2016-2017 5
M1-IST TP UE 432 -1- Université Paris XI

d. Spectre d'un signal modulé en fréquence

Réaliser une modulation de fréquence en injectant le signal BF (exemple : sinusoïde de 5 kHz)

sur l'entrée "modulation de fréquence" du générateur 4432 dont la sortie délivrerait en absence de
modulation un signal sinusoïdal de fréquence Fp = 100 kHz. Ou bien, utiliser les fonctions ad hoc
du générateur HP 33120A si vous disposez de ce générateur (bât. 220).
Observer les spectres lorsque l'indice de modulation est faible. Faire varier la fréquence du signal
modulant puis augmenter lentement l’indice de modulation. Expliquer à l'aide de graphes ce qui est
observé.

3.2. Circuits de modulation d'amplitude et circuits de démodulation

a. Modulation d'amplitude avec porteuse

A l'aide de la maquette n°1, réaliser une modulation d'amplitude avec porteuse (signal sinusoïdal
de fréquence Fp = 100 kHz, le signal modulant étant une sinusoïde de fréquence FM = 2 kHz.
Notons UH et UB les amplitudes de la porteuse et du signal modulant.

 Observer sur l'oscilloscope numérique le signal obtenu dans le domaine temps et dans
celui des fréquences.
 Comment mesurer le taux de modulation m (faire un dessin) ?
 Que se passe-t-il quand on cherche à dépasser m = 1 ? Quand on rend voisines FM et FP ?
 Tracer la courbe représentant la variation de m en fonction de UB. Commenter.

b. Détection crête

Toujours sur la maquette n°1 et en vous référant à la figure 5, réaliser un circuit de

démodulation.

 Quel doit être l'ordre de grandeur de la constante RC pour que la démodulation soit
efficace ?
 Etudier l'effet de R et de C sur le signal démodulé, faire les dessins du signal démodulé
pour différentes valeurs du produit RC. Expliquer.
 Si le taux de modulation devient proche de 1, que se passe-t-il ? Expliquer ce résultat.

c. Modulation d'amplitude sans porteuse

A l'aide de la maquette n°1, réaliser un circuit de modulation d'amplitude sans porteuse. Utiliser
les mêmes signaux que pour le premier type de modulation.

 Observer sur l'oscilloscope numérique le signal obtenu en sortie.

2016-2017 6
M1-IST TP UE 432 -1- Université Paris XI

 Modifier les amplitudes des deux tensions alternatives, observer et décrire l'effet.
 Que se passe-t-il quand on modifie FM ?

d. Démodulation synchrone

A l'aide de la maquette n°2, dont le schéma bloc symbolique est donné en figure 7, analyser les
différentes étapes de la reconstitution de la porteuse du signal modulé en amplitude sans porteuse
qui provient de la maquette n°1. Observer les signaux à la sortie :

 du multiplieur analogique (circuit AD633),

 du filtre passe-bande (cellule de Rauch basée sur un amplificateur opérationnel AD817),
 du comparateur à zéro (circuit LM311),
 de la PLL (HEF4046).

Comparateur
PLL
à zéro

Fig. 7 : Schéma symbolique du circuit de récupération de porteuse.

Expliquer succinctement le fonctionnement de ce circuit en précisant le rôle de chacun des blocs

utilisés.
Attaquer l’entrée de la maquette n°3 à l’aide du signal sortant de la PLL.

 Observer sur l'oscilloscope numérique le signal obtenu en sortie du multiplieur

analogique, puis du filtre passe bas.
 Observer les spectres de ces signaux.
 A titre de comparaison, remplacer le signal provenant de la PLL par celui venant
directement du générateur.

2016-2017 7
M1 UE 432 Université Paris Sud

TP 2 : FILTRES ACTIFS
Automatisation des mesures par LABVIEW

1. Généralités

Nous souhaitons comparer l’allure du diagramme de Bode de deux filtres actifs passe-bas. L’un
de type Tchebycheff et l’autre de type Butterworth.
Dans la pratique, pour le choix et la réalisation d’un filtre (actif ou passif), on suit la procédure
suivante :
1. Définition du gabarit (module ou argument, type de filtre : passe-bas, passe-bande, ...).
2. Fonction d’approximation (Butterworth, Tchebycheff, Bessel, ..., explicitation de T(p)).
3. Structure de réalisation (actif, passif, échantillonné), faisabilité.
4. Synthèse des éléments sur une structure (exemple : pour les filtres actifs, structures de Rauch ou
de Sallen-Key, ...).
5. Analyse des performances.
La préparation du TP permettra d'aborder les points 1, 2 et 4, le dernier point (5) étant la
manipulation mettant en œuvre le logiciel LabVIEW.
Les principales caractéristiques des deux familles de filtres étudiées au cours de ce TP sont :
Butterworth
 Réponse la plus plate dans la bande passante.
 Coupure assez médiocre.
 Temps de propagation de groupe relativement constant dans la bande passante.
 Transitoires réguliers, dépassement moyen.
L'équation caractéristique d’un filtre de Butterworth d'ordre n est :

2 1 ω
Tn ( x ) = 2 n
avec x = .
1+ x ωC
2
Pour obtenir un filtre passe-bas H(p) d'ordre n, on décompose en éléments simples Tn(x) et
on ne conserve que les éléments à pôles à partie réelle négative.
Tchebycheff
 Ondulations dans la bande passante.

2016-2017 1
M1 UE 432 Université Paris Sud

 Coupure très raide.

 Très mauvaise linéarité de phase dans la bande passante.
 Transitoires très agités.
L'équation caractéristique d’un filtre de Tchebycheff est :

2 1
Tn ( x ) =
1 + (ε C n ( x ) )2

où :

 le paramètre ε est donné par :

γ
ε= 10 10 −1

où γ est l’ondulation en dB,

 les polynômes de Tchebycheff sont donnés pour n ≥ 2 par la relation de récurrence :

C n (x ) = 2x C n −1 (x ) − C n −2 (x )

et pour n = 0 et 1 par C 0 (x ) = 1 et C1 (x ) = x ,

ω ωH
 enfin x = avec ωC = .
ωC 1 1
ch ch −1
n ε
La détermination de l'ordre d'un tel filtre, ainsi que celle des coefficients de sa fonction de
transfert prend ainsi une forme mathématique plus complexe que dans le cas des filtres de
Butterworth. C'est pourquoi on utilise fréquemment des abaques ou tables, comme celles figurant en
annexe de ce texte de TP.

2. Préparation

Nous souhaitons comparer dans ce TP les diagrammes de Bode de deux filtres actifs passe-bas,
déduits de deux fonctions d'approximation différentes, mais répondant à un même cahier des
charges (ici un gabarit) :

 l’un de type Butterworth, qui doit présenter une atténuation maximale dans la bande passante
ωP
de 3 dB, une fréquence de coupure f P = de 50 kHz, et une fréquence du bord de bande
2π
atténuée fa de 225 kHz, avec une atténuation minimale de 20 dB au-delà de cette fréquence.

2016-2017 2
M1 UE 432 Université Paris Sud

 l'autre de type Tchebycheff, qui doit présenter une atténuation maximale dans la bande
ωP
passante de Amax = 1 dB, une fréquence de coupure f P = de 50 kHz, et une fréquence du
2π
bord de bande atténuée fa de 225 kHz, avec une atténuation minimale de Amin = 20 dB au-
delà de cette fréquence.
1. Déterminer l'ordre du filtre de Butterworth, ainsi que sa fonction de transfert en p. Vous
expliciterez la méthode utilisée, après avoir effectué un tracé du gabarit.

2. A l'aide de l'abaque et de la table fournie en annexe, déterminer l'ordre du filtre de Tchebycheff

répondant au gabarit imposé, ainsi que les coefficients de sa fonction de transfert.

Dans les deux cas de figure, nous chercherons à réaliser à l’aide de la structure de Sallen-Key les
fonction de transfert H(p). Le schéma ci-dessous représente la structure générale de type Sallen et
Key :

Z2

e(t) Z1 Z4 +

s(t)
Z3 Z5 -

Z7

Z6

Dans le cas précis du filtre passe-bas du deuxième ordre, le schéma devient :

2016-2017 3
M1 UE 432 Université Paris Sud

C2

e(t) R1 R3 +

s(t)
R2 C1 -

R4

R5

3. Démontrer que la fonction de transfert s'écrit alors sous la forme suivante :

Kω 02
T ( p) = ,
p 2 + 2mω o p + ω 02

R 3 R 4C 2
1+ −
R1R 2 R2 R R eq R 5 C1 R1 + R 2
avec R eq = , K= 1+ 4 , m = et ω02 = .
R1 + R 2 R1 + R 2 R5 R 3C 2 R 1R 2 R 3 C1C 2
2
R eq C1
Pour simplifier, nous prendrons : C1 = C2 = C = 4,7 nF et R1 = R2 = R3 = R5 = R.

4. Calculer les valeurs des résistances R et R4 pour chacun des deux filtres actifs "passe-bas"
utilisant la structure de Sallen et Key.

3. Introduction à LabVIEW
Le logiciel LabVIEW met en œuvre un langage de programmation graphique (G) qui permet de
réaliser très vite des programmes sans écrire une seule ligne d'instruction classique.

3.1. Structure d'un programme labVIEW

Un programme est appelé "Virtual Instrument" (VI) car il aura, à l'écran, l'aspect d'un instrument
composé :

 d'une face avant ("front panel") où seront dessinés des objets de contrôle ou d'affichage,
 d'un diagramme ("diagram") composé d'icônes figurant des fonctions qui peuvent être très
simples à très complexes et des liaisons entre les icônes correspondant à des chemins de
données.
Les icônes peuvent être assimilés à des fonctions d'une bibliothèque d'un langage traditionnel.

2016-2017 4
M1 UE 432 Université Paris Sud

Une différence fondamentale entre la programmation graphique et la programmation classique

tient au fait que, dans cette méthode, si une fonction possède des données disponibles sur ces
entrées, elle est exécutée quasi-indépendamment des autres fonctions présentes dans le diagramme.
Il n'y a donc pas de déroulement séquentiel apparent des "instructions" (où plutôt des fonctions). Si
on le souhaite, il est cependant possible de forcer un certain ordre dans le déroulement des
différentes actions.

3.2. Développement d'une application

Deux modes sont disponibles : le mode édition et le mode exécution.

a. Mode édition (Edit Mode)

Dans le mode édition, différents outils permettent de positionner, soit sur le diagramme, soit sur
la face avant, un grand nombre de fonctions et d'objets. Il permet de les déplacer, de les connecter
(création de liens) et bien sûr une aide en ligne facilite l'apprentissage de cette programmation
graphique.
L'interaction entre la face avant et le diagramme sont gérés par le logiciel. Le positionnement
d'un nouvel objet sur la face avant (afficheur, table XY, barographe, interrupteur, potentiomètre)
entraîne l'apparition sur le diagramme d'une icône qu'il faudra connecter aux fonctions présentes sur
celui-ci.
b. Mode exécution (Run Mode)

Il regroupe la compilation, l'édition de liens et l'exécution en une seule commande (RUN) mais il
offre également une palette d'outils de mise au point très intéressants qui permettent notamment
d'exécuter le VI en pas à pas et en montrant le déplacement des données au cours de l'exécution.

3.3. Interfaçage avec les instruments externes

L'échange de données avec l'environnement ou bien le contrôle d'un procédé plus ou moins
complexe, suppose l'interfaçage de l'ordinateur qui peut être réalisé de différentes manières : soit
par l'intermédiaire de ports d'entrée/sortie simples repérés par des adresses, soit par les interfaces
séries (COM1, COM2), soit par des interfaces spécialisées comme celles qui permettent de gérer un
bus d'instrumentation IEEE 488 (GPIB). Dans tous les cas, LabVIEW assure le pilotage de ces
interfaces. Des "drivers" (ou pilotes) sont disponibles dans la bibliothèque de fonctions.

2016-2017 5
M1 UE 432 Université Paris Sud

4. Manipulations

On utilise un générateur BF HP33120A fonctionnant dans la bande 1 Hz - 15 MHz et un

oscilloscope numérique HP54600A ou B fonctionnant jusqu’à 100 Mhz (avec un taux de
répétition), tous deux programmables par bus GPIB.

4.1. Commande des instruments

Afin d'apprendre l'utilisation des deux modes, on écrira, pour commencer, deux VI. (cf. figures
de la page suivante). Le premier permettra de choisir un signal sinusoïdal en sortie du générateur :
(amplitude : 2 V, fréquence 20 kHz, sinusoïde). Le second sera dédié à la mesure des données
représentative d’un signal à l’aide de l’oscilloscope HP54600X (Vp-p, Vmax, Vmin, Frequence,...)

4.2. Analyses des Filtres :

Deux VI ont été réalisés afin de tracer le diagramme de Bode en module. Après un examen des
deux "pages" associées à ces VI, vous réaliserez la caractérisation de chacun de vos deux filtres
séparément, puis en les cascadant.

Diagramme du pilotage du générateur de fonction (adr. 10) par GPIB

2016-2017 6
M1 UE 432 Université Paris Sud

Séquences d’acquisition sur l’oscilloscope 54600X (adr.7)

5. Annexe : Aide à la détermination des filtres de Tchebycheff

Utilisation : tracer la droite entre Amax et Amin, la prolonger jusqu'à l'axe des ordonnées de l'abaque
pour obtenir l'ordonnée y0, puis chercher l'intersection entre la droite verticale passant par l'abscisse

2016-2017 7
M1 UE 432 Université Paris Sud

1/k0 = fa/fp et la droite horizontale passant par y0. L'ordre n minimal nécessaire correspond à la
première caractéristique d'ordre n située au-dessus de l'intersection.

Ordre m Inverse de la fonction de transfert

2 0,4978 (0,9070 x2 + 0,9956 x + 1)

0,2485 (1,0058 x2 + 0,4970 x + 1)

3
2,0235 (2,023 x + 1)

0,1414 (1,0136 x2 + 0,2828 x + 1)

4
1,2056 (3,5791 x + 1)

Filtres prototypes passe-bas de Tchebycheff obtenus pour une ondulation de 1 dB, cas des ordres 2, 3 et 4.

2016-2017 8
Master 1 IST UE 432 Université Paris Sud

TP 3 : Fonctionnement d'une boucle à verrouillage de phase :

PLL HEF4046BP

Principes

Dans les circuits pour les systèmes de télécommunications ou dans de nombreux appareils de
mesures, on rencontre des oscillateurs dont la phase est contrôlée par le biais d’un asservissement :
on parle alors de boucle d’asservissement de phase, repérée par le sigle PLL (Phase Locked Loop).
Il y a quelques années, les PLL étaient des systèmes trop complexes et trop chers pour être utilisées
dans les applications grand public. Mais l’avènement de circuits monolithiques intégrés a fait chuter
significativement les prix. Ce faible prix les a imposées dans tous les systèmes de démodulation de
signaux FM, de démodulation stéréo ou de synthèse de fréquence très prisée par la téléphonie
portable.
Dans le cas le plus simple, l’oscillateur délivre un signal quasi sinusoïdal e2(t) d’amplitude E2
constante, dont la phase instantanée φS(t) est asservie à suivre celle, notée φe (t) d’un signal de
commande e1(t). Le schéma fonctionnel d’un tel dispositif comprend outre l’oscillateur commandé
en tension (VCO : Voltage Controlled Oscillator) un comparateur de phase et un filtre passe bas.

e1 = E1 cos(ωet) Comparateur VD Vm
VCO
de phase

e2 = E2 cos(ωSt - ∆φ)

Fig. 1 : Schéma d’une PLL.

Nous appelons φS la phase instantanée du signal e2 : φS(t) = ωSt + ∆φ. Notons que la fréquence
instantanée FS(t) de ce signal vaut :

1 dφ S (t )
FS ( t ) = ⋅
2π dt
Nous allons décrire plus précisément les deux éléments importants de la boucle à verrouillage de
phase : le comparateur de phase et le VCO.

2016-2017 1
Master 1 IST UE 432 Université Paris Sud

Le comparateur de phase

Il existe une grande variété de comparateurs de phase. La PLL étudiée dans le cadre de ce TP
(HEF4046) en comprend elle-même deux. Au cours des manipulations nous utiliserons
principalement le comparateur de type I constitué par un "OU exclusif"(porte XOR), avec en
entrées des signaux e1 et e2 "carrés". Cependant pour la démodulation, on pourra utiliser également
le comparateur de phase de type II que nous évoquerons durant la séance de TP.

e1
VD

e2

Fig. 2 : Le comparateur de phase de type I.

VDD
e1

VDD
∆φ
e2

VDD

VD

0 π 2π

Fig. 3 : Signaux en entrée et en sortie du comparateur de phase.

Vm

VDD

VDD/2

∆φ
0 π/2 π 2π

Fig. 4 : Tension moyenne à la sortie du filtre passe-bas.

2016-2017 2
Master 1 IST UE 432 Université Paris Sud

Si on suppose qu’il y a verrouillage, les tensions e1 et e2 sont de même fréquence et sont

déphasées de ∆φ. Un filtre passe bas est inséré entre le comparateur de phase et le VCO afin de
fournir une tension continue représentative du déphasage ∆φ (cf. 1ère question de la préparation).

La figure 4 représente la tension de sortie de la porte XOR suivie du filtre passe bas en fonction
de ∆φ. On pourra noter que lorsque la PLL est verrouillée la différence de phase entre e1 et e2 n’est
pas nulle.
On définit la constante KD du comparateur de phase comme étant la pente positive de la
caractéristique de la figure 4.
Il est à noter enfin que le comparateur de type II réagit aux fronts des signaux logiques placés à
son entrée, et non pas à leurs niveaux comme c'est le cas pour le comparateur de type I.

VDD

I1

Vm

I2

VA VB
R1 R2

R S
Bascule RS

Q Q

Fig. 5 : Schéma interne du VCO. Tous les transistors sont des transistors à effet de champ MOS à inversion. Les
transistors avec un cercle sur la grille sont des MOS à canal P, les autres des MOS à canal N.

Le VCO

Il y a également une grande variété de VCO, la figure 5 fournit un exemple de VCO. (cf.
question 2 de la préparation). La figure 6 représente la variation de la fréquence du signal FS de
sortie du VCO en fonction de la tension de commande. Cette caractéristique montre que FS varie de
Fm à FM lorsque Vm varie de 0 à VDD (tension d’alimentation de la PLL). On peut régler la

2016-2017 3
Master 1 IST UE 432 Université Paris Sud

fréquence Fm en insérant une résistance R2 (cf. circuit de la figure 5) en l’absence de résistance R2,
Fm = 0 Hz. S’il y a verrouillage de la PLL, on a forcément Fm < F < FM. Les caractéristiques de la
PLL sont fortement dépendantes de la tension d’alimentation VDD.

F
FM

F0

Fm

Vm
0 VDD/2 VDD

Fig. 6 : Fréquence du signal de sortie du VCO en fonction de la tension de commande.

On définit Ko la constante caractéristique du VCO comme étant : Ko = (FM-Fm)/VDD où VDD est

la tension d’alimentation maximum du VCO.

Fonctionnement de la PLL : explication qualitative

Le comparateur de phase suivi du filtre passe bas fournit un signal continu Vm (Vm la valeur
moyenne de VD qui est directement proportionnelle à la différence de phase entre le signal d’entrée
e1 et le signal de contre-réaction e2, e2 est également le signal de sortie de la PLL). Si la fréquence
Fe du signal d’entrée est "proche" (nous préciserons cette proximité plus tard) de la fréquence
centrale de fonctionnement du VCO : f0, la différence des phases instantanées de e1 et de e2 sera
faible (i.e. inférieure à la tension d’alimentation du VCO :VDD). Vm qui commande le VCO prendra
une nouvelle valeur qui modifiera fS. La phase instantanée de ce signal s’en trouvant modifiée cela
induira une modification de la tension Vm de sortie du filtre. Si Fe est dans la "bonne gamme", Vm et
par voie de conséquence FS convergeront vers des valeurs constantes. Dans ce cas de figure, si Fs
est constante elle ne peut être différente de Fe (sinon Vm ne pourrait avoir une valeur constante...), et
∆φ a une valeur constante.

Capture et verrouillage

Supposons tout d’abord que e1 = 0 ; on montre alors que le VCO fournit un signal de sortie de
fréquence F0 égale à (Fm+FM)/2 (F0 est appelée fréquence propre du VCO) ; en effet, le signal de

2016-2017 4
Master 1 IST UE 432 Université Paris Sud

sortie du XOR est un signal carré, ce qui entraîne Vm = VDD/2 et donc d’après la courbe de la
figure 6 : F = F0.
Appliquons une tension e1 de fréquence Fe inférieure à Fm et faisons croître Fe ; on pourrait croire
que le VCO se synchronise sur Fe lorsque Fe = Fm ; il n’en est rien et la synchronisation du VCO ne
surviendra que lorsque Fe atteindra FA appelée fréquence de capture de la PLL. Ce phénomène de
capture est difficile à analyser mathématiquement car les équations différentielles fonction du temps
qui le régisse sont non linéaires.
Continuons la croissance de Fe ; la PLL reste verrouillée jusqu’à Fe = F’B, après quoi nous avons
FS différent de Fe, le VCO est alors déverrouillé. Faisons maintenant décroître Fe ; le même
phénomène se reproduit : il y a capture pour Fe = FB (FB < FM) et verrouillage jusqu’à Fe = F’A.
2FC = FB - FA s’appelle la plage de capture de la PLL,
2FL = F’B - F’A s’appelle la plage de verrouillage (ou de poursuite) de la PLL.
En pratique on constate que F’A est différente de Fm et F’B est différente de FM.

2FL
2FC Fe

A’ A B B’
Fig. 7 : Fréquences de capture et de poursuite

Montrons maintenant que s’il y a verrouillage, on se trouve forcément dans la partie croissante
de la courbe Vm(∆φ) du comparateur (figure 2), supposons une légère croissance de FS : le
déphasage instantané ∆φ décroît, Vm décroît et la fréquence FS décroît, annulant la variation initiale.
Donc en phase de verrouillage, on a forcément 0 < ∆φ < π et l’équilibre Fe = FS est stable.

Supposons maintenant que Fe = FS pour la même valeur de Vm mais sur le segment Vm(∆φ) à
pente négative. On a alors π < ∆φ < 2π. Supposons une variation positive de FS ; comme
précédemment ∆φ décroît mais entraîne cette fois une croissance de Vm ; la fréquence FS croît
encore plus entraînant un déplacement de fonctionnement de la PLL ; ∆φ décroît ainsi jusqu’à
∆φ = π et on entre dans la zone de la caractéristique Vm(∆φ) à pente positive. On va atteindre
progressivement la valeur de Vm qui donne Fe = FS et la PLL se retrouve alors verrouillée.

2016-2017 5
Master 1 IST UE 432 Université Paris Sud

Comportement en dynamique

Supposons que la PLL soit verrouillée. La PLL étant considérée comme un asservissement
linéaire, son schéma équivalent dynamique est donné par la figure 8.

φe + φε vD vm ωS
Kd F(p) K0 1/p
-
φS

Fig. 8 : Schéma équivalent dynamique de la PLL (verrouillée).

Dans le régime dynamique, on peut considérer le comparateur de phase et le VCO comme

linéaire et on peut écrire :

vD = Kd × φε et ωS = K0 × vm

F(p) est la transmittance du filtre.

Préparation

Le comparateur de phase de type I

Le comparateur de phase que nous utiliserons est celui présenté dans l’introduction (XOR, cf.
Fig. 2). Déterminer la caractéristique de la tension moyenne derrière un filtre passe bas (R,C) placé
après le comparateur, en fonction du déphasage entre les deux signaux d’entrée. Cette
caractéristique est représentée en figure 4. Vous vous aiderez des graphes de la figure 3. Déterminer
Kd la constante caractéristique du comparateur de phase (en V/rd) si la tension maximum de
commande du VCO est VDD = 10V.

Le VCO

A l’aide du schéma de la figure 5, expliquer qualitativement le fonctionnement du VCO (tracer

les tensions observées en A, B, Q et Q ). Montrer que la fréquence du signal en sortie du VCO est
fonction de la tension d’entrée. Calculer Ko la constante caractéristique du VCO.

La PLL

Montrer que la fonction de transfert de la boucle, lorsqu’elle fonctionne en régime linéaire et

qu’elle est verrouillée, peut s’exprimer sous la forme en supposant que le filtre passe-bas est un
simple filtre RC :

2016-2017 6
Master 1 IST UE 432 Université Paris Sud

e2 KD
= 2
ω e (p) τp + p + K D K 0

où,
 e2 : Tension à la sortie du filtre,
 ω e : Pulsation en entrée de la PLL,
 K0 : Constante du VCO,
 KD : Constante du comparateur de phase,
 τ = RC,
 p = jω.
Tracer l'allure du diagramme de Bode en amplitude et en phase de la fonction de transfert donnée
ci-dessus. Quelle serait l'allure temporelle de la tension en e2 dans le cas où ωe(t) est un échelon ?
Commenter dans les deux cas les résultats obtenus.

Lorsque la PLL est accrochée, l'erreur de phase φ∞ entre l'entrée et la sortie peut être calculée en
utilisant le résultat suivant :

φ∞ = lim p→0 (p×φε(p))

Calculer l'erreur de phase φ∞ dans le cas où ωe est une constante en fonction du temps (soit
ωe(t) = 2πfe et donc ωe(p) = 2πfe/p). Sachant que l'utilisation du comparateur de type II introduit une
intégration supplémentaire dans la PLL, à quoi serait égale dans le cas décrit précédemment l'erreur
statique φ∞ ?

Calculer la fonction de transfert si le filtre passe bas RC est remplacé par un filtre passe bas R,
R’, C (cf. Fig. 9). On posera τ1 = RC et τ2 = R'C. Tracer le diagramme de Bode en amplitude et en
phase de la fonction de transfert obtenu dans ce cas. A votre avis quel est l’intérêt d’un filtre R, R',
C par rapport à un simple filtre RC ?

R'

Fig. 9 : Filtre R, R', C.

2016-2017 7
Master 1 IST UE 432 Université Paris Sud

Manipulation : Etude d'une PLL HEF4046BP Philips

La partie expérimentale comprend 5 parties :

Etude du comparateur à l'aide du circuit de déphasage

Vous trouverez en annexe le schéma du circuit qui permet de réaliser un déphasage entre deux
signaux carrés. Les signaux générés ont une fréquence de 10 kHz. Le déphasage est contrôlé par un
potentiomètre localisé en haut à gauche sur la maquette.
Alimentez la maquette sous 10 V. Etudier le signal en sortie du comparateur de type I. Tracez la
courbe correspondant à la tension en sortie du comparateur en fonction du déphasage des deux
signaux à l'entrée du comparateur ∆φ.

Etude du VCO

Régime statique : la fréquence centrale de l’oscillateur contrôlé en tension sera de 100 kHz pour
une tension de commande de VDD/2. En vous aidant des abaques fournis en annexe (cf.
documentation Philips) déterminer les valeurs de R1, R2 et C1 nécessaires à l’obtention d’une
fréquence minimum de fonctionnement de la PLL Fm = 50 khz et d’une fréquence maximale
FM = 150 khz.
En faisant varier la tension de commande du VCO, mesurer la constante Ko (attention aux
unités). Observer l’amplitude et la symétrie du signal de sortie. Observer et commenter également
l'allure des tensions entre l'une ou l'autre des bornes du condensateur C1 et la masse.
Retoucher si nécessaire les éléments de votre VCO pour obtenir les spécifications demandées.

Etude de l'accrochage et de la poursuite

Construire un filtre passe bas (R,C) de fréquence de coupure de l’ordre de 10 kHz. Puis fermer la
boucle. La boucle étant accrochée sur un signal externe de fréquence Fe voisine de la fréquence
centrale Fo (kHz), on fera varier lentement Fe et on mesurera le déphasage entre le signal en entrée
et celui sortant du VCO, ainsi que la tension moyenne de commande du VCO.
Mesurer la gamme de poursuite. Est-elle égale à (FM - Fm)/2 ? Pourquoi ? Mesurer la gamme de
capture en Hz et en radians par seconde. (Observer les éventuelles synchronisations sur des
harmoniques du signal fourni par le générateur).
L’élément qui domine la réponse dynamique est le filtre. On pourra utiliser deux types de filtres
R,C et R, R’,C (Fig. 9) de même fréquence de coupure. On pourra modifier la fréquence du filtre
passe bas.

2016-2017 8
Master 1 IST UE 432 Université Paris Sud

Utiliser le comparateur de phase de type II. Observer le déphasage des deux signaux à l'entrée du
comparateur de phase et la tension de commande du VCO, lorsque la boucle est verrouillée.

Synthèse d'un signal de fréquence m×Fe (Fe étant la fréquence du signal d'entrée)

Il est possible d'insérer un diviseur par N dans la boucle de contre réaction, expliquer comment
obtenir à l'aide de la PLL et de ce diviseur, un synthétiseur de fréquences. Réaliser ce synthétiseur,
le diviseur ayant été inséré dans la maquette.

Démodulation d’un signal modulé en fréquence

Démodulation d'un signal carré modulé en fréquence par une sinusoïde

On modulera le signal d’entrée de fréquence Fe = 100 kHz par un signal sinusoïdal de fréquence
1 kHz et d’amplitude suffisante pour produire une excursion de fréquence 2 kHz au maximum.
Observer en sortie du filtre le signal démodulé. On pourra également observer l’effet d’une
variation de la fréquence du signal modulant puis de l’amplitude de ce dernier (i.e. excursion de la
fréquence instantanée). Reprenez l’étude avec le comparateur de phase de type II puis avec un filtre
passe bas de type R, R’, C.

Modulation FSK

Description : la modulation FSK (Frequency Shift Keying) appartient à la famille des

modulations analogiques discrètes. Dans ce type de modulation par déplacement de fréquence la
fréquence du signal modulé prend m valeurs discrètes (dans notre exemple m = 2).
Manipulation : Obtenir au moyen d’un générateur de fonctions un signal carré d’amplitude 0 à
10 V et de fréquence centrale 100 kHz. Ce signal sera modulé en fréquence par un autre générateur.
Le signal de modulation sera un signal carré : modulation à deux états de fréquence.
On modulera la fréquence centrale avec un signal carré de fréquence 0,5 kHz, d’amplitude
suffisante pour faire varier la fréquence émise entre les deux états de fréquence : 95 et 105 kHz. En
appliquant ce signal à l’entrée de la boucle, observer la réponse (période de l’oscillation assimilée à
la période propre en boucle fermée, amortissement mesuré à partir du dépassement). On pourra
observer l’effet d’une augmentation de la fréquence du signal modulant et d’une augmentation de
l’écart entre les deux états de fréquence.

2016-2017 9
 INTEGRATED CIRCUITS

DATA SHEET
For a complete data sheet, please also download:

• The IC04 LOCMOS HE4000B Logic

Family Specifications HEF, HEC
• The IC04 LOCMOS HE4000B Logic
Package Outlines/Information HEF, HEC

HEF4046B
MSI
Phase-locked loop
Product speci•cation January 1995
File under Integrated Circuits, IC04
Philips Semiconductors Product speci!cation

HEF4046B
Phase-locked loop
MSI

DESCRIPTION
The HEF4046B is a phase-locked loop circuit that consists
of a linear voltage controlled oscillator (VCO) and two
different phase comparators with a common signal input
amplifier and a common comparator input. A 7 V regulator
(zener) diode is provided for supply voltage regulation if
necessary. For functional description see further on in this
data.

Fig.1 Functional diagram.

FAMILY DATA
HEF4046BP(N): 16-lead DIL; plastic See Family Specifications
(SOT38-1)
HEF4046BD(F): 16-lead DIL; ceramic (cerdip) IDD LIMITS category MSI
(SOT74)
See further on in this data.
HEF4046BT(D): 16-lead SO; plastic
(SOT109-1)
( ): Package Designator North America

January 1995 2
Philips Semiconductors
Phase-locked loop
Fig.2 Pinning diagram.
FUNCTIONAL DESCRIPTION
VCO part
The VCO requires one external capacitor (C1) and one or
two external resistors (R1 or R1 and R2). Resistor R1 and
capacitor C1 determine the frequency range of the VCO.
Resistor R2 enables the VCO to have a frequency off-set
if required. The high input impedance of the VCO simplifies
the design of low-pass filters; it permits the designer a wide
choice of resistor/capacitor ranges. In order not to load the
low-pass filter, a source-follower output of the VCO input
voltage is provided at pin 10. If this pin (SFOUT) is used, a
load resistor (RSF) should be connected from this pin to
VSS; if unused, this pin should be left open. The VCO
output (pin 4) can either be connected directly to the
comparator input (pin 3) or via a frequency divider. A LOW
level at the inhibit input (pin 5) enables the VCO and the
source follower, while a HIGH level turns off both to
minimize stand-by power consumption.
Phase comparators
The phase-comparator signal input (pin 14) can be
direct-coupled, provided the signal swing is between the
standard HE4000B family input logic levels. The signal
must be capacitively coupled to the self-biasing amplifier
at the signal input in case of smaller swings. Phase
comparator 1 is an EXCLUSIVE-OR network. The signal
and comparator input frequencies must have a 50% duty
January 1995
Product speci•cation
HEF4046B
MSI
PINNING
1. Phase comparator pulse output
2. Phase comparator 1 output
3. Comparator input
4. VCO output
5. Inhibit input
6. Capacitor C1 connection A
7. Capacitor C1 connection B
8. VSS
9. VCO input
10. Source-follower output
11. Resistor R1 connection
12. Resistor R2 connection
13. Phase comparator 2 output
14. Signal input
15. Zener diode input for regulated supply.
factor to obtain the maximum lock range. The average
output voltage of the phase comparator is equal to 1⁄2 VDD
when there is no signal or noise at the signal input. The
average voltage to the VCO input is supplied by the
low-pass filter connected to the output of phase
comparator 1. This also causes the VCO to oscillate at the
centre frequency (fo). The frequency capture range (2 fc) is
defined as the frequency range of input signals on which
the PLL will lock if it was initially out of lock. The frequency
lock range (2 fL) is defined as the frequency range of input
signals on which the loop will stay locked if it was initially
in lock. The capture range is smaller or equal to the lock
range.
With phase comparator 1, the range of frequencies over
which the PLL can acquire lock (capture range) depends
on the low-pass filter characteristics and this range can be
made as large as the lock range. Phase comparator 1
enables the PLL system to remain in lock in spite of high
amounts of noise in the input signal. A typical behaviour of
this type of phase comparator is that it may lock onto input
frequencies that are close to harmonics of the VCO centre
frequency. Another typical behaviour is, that the phase
angle between the signal and comparator input varies
between 0° and 180° and is 90° at the centre frequency.
Figure 3 shows the typical phase-to-output response
characteristic.
3
Philips Semiconductors Product speci•cation

HEF4046B
Phase-locked loop
MSI

(1) Average output voltage.

Fig.3 Signal-to-comparator inputs phase

difference for comparator 1.

Figure 4 shows the typical waveforms for a PLL employing

phase comparator 1 in locked condition of fo.

Fig.4 Typical waveforms for phase-locked loop employing phase comparator 1 in locked condition of fo.

January 1995 4
Philips Semiconductors
Phase-locked loop
Phase comparator 2 is an edge-controlled digital memory
network. It consists of four flip-flops, control gating and a
3-state output circuit comprising p and n-type drivers
having a common output node. When the p-type or n-type
drivers are ON, they pull the output up to VDD or down to
VSS respectively. This type of phase comparator only acts
on the positive-going edges of the signals at SIGNIN and
COMPIN. Therefore, the duty factors of these signals are
not of importance.
If the signal input frequency is higher than the comparator
input frequency, the p-type output driver is maintained ON
most of the time, and both the n and p-type drivers are
OFF (3-state) the remainder of the time. If the signal input
frequency is lower than the comparator input frequency,
the n-type output driver is maintained ON most of the time,
and both the n and p-type drivers are OFF the remainder
of the time. If the signal input and comparator input
frequencies are equal, but the signal input lags the
comparator input in phase, the n-type output driver is
maintained ON for a time corresponding to the phase
difference. If the comparator input lags the signal input in
phase, the p-type output driver is maintained ON for a time
corresponding to the phase difference. Subsequently, the
voltage at the capacitor of the low-pass filter connected to
this phase comparator is adjusted until the signal and
Fig.5 Typical waveforms for phase-locked loop employing phase comparator 2 in locked condition.
January 1995
Product speci•cation
HEF4046B
MSI
comparator inputs are equal in both phase and frequency.
At this stable point, both p and n-type drivers remain OFF
and thus the phase comparator output becomes an open
circuit and keeps the voltage at the capacitor of the
low-pass filter constant.
Moreover, the signal at the phase comparator pulse output
(PCPOUT) is a HIGH level which can be used for indicating
a locked condition. Thus, for phase comparator 2 no phase
difference exists between the signal and comparator
inputs over the full VCO frequency range. Moreover, the
power dissipation due to the low-pass filter is reduced
when this type of phase comparator is used because both
p and n-type output drivers are OFF for most of the signal
input cycle. It should be noted that the PLL lock range for
this type of phase comparator is equal to the capture
range, independent of the low-pass filter. With no signal
present at the signal input, the VCO is adjusted to its
lowest frequency for phase comparator 2 . Figure 5 shows
typical waveforms for a PLL employing this type of phase
comparator in locked condition.
5
Philips Semiconductors
Phase-locked loop
Figure 6 shows the state diagram for phase comparator 2.
Each circle represents a state of the comparator. The
number at the top, inside each circle, represents the state
of the comparator, while the logic state of the signal and
comparator inputs are represented by a ‘0’ for a logic LOW
or a ‘1’ for a logic HIGH, and they are shown in the left and
right bottom of each circle.
The transitions from one to another result from either a
logic change at the signal input (S) or the comparator input
(C). A positive-going and a negative-going transition are
shown by an arrow pointing up or down respectively.
S ↑: 0 to 1 transition at the signal input.
C ↓ : 1 to 0 transition at the comparator input.
Fig.6 State diagram for comparator 2.
January 1995
Product speci•cation
HEF4046B
MSI
The state diagram assumes, that only one transition on
either the signal input or comparator input occurs at any
instant. States 3, 5, 9 and 11 represent the condition at the
output when the p-type driver is ON, while states 2, 4, 10
and 12 determine the condition when the n-type driver is
ON. States 1, 6, 7 and 8 represent the condition when the
output is in its high impedance OFF state; i.e. both p and
n-type drivers are OFF, and the PCPOUT output is HIGH.
The condition at output PCPOUT for all other states is LOW.
6
Philips Semiconductors Product speci•cation

HEF4046B
Phase-locked loop
MSI

DC CHARACTERISTICS
VSS = 0 V

Tamb (°C)
VDD
SYMBOL −40 + 25 + 85
V
TYP. MAX. TYP. MAX. TYP. MAX.
Supply current 5 − − 20 − − − µA
(note 1) 10 ID − − 300 − − − µA
15 − − 750 − − − µA
Quiescent device 5 − 20 − 20 − 150 µA
current (note 2) 10 IDD − 40 − 40 − 300 µA
15 − 80 − 80 − 600 µA

Notes
1. Pin 15 open; pin 5 at VDD; pins 3 and 9 at VSS; pin 14 open.
2. Pin 15 open; pin 5 at VDD; pins 3 and 9 at VSS; pin 14 at VDD; input current pin 14 not included.

AC CHARACTERISTICS
VSS = 0 V; Tamb = 25 °C; CL = 50 pF; input transition times ≤ 20 ns

VDD
SYMBOL MIN. TYP. MAX.
V
Phase comparators
Operating supply voltage VDD 3 15 V
Input resistance 5 750 kΩ
at self-bias
at SIGNIN 10 RIN 220 kΩ
operating point
15 140 kΩ
A.C. coupled input 5 150 mV peak-to-peak values;
sensitivity 10 VIN 150 mV R1 = 10 kΩ; R2 = ∞;
C1 = 100 pF; independent
at SIGNIN 15 200 mV
of the lock range
D.C. coupled input sensitivity
at SIGNIN; COMPIN 5 1,5 V
LOW level 10 VIL 3,0 V
15 4,0 V
full temperature range
5 3,5 V
HIGH level 10 VIH 7,0 V
15 11,0 V
Input current 5 7 µA
at SIGNIN 10 + IIN 30 µA SIGNIN at VDD
15 70 µA
5 3 µA
10 −IIN 18 µA SIGNIN at VSS
15 45 µA

January 1995 7
Philips Semiconductors Product speci•cation

HEF4046B
Phase-locked loop
MSI

VDD
SYMBOL MIN. TYP. MAX.
V
VCO
Operating supply VDD 3 15 V as •xed oscillator only
voltage 5 15 V phase-locked loop operation
Power dissipation 5 150 µW fo = 10 kHz; R1 = 1 MΩ;
10 P 2500 µW R2 = ∞; VCOIN at 1⁄2 VDD;
15 9000 µW see also Figs 10 and 11
Maximum operating 5 0,5 1,0 MHz VCOIN at VDD;
frequency 10 fmax 1,0 2,0 MHz R1 = 10 kΩ; R2 = ∞;
15 1,3 2,7 MHz C1 = 50 pF
Temperature/ 5 0,220,30 %/°C no frequency offset
frequency 10 0,040,05 %/°C (fmin = 0);
stability 15 0,010,05 %/°C see also note 1
5 00,22 %/°C with frequency offset
10 00,04 %/°C (fmin > 0);
15 00,01 %/°C see also note 1
Linearity 5 0,50 % R1 > 10 kΩ see Fig.13
10 0,25 % R1 > 400 kΩ and Figs 14
15 0,25 % R1 = 1 MΩ 15 and 16
Duty factor at 5 50 %
VCOOUT 10 δ 50 %
15 50 %
Input resistance at 5 106 MΩ
VCOIN 10 RIN 106 MΩ
15 106 MΩ
Source follower
Offset voltage 5 1,7 V
RSF = 10 kΩ;
VCOIN minus 10 2,0 V
VCOIN at 1⁄2 VDD
SFOUT 15 2,1 V
5 1,5 V
RSF = 50 kΩ;
10 1,7 V
VCOIN at 1⁄2 VDD
15 1,8 V
Linearity 5 0,3 %
RSF > 50 kΩ;
10 1,0 %
see Fig.13
15 1,3 %
Zener diode
Zener voltage VZ 7,3 V IZ = 50 µA
Dynamic resistance RZ 25 Ω IZ = 1 mA
Notes
1. Over the recommended component range.

January 1995 8
Philips Semiconductors Product speci•cation

HEF4046B
Phase-locked loop
MSI

DESIGN INFORMATION

CHARACTERISTIC USING PHASE COMPARATOR 1 USING PHASE COMPARATOR 2

No signal on SIGNIN VCO in PLL system adjusts VCO in PLL system adjusts to min.
to centre frequency (fo) frequency (fmin)
Phase angle between 90° at centre frequency (fo), always 0° in lock
SIGNIN and COMPIN approaching 0° and 180° at (positive-going edges)
ends of lock range (2 fL)
Locks on harmonics of yes no
centre frequency
Signal input noise high low
rejection
Lock frequency the frequency range of the input signal on which the loop will stay locked if it was
range (2 fL) initially in lock; 2 fL = full VCO frequency range = fmax − fmin
Capture frequency the frequency range of the input signal on which the loop will lock if it was initially
range (2 fC) out of lock
depends on low-pass fC = fL
•lter characteristics; fC < fL
Centre frequency (fo) the frequency of the VCO when VCOIN at 1⁄2VDD

VCO component selection

Recommended range for R1 and R2: 10 kΩ to 1 MΩ; for C1: 50 pF to any practical value.
1. VCO without frequency offset (R2 = ∞).
a) Given fo: use fo with Fig.7 to determine R1 and C1.
b) Given fmax: calculate fo from fo = 1⁄2 fmax; use fo with Fig.7 to determine R1 and C1.
2. VCO with frequency offset.
a) Given fo and fL : calculate fmin from the equation fmin = fo − fL; use fmin with Fig.8 to determine R2 and C1; calculate
f max f max fo + fL f max
----------- from the equation ---------- - ; use ----------
- = -------------- - with Fig. 9 to determine the ratio R2/R1 to obtain R1.
f min f min fo – fL f min

b) Given fmin and fmax: use fmin with Fig.8 to determine R2 and C1; calculate
f max f max
----------- ; use ----------
-
f min f min

with Fig.9 to determine R2/R1 to obtain R1.

January 1995 9
Philips Semiconductors Product speci•cation

HEF4046B
Phase-locked loop
MSI

Fig.7 Typical centre frequency as a function of capacitor C1; Tamb = 25 °C; VCOIN at 1⁄2 VDD; INH at VSS; R2 = ∞.

January 1995 10
Philips Semiconductors Product speci•cation

HEF4046B
Phase-locked loop
MSI

Fig.8 Typical frequency offset as a function of capacitor C1; Tamb = 25 °C; VCOIN at VSS; INH at VSS; R1 = ∞.

January 1995 11
Philips Semiconductors Product speci•cation

HEF4046B
Phase-locked loop
MSI

Fig.9 Typical ratio of R2/R1 as a function of the ratio fmax/fmin.

January 1995 12
Philips Semiconductors Product speci•cation

HEF4046B
Phase-locked loop
MSI

Fig.10 Power dissipation as a function of R1;

R2 = ∞; VCOIN at 1⁄2 VDD; CL = 50 pF.

Fig.11 Power dissipation as a function of R2;

R1 = ∞; VCOIN at VSS (0 V);
CL = 50 pF.

January 1995 13
Philips Semiconductors Product speci•cation

HEF4046B
Phase-locked loop
MSI

Fig.12 Power dissipation of source follower as a

function of RSF; VCOIN at 1⁄2 VDD; R1 = ∞ ;
R2 = ∞ .

For VCO linearity:

′ f1 + f2
f o = --------------
-
2

′
f o – fo
- × 100%
lin. = ---------------
′
fo
Figure 13 and the above
formula also apply to
source follower linearity:
substitute VSF OUT for f.

∆V = 0,3 V at VDD = 5 V
∆V = 2,5 V at VDD = 10 V
∆V = 5 V at VDD = 15 V

Fig.13 Definition of linearity (see AC characteristics).

January 1995 14
Philips Semiconductors Product speci•cation

HEF4046B
Phase-locked loop
MSI

Fig.14 VCO frequency linearity as a function of R1; Fig.15 VCO frequency linearity as a function of R1;
R2 = ∞; VDD = 5 V. R2 = ∞; VDD = 10 V.

Fig.16 VCO frequency linearity as a function of R1;

R2 = ∞; VDD = 15 V.

January 1995 15
This datasheet has been download from:

www.datasheetcatalog.com

Datasheets for electronics components.

M1-IST TP UE432 -4- Université Paris XI

TP n° 4 : Etude d'un oscillateur quasi-sinusoïdal

Ce TP a pour but d’aborder l’étude des oscillateurs quasi-sinusoïdaux au travers d’un exemple
très simple : l’oscillateur à pont de Wien.
Les oscillateurs quasi-sinusoïdaux sont très souvent utilisés dans les montages de l'électronique
analogique. Ainsi, un oscillateur local est souvent nécessaire pour la démodulation (réception
hétérodyne ou autre), et indispensable pour effectuer un changement de fréquence (ou mélange).
Les qualités d’un oscillateur quasi-sinusoïdal sont principalement caractérisées par la pureté
spectrale (ou caractère monochromatique) du signal dérivé et par sa stabilité en fréquence.
Au regard de ces deux critères, le montage à pont de Wien n’est pas un bon oscillateur
quasi-sinusoïdal. Cela écrit, sa structure permet d’illustrer de façon très simple les propriétés de ce
type de circuits.

1. Méthode d’étude d’un oscillateur quasi-sinusoïdal

Un oscillateur est un système bouclé instable et non-linéaire :

 l'instabilité est nécessaire pour qu'une oscillation prenne naissance,
 la non linéarité, qui existe dans tout système physique, devient prépondérante quand
l'amplitude des oscillations augmente et limite cette amplitude.

1.1. Approximation des petits signaux - stabilité

Lorsque le système est mis sous tension, les signaux qui peuvent apparaître sont de petite
amplitude et on peut supposer son fonctionnement linéaire (approximation des petits signaux). On
étudie alors sa stabilité en utilisant les critères que l'on connaît :
Considérons le système bouclé décrit par le schéma-bloc de la Figure 1.

e + s
A(p)
-

B(p)
Figure 1 : Schéma-bloc d'un système bouclé simple

Sa fonction de transfert H(p) est donnée par :

s( p ) A ( p)
H ( p)
e( p ) 1 + A(p) B(p)
où A(p) et B(p) sont les fonctions de transfert des deux blocs, fonctions de la variable de Laplace p.

2016-2017
1
M1-IST TP UE432 -4- Université Paris XI

Si cette fonction de transfert H (p) possède un pôle complexe p0 = 0 +j 0, elle a aussi le pôle
complexe conjugué p0* = 0 -j 0.

Dans ces conditions, on peut mettre dans l'expression de H(p) le terme suivant en facteur :
1 K 0
K 2 2 2 2 2
p + 0 + 0 −2 0p 0 (p − 0) + 0

On en déduit que dans la réponse temporelle du système à une impulsion de bruit (modélisée par
un Dirac : réponse impulsionnelle), il existe un terme de la forme1 :
K 0t
f (t) e sin 0t
0
Le système répond donc à cette impulsion de bruit par une sinusoïde dont l'enveloppe est
croissante (système instable) on décroissante (système stable) selon que est positif ou négatif.
Si le pôle est réel, la réponse est purement exponentielle, croissante ou décroissante selon le
signe de ce pôle.
On retrouve donc le critère fondamental sur la stabilité des systèmes : c'est le signe de la partie
réelle des pôles de la fonction de transfert du système qui définit la stabilité. Les autres critères
s'en déduisent, en particulier la méthode de Nyquist que l'on utilisera ici.
La condition limite (limite entre stabilité et instabilité) est rencontrée lorsque la partie réelle du
pôle est nulle. S'il est complexe, il est alors imaginaire pur de la forme p0 = j 0 et la réponse à une
impulsion de bruit est une sinusoïde d'amplitude constante et de pulsation 0.

Cette limite définit le critère de Barkhausen.

Dans le système de la Figure 1, les pôles p0 = j 0 de H(p) satisferont ce critère s'ils satisfont la
condition suivante où GBO est le gain en boucle ouverte :
A(j 0) B(j 0) = GBO(j 0) = -1
Cette équation complexe donne en général deux conditions qui doivent être vérifiées
simultanément.
Le critère de Barkhausen est utilisé dans les deux cas suivants :
 pour établir les conditions aux limites de l'oscillation, le système étant représenté dans
l'approximation des petits signaux,
 pour étudier le régime établi de l'oscillateur, le système étant représenté dans
l'approximation du premier harmonique.

1
Sous l’effet d’une perturbation d’une autre forme, la forme du signal est plus complexe. Néanmoins, l'exemple d'un
Dirac perturbateur illustre bien le problème de la stabilité du système.

2016-2017
2
M1-IST TP UE432 -4- Université Paris XI

1.2. Approximation du premier harmonique - régime établi

Lorsque l'amplitude des oscillations augmente, les non-linéarités du système interviennent, ce
qui peut avoir pour effet :
 de déformer l'oscillation,
 de limiter leur croissance.
Un régime stabilisé peut être atteint, pour lequel une oscillation d'amplitude constante, plus ou
moins déformée par rapport à une sinusoïde, se maintient. Les effets des non-linéarités étant
prépondérants, il n'est plus en général possible d'appliquer les outils du linéaire, sauf si on peut
linéariser le système, c'est-à-dire le décrire par un système linéaire équivalent. C'est le cas de
l'approximation du premier harmonique.
Cette approximation s'applique si au moins en un point du circuit considéré l'oscillation reste
sinusoïdale, soit parce qu'il existe un élément sélectif qui privilégie le fondamental (le premier
harmonique) du signal déformé2, soit parce que la non linéarité ne déforme pas le signal, ce qui est
le cas dans le dispositif avec contrôle de gain étudié ici.
Dans le cadre de cette approximation, on remplace les composants non linéaires par des
composants linéaires équivalents, cette équivalence étant définie par la fonction de transfert qui est
le rapport entre le premier harmonique du signal éventuellement distordu à la sortie du composant
et le premier harmonique du signal d'entrée3.
Cette équivalence n'est en général valide que pour une amplitude donnée du signal, c'est-à-dire
que la fonction de transfert du système linéaire équivalent change de valeur pour chaque valeur de
l'amplitude du signal. C'est le cas pour le montage étudié ici.
Le critère de Barkhausen permet alors d'étudier de façon simple les propriétés du montage en
régime stabilisé. En effet, puisque par hypothèse l'amplitude de l'oscillation est constante, le
système linéaire équivalent au système réel (non-linéaire) satisfait ce critère dans les conditions du
régime stabilisé.

2
C'est ce cas qui est envisagé dans les exemples du cours.
3
En effet, on ne s'intéresse qu'à ce premier harmonique puisque l'on suppose que l'amplitude des harmoniques de rang
supérieur, s'ils existent, est fortement atténuée par un élément sélectif.

2016-2017
3
M1-IST TP UE432 -4- Université Paris XI

2. Préparation

2.1. Le montage

Il est constitué par (cf. Figure 2) :

 un pont de Wien associant un dipôle R - C série à un dipôle R // C parallèle, d'entrée VS
et de sortie VF,
 un amplificateur à gain contrôlé associant un amplificateur opérationnel (AO) et deux
résistances R1 et R2. On contrôle le gain de cet amplificateur par l'intermédiaire de la
résistance R1 (ou par celle de R2). Dans un premier temps dans ce TP, cette résistance
aura une valeur fixe permettant d'obtenir le comportement instable souhaité. Dans un
deuxième temps, on mettra en œuvre un système bouclé de contrôle automatique de la
valeur de la résistance afin d'améliorer la stabilité de l'amplitude des oscillations.

VE
Pont de Wien
+
VS VF
R
-
C

R2 R C
R1

Figure 2 : Schéma de l'oscillateur à pont de Wien.

2.2. Etude du démarrage des oscillations

Le montage étudié est celui de la Figure 2. On considère ici que R1 et R2 sont constants. Le gain
de l'amplificateur opérationnel est supposé très grand et indépendant de la fréquence. Enfin, on se
place dans le cadre de l'approximation des petits signaux pour étudier le démarrage des oscillations.
Questions :
1. Identifier la chaîne d’action et la chaîne de filtrage et représenter l’ensemble sous la forme du
schéma-bloc d’un système linéaire bouclé en explicitant A (action) et B (réaction). En posant
= RC, montrer que le gain en boucle ouverte GBO est :

2016-2017
4
M1-IST TP UE432 -4- Université Paris XI

R2 p
G BO (p) − 1+
R1 1 + 3 p + 2 p2

2. Tracer le diagramme de Bode de GBO, en module et phase. Faire apparaître les asymptotes sur le
diagramme de Bode en amplitude. Préciser la fréquence centrale f0 du filtre GBO, sa bande
passante ∆f et son facteur de qualité Q. Compte tenu de la sélectivité du pont de Wien (le
facteur de qualité d'une cellule de filtrage à quartz dépasse 1000), l'approximation du premier
harmonique vous paraît-elle justifiée ? A quel nœud du montage peut-on recueillir une tension
"quasi-sinusoïdale" ?
3. Appliquer le critère de Barkhausen pour trouver la condition limite (égalité) portant sur R1/R2 et
la fréquence des oscillations.
4. Déterminer directement la place des pôles de la fonction de transfert en boucle fermée. En
déduire à quelle condition sur les grandeurs du montage le système est stable ou non.
5. Mettre en œuvre le critère de Nyquist4 pour trouver dans quel domaine doit se trouver la valeur
du rapport R1/R2 pour qu'une oscillation prenne naissance dans le circuit. Comparer au résultat
de la question 5.
6. Que se passe-t-il une fois que les oscillations ont démarré ? En particulier, quel phénomène
limite en pratique l’amplitude des oscillations ? Conclure sur le caractère stable ou instable de
l'amplitude des oscillations compte tenu de la sélectivité du pont de Wien employé.

2.3. Limitation de l’amplitude des oscillations par contrôle actif de gain

Plutôt que de laisser l'amplificateur opérationnel introduire une non-linéarité incontrôlée qui
distordrait le signal, on préfère contrôler le gain de l'amplificateur constitué par l'amplificateur
opérationnel, attaqué sur son entrée non inverseuse, et le pont R1 - R2. Ce contrôle est fait par
l'intermédiaire de R1 dont la valeur va dépendre de l'amplitude de l'oscillation.
L’idée est la suivante :
 si l’amplitude de l’oscillation augmente, le gain A de la chaîne doit diminuer,
 si l’amplitude de l’oscillation diminue, le gain A de la chaîne d’action doit augmenter.
Pour cela, R1 est constitué par une résistance fixe R1' en série avec la résistance drain - source
RDS(X) d'un transistor à effet de champ (cf. Figure 3), où X représente l'amplitude des oscillations
du signal quasi-sinusoïdal :
R1 = R1' + RDS(X)

4
S'il a déjà été vu en cours…

2016-2017
5
M1-IST TP UE432 -4- Université Paris XI

R1'
R1

D G
S
RDS(X)
Figure 3 : Montage avec contrôle de gain.

On choisit d’utiliser un transistor à effet de champ à jonction (JFET) à canal N. Les

caractéristiques (IDS ; VDS) typiques d'un JFET à canal N sont rappelées sur la Figure 4. Si VDS est
suffisamment faible en valeur absolue, le transistor, entre drain et source, se comporte comme une
résistance, dont la valeur, donnée par l'inverse de la pente de la caractéristique, dépend de VGS. C'est
cette dépendance que l'on exploitera pour effectuer la commande de RDS. De plus, c’est à partir de
l’amplitude des oscillations que l’on doit tirer une tension VGS adéquate.

IDS
VGS = 0

VGS < 0

0 VDS

Figure 4 : Caractéristique schématique d'un JFET canal N.

Pour cela, on envisage un étage détecteur d’amplitude (seule l’amplitude de l’oscillation compte
ici, pas sa fréquence), de la forme suivante :

V1 Rd Cd V2

Figure 5 : Montage détecteur d'amplitude.

2016-2017
6
M1-IST TP UE432 -4- Université Paris XI

Questions :
1. Quel doit être le sens de variation de RDS en fonction de X pour pouvoir envisager un contrôle
actif de gain (écrire le nouveau gain A de la chaîne d’action de l’oscillateur en fonction de R1',
R2, et RDS(X)) ?
2. Quel est succinctement le fonctionnement physique d’un transistor JFET ? Rappeler les
différents régimes de fonctionnement possibles du transistor. Tracer sur un même graphe la
caractéristique ID = ID(VGS) en régime source de courant et le réseau ID = IDS(VDS) paramétré en
VGS en y indiquant les différents régimes. Rappeler l’équation approchée de la caractéristique de
transfert ID = IDS(VGS) en régime source de courant en fonction de deux paramètres VT et IDSS
que vous définirez.
3. Comment fonctionne le montage détecteur de crête décrit ci-dessus ? V1 étant une tension
sinusoïdale de fréquence f, comment choisir quantitativement Rd et Cd pour effectuer une
détection de la valeur crête ?
4. Comment assurer un contrôle automatique du gain A à l'aide d'un montage analogue à celui de
la figure 5 ? Indiquer le schéma du montage complet de l’oscillateur avec contrôle actif de gain.

3. Travail expérimental

3.1. Gain en boucle ouverte

Donner à R et à C des valeurs raisonnables et normalisées pour obtenir une fréquence

d'oscillation f0 comprise entre 1 et 2 kHz. Précisez la valeur de f0 que vous avez choisie. Tracer le
diagramme de Bode du gain en boucle ouverte GBO. Comparer ce tracé expérimental à celui obtenu
dans la préparation, en particulier du point de vue de la bande passante et du facteur de qualité.

3.2. Oscillateur sans le contrôle de gain

Construire le montage de la Figure 2 où R1 est une résistance fixe et R2 une résistance que vous
pouvez ajuster (potentiomètre) pour passer au delà de la limite de stabilité.
Vérifiez que vous obtenez des oscillations, mesurez leur fréquence et leur amplitude en fonction
de R2. Observez les formes d'onde de VE et de VS . Commentez vos observations.

3.3. Etude du transistor à effet de champ et du contrôle de gain

Le JFET utilisé est le 2N4416. Son brochage vu de dessus est donné sur la Figure 6. Pour
indication, la valeur typique de sa tension de seuil VT est d'environ –3 V. De plus, si l'on exprime le
courant de drain en régime source de courant sous la forme suivante :

2016-2017
7
M1-IST TP UE432 -4- Université Paris XI

2
VGS
I Dsc I DSS 1 −
VT

le courant IDSS vaut alors typiquement 10 mA.

Vue de dessus

Boîtier D ATTENTION :
VGS ≤ 0 et VDS > 0

2N4416
Figure 6 : Brochage du JFET utilisé.

1. Visualisez le réseau de caractéristiques de votre transistor au traceur de caractéristiques. Ceci

vous permet de vérifier que le transistor fonctionne correctement et vous permet de vérifier les
valeurs de VT et IDSS que vous relèverez.
2. Proposer un montage très simple à deux sources de tension continues variables permettant de
relever IDS en fonction de VDS à VGS constant. Vous effectuerez ce relevé pour plusieurs valeurs
de VGS compatibles avec VT, et vous porterez l’ensemble sur un même graphe IDS = IDS(VDS)
paramétré en VGS. Il va de soi que, pour chaque valeur de VGS, seule compte une petite zone à
VDS « faible ». Inutile donc de relever le réseau complet de courbes à VGS constant.
3. Déduire de ces mesures, la dépendance de RDS (déduite à VDS 0) en fonction de VGS. Vous
noterez vos valeurs dans un tableau et tracerez la courbe RDS = RDS(VGS). Comparer votre
résultat à l’expression approchée suivante :
VT
R DS −
VGS
2I DSS 1 −
VT

4. En déduire les valeurs de Rl' et des composants du montage de redressement - filtrage qui
génère VGS à partir de la tension de sortie (R2 a la même valeur que précédemment).
5. Remplacez R1 par l'association R1' - RDS que vous avez calculée. Vérifiez que vous obtenez des
oscillations, mesurez leur fréquence et leur amplitude, observez la forme d'onde et commentez.
Pouvez vous régler l'amplitude de l'oscillation ? Dans quelles limites ? Commentez.

2016-2017
8