Université de BBA Département d’Electronique Licence

UEM 2.2 S Matière : TP Logique Combinatoire et Séquentielle

Crédits : Coefficient :

Mode d’évaluation : contrôle continu : %

TP N°1

Objectif du TP : - Appréhender et tester les différentes portes logiques

- Différencier entre les deux technologies de fabrication des circuits

intégrés logiques TTL & CMOS

1-Test des portes logiques TTL (Transistor Transistor Logic)

 Premier montage E1 E2 S

Câbler le composant et compléter la table de vérité

U3:A
E1 1
3 S
E2 2

74LS32

Donner le nom de la fonction obtenue.

 Deuxième montage E1 E2 S

Câbler le composant et compléter la table de vérité

U1:A
E1 1
3 S
E2 2

74LS08

Donner le nom de la fonction obtenue.

TP1 : Technologie des circuits intégrés TTL & CMOS A.BRAHIMI Page /
  Troisième montage E1 E2 S

Câbler le composant et compléter la table de vérité

U2:A
E1 1
3 S
E2 2

74LS00

Donner le nom de la fonction obtenue.

 Quatrième montage E1 E2 S

Câbler le composant et compléter la table de vérité

U4:A
E1 2
1 S
E2 3

74LS02

Donner le nom de la fonction obtenue.

 Cinquième montage E1 E2 S

Câbler le composant et compléter la table de vérité

U14:A
E1 1
3 S
E2 2

74LS86

Donner le nom de la fonction obtenue.

. Fonctions logiques en logique câblée E1 E2 S

 Premier montage
Câbler les composants et compléter la table de vérité

U2:A
E1 1
3
2
U2:B U2:D
4 74LS00 12
6 11 S
5 13
U2:C
74LS00 9 74LS00
8 Donner le nom de la fonction
E2 10
obtenue.
74LS00

TP1 : Technologie des circuits intégrés TTL & CMOS A.BRAHIMI Page /
  Deuxième montage E1 E2 S
Câbler les composants et compléter la table de vérité

U11:A U4:A
E1 1 2 2
1
3
74LS04

74LS02 U4:C
8
10 S
9

U4:B 74LS02
U11:B 5 Donner le nom de la fonction
4
E2 3 4 6 obtenue.
74LS02
74LS04

2-Test des portes logiques CMOS

Dans cette partie du TP, nous vérifions les mêmes tables de vérité en utilisant les portes
logiques CMOS (Comlementary Metal Oxyde Semiconductor), en se servant des ressources
annexées avec ce TP.

Universalité de l’opérateur NON OU

 Réalisation des trois E1 S

opérations booléennes
Câbler le montage et compléter la table de vérité

U2:A
A 2
1 S
3

74LS02

Donner le nom de la fonction obtenue.

Câbler le montage et compléter la table de vérité E1 E2 S

U2:B
E1 5
4
6

74LS02 U2:C
8
10 S
U2:A 9
2
1 74LS02
E2 3

74LS02

Donner le nom de la fonction obtenue.

TP1 : Technologie des circuits intégrés TTL & CMOS A.BRAHIMI Page /
 Câbler le montage et compléter la table de vérité E1 E2 S

U2:A
E1 2 U2:B
1 5
E2 3 4 S
6
74LS02
74LS02

Donner le nom de la fonction obtenue.

Conclure
4. Universalité de l’opérateur NON ET
 Réalisation des trois E1 S

opérations booléennes
Câbler le montage et compléter la table de vérité

U1:A
E1 1
3 S
2

74LS00

Donner le nom de la fonction obtenue.

Câbler le montage et compléter la table de vérité E1 E2 S

U1:A U1:B
E1 1 4
3 6 S
E2 2 5

74LS00 74LS00

Donner le nom de la fonction obtenue.

TP1 : Technologie des circuits intégrés TTL & CMOS A.BRAHIMI Page /
 Câbler le montage et compléter la table de vérité E1 E2 S
U1:A
E1 1
3
2

74LS00 U1:B
4
6 S
U1:C 5
10
8 74LS00
E2 9

74LS00

Donner le nom de la fonction obtenue.

Conclure

TP1 : Technologie des circuits intégrés TTL & CMOS A.BRAHIMI Page /
 ANNEXE

TP1 : Technologie des circuits intégrés TTL & CMOS A.BRAHIMI Page /
 Brochage de quelques circuits logiques : famille TTL 74XX

Porte NAND PORTE NOR

Porte NOT Porte AND

Porte OR Porte XOR

TP1 : Technologie des circuits intégrés TTL & CMOS A.BRAHIMI Page /
 Brochage de quelques circuits logiques : famille CMOS 40XX

PORTE NOR Porte NAND

Porte XOR Porte NOT

Porte OR Porte AND

TP1 : Technologie des circuits intégrés TTL & CMOS A.BRAHIMI Page /